KR100679235B1 - Semiconductor light emitting device and manufacturing method thereof - Google Patents
Semiconductor light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- KR100679235B1 KR100679235B1 KR1020060014894A KR20060014894A KR100679235B1 KR 100679235 B1 KR100679235 B1 KR 100679235B1 KR 1020060014894 A KR1020060014894 A KR 1020060014894A KR 20060014894 A KR20060014894 A KR 20060014894A KR 100679235 B1 KR100679235 B1 KR 100679235B1
- Authority
- KR
- South Korea
- Prior art keywords
- clad layer
- light emitting
- layer
- upper clad
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000002019 doping agent Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 238000005253 cladding Methods 0.000 abstract description 28
- 230000004888 barrier function Effects 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013308 plastic optical fiber Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 본 반도체 발광소자의 제조방법은 기판상에 n-형으로 도핑된 제1 분산 브래그 반사경(Distributed Brag Reflector: DBR)을 형성하는 단계; 상기 제1 DBR상에 하부 클래드층을 형성하는 단계; 상기 하부 클래드층 상에 발광 활성층을 형성하는 단계; 상기 발광 활성층 상에 제1 성장 온도 범위에서 제1 상부 클래드층을 형성하는 단계; 상기 제1 온도 범위보다 낮은 제2 성장 온도 범위에서 제2 상부 클래드층을 형성하는 단계; 및 상기 제2 상부 클래드층상에서 델타 도핑을 진행하는 단계를 포함한다. 이에 따라, 클래드층의 일정 두께를 낮은 성장온도에서 에피 성장하고, 성장온도를 올려 클래드층의 나머지를 에피 성장하여 줌으로써 발광소자의 효율을 높이고 온도 특성을 개선할 수 있다.The present invention relates to a semiconductor light emitting device and a method of manufacturing the same, the method of manufacturing the semiconductor light emitting device comprises the steps of: forming a first distributed Brag Reflector (DBR) doped n-type on the substrate; Forming a lower clad layer on the first DBR; Forming a light emitting active layer on the lower clad layer; Forming a first upper clad layer on the light emitting active layer in a first growth temperature range; Forming a second upper clad layer in a second growth temperature range lower than the first temperature range; And delta doping on the second upper clad layer. Accordingly, the thickness of the cladding layer is epitaxially grown at a low growth temperature, and the growth temperature is increased to epitaxially grow the rest of the cladding layer, thereby improving efficiency of the light emitting device and improving temperature characteristics.
Description
도 1은 종래 기술에 따른 AlInP/AlGaInP/InGaP RCLED의 개략적 측단면도이다.1 is a schematic side cross-sectional view of an AlInP / AlGaInP / InGaP RCLED according to the prior art.
도 2는 본 발명에 따른 AlInP/AlGaInP/InGaP RCLED의 개략적 측단면도이다.2 is a schematic side cross-sectional view of an AlInP / AlGaInP / InGaP RCLED in accordance with the present invention.
도 3은 도 2의 제조 방법을 나타낸 블럭도이다.3 is a block diagram illustrating a manufacturing method of FIG. 2.
도 4는 도 2의 캐비티(Ⅳ)영역을 확대한 확대 측단면도이다. 4 is an enlarged side sectional view enlarging the cavity (IV) region of FIG. 2.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
100, 200 : RCLED 110, 210 : 기판100, 200: RCLED 110, 210: Substrate
120, 220 : 제1 분산 브래그 반사경 130, 230 : 하부 클래드층120, 220: first dispersed Bragg
140, 240 : 발광 활성층 150, 250 : 상부 클래드층140, 240: light emitting
160, 260 : 제2 분산 브래그 반사경 170, 270 : 제1 전극160 and 260: second distributed Bragg
180, 280 : 제2 전극 141, 241 : 제1 장벽층180, 280: second electrode 141, 241: first barrier layer
142, 242 : 제1 양자우물층 143, 243 : 제2 장벽층142 and 242: first
144, 244 : 제2 양자우물층 145, 245 : 제3 장벽층144, 244: second
146, 246 : 제3 양자우물층 147, 247 : 제4 장벽층146, 246: third
251 : 상부 제1 클래드층 252 : 상부 제2 클래드층251: upper first clad layer 252: upper second clad layer
253 : 상부 제3 클래드층 255 : 델타 도핑층253: upper third cladding layer 255: delta doping layer
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 구체적으로, 클래드층 중 일부를 낮은 온도에서 형성하고, 그 표면에 도펀트 확산을 방지하기 위해 형성된 도핑층을 포함하는 반도체 발광소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method of manufacturing the same. More specifically, a semiconductor light emitting device including a doped layer formed to form a part of a clad layer at a low temperature and preventing dopant diffusion on the surface thereof, and a fabrication thereof It is about a method.
일반적으로, 플라스틱 광섬유(Plastic Optical Fiber :POF) 통신에 이용되는 650nm 대역의 광통신용 광원으로는 수직공진 표면발광 레이저, 측면 발광 레이저와 고휘도 발광 다이오드(LED : Light Emitting Diode)가 있다. 반도체 레이저와 비교할 때 통신용 LED는 출력 선형성이 좋고, 반사광에 의한 잡음 증대가 없으며, 긴 수명, 높은 신뢰성, 저렴한 가격 등의 이점이 있지만, 광 출력이 작고, 응답속도가 느리며, 광의 방사각이 커서 광섬유와의 결합 효율이 떨어진다는 단점이 있다. 따라서 POF 시스템에 이용되는 광송신 부품으로 반도체 레이저와 발광 다이오드의 단점이 보완이 된 650nm 대역의 공진 발광 다이오드(Resonant Cavity Light Emitting Diode :RCLED)가 각광을 받고 있다. Generally, light sources for optical communication in the 650 nm band used for plastic optical fiber (POF) communication include a vertical resonance surface emitting laser, a side emitting laser, and a high luminance light emitting diode (LED). Compared with semiconductor lasers, communication LEDs have good output linearity, no noise increase due to reflected light, long life, high reliability, and low price, but they have small light output, slow response speed, and large light emission angle. There is a disadvantage that the coupling efficiency with the optical fiber is poor. Therefore, the resonant cavitation light emitting diode (RCLED) in the 650 nm band has been in the spotlight as an optical transmission component used in a POF system, in which the disadvantages of a semiconductor laser and a light emitting diode are compensated for.
RCLED는 일반적인 발광다이오드 구조에 캐비티(cavity) 영역을 마련하여 주고, 수직 공진 표면 발광 레이저 다이오드(VCSEL;Vertical Cavity Surface Emitting Laser Diode)와 마찬가지로 캐비티의 양쪽에 거울의 역할을 수행할 수 있는 분산 브래그 반사경(DBR :Distributed Brag Reflector)을 형성한다. 수직 공진 표면 발광 레이저 다이오드의 경우와의 차이점은 수직 공진 표면 발광 레이저 다이오드의 경우에는 활성층에서 만들어진 광자가 DBR을 거치며 레이징을 할 수 있는 충분한 이득(gain)을 얻을 수 있도록 제1 DBR과 제2 DBR의 반사율을 99.5 %이상으로 제작하는데 반하여, RCLED의 경우에는 제작 목적에 따라 약간의 차이는 있으나 한쪽 DBR의 반사율은 95% 정도로 제작하고, 나머지 한쪽 DBR의 반사율은 이보다 작은 10% ~ 50% 정도의 반사율을 갖도록 하여 제작한다. 또한, DBR에 사용된 한 층의 두께는 일반적으로 발광파장의 1/4이 되도록 하여 제작한다.The RCLED provides a cavity area in a general light emitting diode structure, and like a vertical cavity surface emitting laser diode (VCSEL), a distributed Bragg reflector that can act as a mirror on both sides of the cavity. (DBR: Distributed Brag Reflector) is formed. The difference from the case of the vertical resonant surface light emitting laser diode is that in the case of the vertical resonant surface light emitting laser diode, the first DBR and the second are so that photons made in the active layer can obtain sufficient gain for lasing through the DBR. While the reflectance of the DBR is more than 99.5%, the RCLED has a slight difference depending on the purpose of manufacture, but the reflectance of one DBR is about 95%, and the reflectance of the other DBR is less than 10% to 50%. It is manufactured to have a reflectance of. In addition, the thickness of one layer used in the DBR is generally made to be 1/4 of the emission wavelength.
이하에서는 도면을 참조하여 종래 기술에 따른 RCLED를 설명한다. Hereinafter, the RCLED according to the prior art will be described with reference to the drawings.
도 1은 종래 기술에 따른 AlInP/AlGaInP/InGaP 에피 구조를 갖는 RCLED의 부분 단면도이다. 도 1을 참조하면, AlInP/AlGaInP/InGaP RCLED(100)는 n-형의 GaAs기판(110)과, 기판(110)상에 n-형으로 도핑된 AlxGa1-xAs/AlyGa1-yAs로 구성된 제1 DBR(120)과, 제1 DBR(120)상에 형성된 하부 클래드층(130)과, 하부 클래드층(130)상에 형성되는 발광 활성층(140)과, 발광 활성층(140)상에 형성되는 상부 클래드층(150)과, 상부 클래드층(150) 상에 형성되는 제2 DBR(160)을 포함한다. 기판(110)의 하부와 제2 DBR(160)의 상부에는 각각 전극(170,180)이 형성된다. 1 is a partial cross-sectional view of an RCLED having an AlInP / AlGaInP / InGaP epi structure according to the prior art. Referring to FIG. 1, an AlInP / AlGaInP / InGaP RCLED 100 includes a
통상 상부 및 하부 클래드층(130, 150) 및 발광 활성층(140)을 포함하여 캐비티(cavity)영역이라 한다. 캐비티 영역은 반(half) 파장의 정수배에 해당하는 두께가 되도록 형성한다. 클래드층(130, 150)은 Al(Ga)InP로 이루어지며, 발광 활성층(140)은 양자우물층(142, 144, 146)과 장벽층(141, 143, 145, 147)을 포함한다. 제2 DBR(160)은 p-형으로 도핑된 AlxGa1-xAs/AlyGa1-yAs로 구성된다. 도 1에서 제1 DBR(120)과 제2 DBR(160)에 사용된 AlxGa1-xAs/AlyGa1-yAs의 쌍의 개수와 각 층의 조성은 RCLED의 용도에 따라 다소 차이가 있을 수 있다. Typically, the upper and
도 1에 개시된 구성요소들을 보다 구체적으로 설명하면, DBR에 사용된 물질의 밴드갭은 활성층에서 만들어진 발광파장을 흡수할 수 없도록 발광파장보다 더 큰 밴드갭을 갖는 Al0.45Ga0.55As보다 Al의 조성이 큰 물질을 사용한다. 만일 Al0.95Ga0.05As/Al0.5Ga0.5As을 이용하여 DBR을 구성하고 빛을 표면쪽으로 나오게 할 경우 제1 DBR의 경우는 높은 반사율을 갖도록 하기 위해 AlxGa1-xAs/AlyGa1-yAs을 대략 30 ~ 40 쌍으로 제2 DBR의 경우는 5 ~ 10 쌍을 적층하여 주면, 발광되는 빛이 기판의 반대방향인 표면쪽으로 나올 수 있다. AlGaInP계의 화합물 반도체는 대략 (AlxGa1-x)0.51In0.49P로 조성을 조절하여 주면 GaAs기판에 격자 정합될 수 있다. Referring to the components disclosed in Figure 1 in more detail, the bandgap of the material used in the DBR composition of Al than Al0.45Ga0.55As having a bandgap larger than the light emission wavelength so that it can not absorb the light emission wavelength produced in the active layer Use this large material. If the DBR is composed of Al0.95Ga0.05As / Al0.5Ga0.5As and the light is emitted to the surface, the AlxGa1-xAs / AlyGa1-yAs is approximately 30 to 40 in order to have a high reflectance for the first DBR. In the case of the second DBR in pairs, when 5 to 10 pairs are stacked, the emitted light may be emitted toward the surface opposite to the substrate. The AlGaInP-based compound semiconductor can be lattice matched to a GaAs substrate by adjusting the composition to approximately (AlxGa1-x) 0.51In0.49P.
이에 따라, 650nm 파장을 내기 위해 사용되는 양자우물층과 장벽층의 화합물 조성과 박막두께는 양자우물층(142, 144, 146)의 경우 In0.49Ga0.51P를 8nm, 장벽층(141, 143, 145, 147)의 경우 (Al0.5Ga0.5)0.51In0.49P를 (9nm)로 적층하여 형성할 수 있다. 또한 클래드층(150)은 장벽층(141, 143, 145, 147)보다 더 큰 밴드갭 을 갖도록 하기 위해 장벽층보다 더 큰 알루미늄(Al) 조성을 갖는 물질을 선택할 수 있으므로, 상기 실시 예에서는 AlInP를 클래드층으로 형성하였다. 이때 활성층(140)과 클래드층(130, 150)을 포함한 캐비티의 두께를 한 파장이 되게 에피 성장할 경우 AlInP의 두께는 대략 56nm로 한다. Accordingly, the compound composition and thin film thickness of the quantum well layer and the barrier layer used to produce the 650 nm wavelength is 8 nm and the
그러나, 전술한 종래 기술에 따라 제작된 RCLED 구조의 경우에는, 운반자인 전자가 활성층인 양자 우물층에 구속되어야 함에도 불구하고, 온도가 증가하게 되면 전도대의 밴드오프셋(band-offset)이 더 작아지게 되고 이로 인해 양자우물층에 구속되지 않고 p-형으로 도핑된 제2 DBR 방향으로 운반자 누설이 많아지게 되어 RCLED가 고온에서 광특성이 현저히 저하되는 문제점을 야기하게 된다. 또한, RCLED를 구현할 때, 에피 성장이 용이하지 않고, 고온 구동이 제한적이라는 기술적 한계가 존재한다는 것이 vilokinen et al.의 Materials Seience and Engineering, B74 165(2000)에 개시되어 있다. However, in the case of the RCLED structure fabricated according to the above-described prior art, although the carrier electrons must be confined to the active layer quantum well layer, the band-offset of the conduction band becomes smaller as the temperature increases. As a result, carrier leakage increases in the direction of the second DBR doped in the p-type without being constrained to the quantum well layer, thereby causing a problem that the RCLED significantly degrades optical characteristics at high temperature. In addition, it is disclosed in Materials Seience and Engineering, B74 165 (2000) of vilokinen et al. That RC growth is not easy and there is a technical limitation that high temperature driving is limited.
다시 말해, 전술한 기술적 한계의 근본적인 이유는 650nm RCLED의 활성층 물질로 사용되는 InGaP와 AlGaInP의 이종접합에 있어서 전도대(conduction band)의 밴드오프셋이 가전자대(valence band)의 밴드오프셋에 비해 작고, 전자의 유효질량(effective mass)이 작아서 그 이동이 손쉬운 반면에 상대적으로 정공의 유효질량이 매우 커서 그 이동이 쉽지 않기 때문에 온도가 증가됨에 따라 운반자들의 거동이 온도에 대해 심하게 영향을 받게 되고 활성층에서의 운반자 분포가 불균일하게 되며 이로 말미암아 전체적인 광소자의 특성이 열화(degradation) 된다는 단점이 발생한다.In other words, the fundamental reason of the above technical limitation is that in the heterojunction of InGaP and AlGaInP used as the active layer material of 650nm RCLED, the band offset of the conduction band is smaller than the band offset of the valence band. As the effective mass of is small, the movement is easy, whereas the effective mass of the hole is so large that the movement is not easy, so the behavior of the carriers is severely affected by the temperature as the temperature increases, There is a disadvantage that the carrier distribution becomes non-uniform, which results in degradation of the overall optical device characteristics.
본 발명은 전술한 문제점들을 해결하기 위해 고안된 발명으로, 본 발명의 목적은 광전 변환 효율이 우수하고 광특성에 대해 온도영향이 적은 반도체 발광소자 및 그 제조방법을 제공하기 위한 것이다.The present invention has been devised to solve the above problems, and an object of the present invention is to provide a semiconductor light emitting device having excellent photoelectric conversion efficiency and a low temperature influence on optical characteristics, and a method of manufacturing the same.
또한, 본 발명의 목적은 델타 도핑을 이용하여 전위장벽을 형성하여 온도가 증가함에 따라 발생하는 운반자의 누설을 방지할 수 있는 반도체 발광소자 및 그 제조방법을 제공하는 데 있다. It is also an object of the present invention to provide a semiconductor light emitting device and a method for manufacturing the same, which can prevent the leakage of carriers caused by the temperature increase by forming a potential barrier using delta doping.
전술한 목적들을 달성하기 위한 본 발명의 일 측면에 따르면, 본 반도체 발광소자 제조방법은 기판상에 n-형으로 도핑된 제1 분산 브래그 반사경(Distributed Brag Reflector: DBR)을 형성하는 단계; 상기 제1 DBR상에 하부 클래드층을 형성하는 단계; 상기 하부 클래드층 상에 발광 활성층을 형성하는 단계; 상기 발광 활성층 상에 제1 성장온도 범위에서 제1 상부 클래드층을 형성하는 단계; 상기 제1 성장온도 범위보다 낮은 제2 성장 온도 범위에서 제2 상부 클래드층을 형성하는 단계; 및 상기 제2 상부 클래드층상에서 델타 도핑을 진행하는 단계를 포함한다. According to an aspect of the present invention for achieving the above object, the present invention provides a method of manufacturing a semiconductor light emitting device comprising the steps of: forming a first distributed Brag Reflector (DBR) doped n-type on the substrate; Forming a lower clad layer on the first DBR; Forming a light emitting active layer on the lower clad layer; Forming a first upper clad layer on the light emitting active layer in a first growth temperature range; Forming a second upper clad layer in a second growth temperature range lower than the first growth temperature range; And delta doping on the second upper clad layer.
바람직하게, 상기 델타 도핑을 수행한 후, 상기 제2 상부 클래드층상에 상기 제2 성장온도 범위에서 제3 상부 클래드층을 형성하는 단계를 더 포함한다. 상기 델타도핑 단계에서는 p-형 도펀트를 이용하여 도핑하며, 상기 p-형도펀트는 Zn, Mg, Be, C 등을 이용한다. Preferably, after performing the delta doping, further comprising forming a third upper clad layer on the second upper clad layer in the second growth temperature range. In the delta doping step, doping is performed using a p-type dopant, and the p-type dopant uses Zn, Mg, Be, C, and the like.
상기 제2 상부 클래드층 및 상기 제3 상부 클래드층의 두께는 상기 성장 온도 범위 또는 상기 도펀트에 따른 확산 거리 또는 상기 성장온도범위와 상기 도펀트에 따른 확산 거리에 의해 조절된다. 상기 제2 상부 클래드층의 두께는 10 ~ 50nm 두께 범위로 형성된다. 상기 제3 상부 클래드층의 두께는 상기 제2 상부 클래드층 두께범위에서 선택되며, 상기 제2 상부 클래드층의 두께와 같거나 다르게 형성된다. 상기 제2 상부 클래드층 및 상기 제3 상부 클래드층을 형성시키는 상기 제2 성장 온도 범위는 상기 제1 성장 온도범위보다 50 ~ 100℃ 범위만큼 낮은 온도범위이다. 상기 기판은 GaAs, Si, ZnO, Ge 또는 InP로 이루어진다. The thickness of the second upper cladding layer and the third upper cladding layer is controlled by the growth temperature range or the diffusion distance according to the dopant or the diffusion temperature according to the growth temperature range and the dopant. The thickness of the second upper clad layer is formed in a thickness range of 10 to 50nm. The thickness of the third upper clad layer is selected from the thickness range of the second upper clad layer and is formed to be the same as or different from the thickness of the second upper clad layer. The second growth temperature range for forming the second upper clad layer and the third upper clad layer is a temperature range lower by 50 to 100 ° C. than the first growth temperature range. The substrate is made of GaAs, Si, ZnO, Ge or InP.
목적달성을 위한 본 발명의 다른 측면에 따르면, 본 반도체 발광소자는 기판상에 형성되는 제1 DBR; 상기 제1 DBR상에 형성되는 하부 클래드층; 상기 하부 클래드층상에 형성되는 발광 활성층; 상기 발광 활성층 상에 형성되는 제1 상부 클래드층; 상기 제1 상부 클래드층상에 형성되는 제2 상부 클래드층; 상기 제2 상부 클래드층상에 형성되는 델타 도핑층; 및 상기 델타 도핑층상에 형성되는 제3 상부 클래드층을 포함한다. 바람직하게, 상기 델타도핑층은 p-형 도펀트를 이용한다. According to another aspect of the present invention for achieving the object, the present semiconductor light emitting device comprises: a first DBR formed on a substrate; A lower clad layer formed on the first DBR; A light emitting active layer formed on the lower clad layer; A first upper clad layer formed on the light emitting active layer; A second upper clad layer formed on the first upper clad layer; A delta doped layer formed on the second upper clad layer; And a third upper clad layer formed on the delta doped layer. Preferably, the delta doped layer uses a p-type dopant.
이하, 첨부된 도면을 참조하여 본 발명을 보다 구체적으로 설명한다. Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.
도 2는 본 발명에 따른 AlInP/AlGaInP/InGaP RCLED의 개략적 측단면도이고, 도 3은 도 2의 제조 방법을 나타낸 블록도이다. 도 2는 본 발명에서 제안하고 있 는 고온에서 높은 광특성을 갖도록 제안하고 있는 RCLED의 단면도로 캐비티 영역의 에피구조를 보다 상세하게 도시하고 있다. 도 2를 참조하면, AlInP/AlGaInP/InGaP RCLED(200)는 기판(210), 제1 분산 브래그 반사경층(220), 하부 클래드층(230), 발광 활성층(240), 상부 클래드층(250), 제2 분산 브래그 반사경층(260), 제1 및 제2 전극(270, 280)을 포함한다.Figure 2 is a schematic side cross-sectional view of the AlInP / AlGaInP / InGaP RCLED according to the present invention, Figure 3 is a block diagram showing the manufacturing method of FIG. Figure 2 is a cross-sectional view of the RCLED proposed to have a high optical characteristics at a high temperature proposed in the present invention showing the epi structure of the cavity area in more detail. Referring to FIG. 2, the AlInP / AlGaInP /
도 2 및 도 3을 참조하면, 본 발명에 따른 RCLED(200)를 제조하기 위해서는, 우선, 기판(210)을 준비한다(S301). 기판(210)은 GaAs, Si, ZnO, Ge, 또는 InP로 이루어질 수 있으며, 본 실시 예에서는 n-형의 GaAs기판을 이용한다. 그 다음, 기판(210)상에는 제1 분산 브래그 반사경층(DBR: distributed brag reflector)(220)이 형성된다(S302). 제1 DBR(220)은 n-형으로 도핑된 AlxGa1-xAs/AlyGa1-yAs로 구성된다.2 and 3, in order to manufacture the
제1 DBR(220)상에는 하부 클래드층(230)이 형성되며(S303), 하부 클래드층(130)상에는 발광 활성층(240)이 형성된다(S304). 발광 활성층(240)은 양자우물층(242, 244, 246)과 장벽층(241, 243, 245, 247)을 포함한다. 발광 활성층(240)상에는 상부 클래드층(250)이 형성되며, 본 실시 예에서 상부 클래드층(250)은 제1 상부 클래드층(미도시), 제2 상부 클래드층(미도시), 및 제3 상부 클래드층(미도시)이 순차적으로 형성된다(S305, S306, S308). 여기에서, 제2 상부 클래드층과 제3 상부 클래드층 사이에는 도핑된 델타 도핑층(미도시)이 형성된다(S307). 상부 클래드층(250) 상에는 제2 분산 브래그 반사경층(DBR: distributed brag reflector)(260)이 형성되며(S309), 제2 DBR(260)은 p-형으로 도핑된 AlxGa1- xAs/AlyGa1-yAs로 구성된다. 본 실시 예에서 하부 및 상부 클래드층(230, 250)은 Al(Ga)InP로 이루어진다. 도 3에는 개시되어 있지 않지만, 기판(210)의 하면에는 제1 전극(270)이 형성되고, 제2 DBR(260)상에는 제2 전극(280)이 형성된다. 제1 전극(270)은 기판(210)상에 다른 층들을 모두 형성한 마지막 단계에 형성하거나 기판(210)을 준비한 다음 단계에 형성할 수 있다. The lower
상부 및 하부 클래드층(230, 250) 및 발광 활성층(240)을 포함하는 영역을 캐비티(cavity) 영역(Ⅳ)이라 한다. 일반적으로, 캐비티 영역(Ⅳ)은 반(half) 파장의 정수배에 해당하는 두께가 되도록 형성한다. 한편, 도 2에서 제1 DBR(220)과 제2 DBR(260)에 사용된 AlxGa1-xAs/AlyGa1-yAs의 쌍의 개수와 각 층의 조성은 RCLED의 용도에 따라 다소 차이가 있을 수 있다.A region including the upper and lower
보다 구체적으로, 도 2의 캐비티(Ⅳ)영역을 확대한 확대 측단면도인 도 4를 참조하면, 바람직한 캐비티 영역(Ⅳ)의 에피구조는 650℃의 온도에서 56nm 두께를 갖는 언도프된 AlInP 하부 클래드층(230)상에 9nm 두께로 에피 성장된 (Al0.5Ga0.5)0.51In0.49P 장벽층(241, 243, 245, 247)과 8nm 두께로 성장된 In0.49Ga0.51P 양자우물층(242, 244, 246)을 순차적으로 적층하여 발광 활성층(240)을 구성한다. More specifically, referring to FIG. 4, which is an enlarged side cross-sectional view of the enlarged cavity (IV) region of FIG. 2, the epitaxial structure of the preferred cavity region (IV) has an undoped AlInP lower cladding having a thickness of 56 nm at a temperature of 650 ° C. FIG. (Al0.5Ga0.5) 0.51In0.
발광 활성층(240) 상에는 40nm 정도의 언도프된 AlInP의 제1 상부 클래드층(251)을 제1 온도 범위(예를 들면, 650℃)에서 에피 성장한 후, 제2 온도 범위(제1 온도 범위에서 대략 50 oC 낮춘 온도 범위)에서 8nm 두께로 언도프드된 AlInP층을 적층하여 제2 상부 클래드층(252)을 형성한다. 그 다음, 제2 상부 클래드층(252) 상에서 델타 도핑을 진행한다. 델타 도핑을 진행할 때는, Zn, Mg, Be, C 등과 같은 p-형 도펀트를 이용하며, 본 실시 예에서는 Zn을 이용하여 델타 도핑층(255)을 형성한다. 델타 도핑층(255)의 형성에 대해서는 이하에서 보다 구체적으로 상술한다. 델타 도핑층(255) 상에는 제3 상부 클래드층(253)이 형성되는데, 제3 상부 클래드층(253)은 제2 상부 클래드층(252)과 마찬가지로 8nm두께로 언도프된 AlInP층으로 형성된다. After the first
결과적으로 제1 온도범위(650℃)에서 성장한 제1 상부 클래드층(251)과 이보다 낮은 제 온도 범위(600℃)에서 에피 성장한 제2 및 제3 상부 클래드층(252, 253)의 총 두께는 하부 클래드층(230)과 마찬가지로 대략 56nm 두께이다. 여기서, 저온 성장해주는 제2 및 제3 상부 클래드층(242, 253)의 두께는 성장온도를 고려하여 델타 도핑되는 p-형 도펀트의 확산에 따른 영향이 활성층에 영향을 미치지 못하도록 하는 범위에서 결정할 수 있다. 제2 온도 범위, 즉, 제2 및 제3 상부 클래드층(252, 253)의 성장온도를 600℃ 보다 더 낮춘다면 저온 성장되는 클래드층의 두께는 상기 두께보다 얇게 형성해도 된다. 한편, 제1 분산 브래그 반사경층(220), 하부 클래드층(230), 발광 활성층(240)은 제1 온도 범위에서 성장시킬 수 있다. As a result, the total thickness of the first upper clad
이하에서는 델타도핑층(255)을 형성하는 단계인 도 3의 (S307)단계를 보다 자세히 설명한다.Hereinafter, operation S307 of FIG. 3, which forms the delta doped
우선, 제1 온도 범위(650℃)의 성장온도에서 언도프된 AlInP의 제1 상부 클 래드층(251)을 40nm 두께로 에피 성장한 후, Ⅲ족 원소인 Al과 In소스인 TMAl과 TMIn을 배출(vent)하여 챔버에 유입되지 않도록 한 다음, 오직 PH3 소스와 캐리어 가스인 H2만이 챔버에 유입되도록 한 후 온도를 600℃까지 낮춘다. 온도가 안정화 되면 TMAl과 TMIn 소스를 다시 챔버에 유입시켜 8nm 두께를 갖는 AlInP의 제2 상부 클래드층(252)을 에피 성장한다. First, epitaxially grown a first
그 다음, 다시 TMAl과 TMIn 소스를 챔버 외부로 배출시켜 제2 상부 클래드층(252:AlInP)의 성장을 10초간 중지 한 다음, H2와 PH3과 함께 DEZn 소스를 30 ~ 60 초 동안 챔버 내부로 유입하여 Zn 델타 도핑층(255)을 형성한다. 다음, DEZn 소스의 유입을 중단하면서 바로 TMAl과 TMIn 소스를 유입시켜 제3 상부 클래드층(AlInP층)(253)을 8nm 성장하여 준다. 이후, 다시 Ⅲ족 원소의 소스를 끊고 오직 V족 소스가스와 H2 분위기에서 성장온도를 650℃까지 올려서 온도가 안정화된 후 AlGaAs/AlGaAs의 제2 DBR층(260)을 성장하여 준다. Next, the TMAl and TMIn sources are discharged out of the chamber to stop growth of the second upper clad layer 252 (AlInP) for 10 seconds, and then the DEZn source is introduced into the chamber for 30 to 60 seconds together with H2 and PH3. To form a Zn delta doped
일반적인 경우 p-형 도펀트들은 그 확산이 매우 쉽게 발생하는 것으로 알려져 있으며, 이러한 확산작용에 의해 p-형 도펀트들이 활성층으로 유입될 경우 비발광성(non-radiative) 재결합 센터로 작용하여 광효율을 저하시킬 수 있는 것으로 알려져 있기 때문에, 델타 도핑시 그 확산을 최소화할 필요가 있다. 따라서, 본 발명의 실시 예에서와 같이 다른 층을 성장할 때 성장온도보다도 저온에서 델타 도핑을 하여주면, 도펀트의 확산거리가 매우 짧게 매우 좁은 영역에만 도핑이 될 수 있다. In general, p-type dopants are known to be easily diffused, and when the p-type dopants are introduced into the active layer, they can act as non-radiative recombination centers, thereby reducing light efficiency. As is known, there is a need to minimize its diffusion during delta doping. Therefore, when delta doping is performed at a lower temperature than the growth temperature when growing another layer as in the embodiment of the present invention, the dopant may be doped only in a very narrow region with a very short diffusion distance.
이상, 전술에 따르면, Zn 도펀트의 확산을 막기 위해 클래드층의 소정 두께를 낮은 성장온도에서 에피성장하고, 전위 장벽층을 만들어 주는 동시에 원활한 정공의 공급을 위하여 Zn를 이용하여 델타 도핑을 실시한 후, 낮은 성장 온도에서 나머지 클래드층을 성장시키는 경우에는, 상기 델타 도핑층을 포함하는 클래드층이 온도가 증가함에 따라 양자우물층에 구속되지 못하고 클래드층으로 누설되는 전자들에 전위 장벽 역할을 하여 광활성층에 운반자의 구속력을 증가시키는 역할을 함으로써 높은 온도에서도 광전변환 효율이 우수한 반도체 발광소자를 제공할 수 있다.According to the foregoing, after the epitaxial growth of a predetermined thickness of the clad layer at a low growth temperature to prevent the diffusion of the Zn dopant, to form a potential barrier layer and delta doping using Zn for smooth supply of holes, When the remaining cladding layer is grown at a low growth temperature, the cladding layer including the delta doped layer becomes a potential barrier to electrons leaking into the cladding layer without being confined to the quantum well layer as the temperature increases. By increasing the binding force of the carrier, it is possible to provide a semiconductor light emitting device having excellent photoelectric conversion efficiency even at a high temperature.
본 발명의 반도체 발광소자 제조방법에서 실시되는 Zn 델타 도핑층은 제작된 RCLED의 온도가 증가하였을 때 양자우물층에 구속되지 못하고 제2 DBR 영역으로 오버플로잉(over-flowing)되는 전자들에게 마치 전위 장벽처럼 작용하여 활성층에 전자의 구속력을 높여주는 효과를 제공할 수 있으며, 더욱이 광특성이 온도변화에 민감하지 않아 광전변환 효율이 우수한 반도체 발광소자를 제작할 수 있다. 또한, 델타 도핑을 사용하는 경우, 낮은 비저항을 갖는 n형 접촉층과 비저항이 높은 전류퍼짐 유도층을 결합하여 활성층에 전류를 균일하게 주입함으로써 고휘도 및 고발광효율을 갖는 반도체 발광소자를 제공할 수 있다. The Zn delta doping layer implemented in the method of manufacturing a semiconductor light emitting device of the present invention is not limited to the quantum well layer when the temperature of the fabricated RCLED increases, and it is as if the electrons are overflowed to the second DBR region. It can act as a potential barrier to provide an effect of increasing the binding force of the electron to the active layer, and furthermore, since the optical properties are not sensitive to temperature changes, it is possible to manufacture a semiconductor light emitting device excellent in photoelectric conversion efficiency. In addition, when delta doping is used, a semiconductor light emitting device having high brightness and high luminous efficiency can be provided by combining an n-type contact layer having a low resistivity and a current spreading induction layer having a high resistivity and uniformly injecting current into the active layer. .
Claims (11)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050119079 | 2005-12-07 | ||
KR1020050119079 | 2005-12-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100679235B1 true KR100679235B1 (en) | 2007-02-06 |
Family
ID=38105494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060014894A Expired - Fee Related KR100679235B1 (en) | 2005-12-07 | 2006-02-16 | Semiconductor light emitting device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100679235B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110023166A (en) * | 2009-08-28 | 2011-03-08 | 서울옵토디바이스주식회사 | Light emitting diode having a high potential density intermediate layer and a method of manufacturing the same |
WO2011162479A3 (en) * | 2010-06-24 | 2012-02-16 | Seoul Opto Device Co., Ltd. | Light emitting diode |
KR101138976B1 (en) | 2010-03-24 | 2012-04-25 | 서울옵토디바이스주식회사 | Light emitting diode |
US8907360B2 (en) | 2009-11-13 | 2014-12-09 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed bragg reflector, method of fabricating the same, and light emitting diode package having distributed bragg reflector |
US8963183B2 (en) | 2010-07-28 | 2015-02-24 | Seoul Viosys Co., Ltd. | Light emitting diode having distributed Bragg reflector |
US8963178B2 (en) | 2009-11-13 | 2015-02-24 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed bragg reflector and method of fabricating the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114601A (en) | 1999-11-05 | 2000-04-21 | Canare Electric Co Ltd | Semiconductor device having quantum wave interference layer and method of designing quantum wave interference layer constituting semiconductor device |
KR20040104959A (en) * | 2002-03-25 | 2004-12-13 | 크리 인코포레이티드 | Doped Group III-V Nitride Material, And Microelectronic Device And Device Precursor Structures Comprising Same |
KR20050061681A (en) * | 2003-12-18 | 2005-06-23 | 삼성전기주식회사 | Gan based semiconductor light emitting diode and method of producing the same |
KR20060009686A (en) * | 2004-07-26 | 2006-02-01 | 엘지이노텍 주식회사 | Semiconductor light emitting device and manufacturing method thereof |
-
2006
- 2006-02-16 KR KR1020060014894A patent/KR100679235B1/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114601A (en) | 1999-11-05 | 2000-04-21 | Canare Electric Co Ltd | Semiconductor device having quantum wave interference layer and method of designing quantum wave interference layer constituting semiconductor device |
KR20040104959A (en) * | 2002-03-25 | 2004-12-13 | 크리 인코포레이티드 | Doped Group III-V Nitride Material, And Microelectronic Device And Device Precursor Structures Comprising Same |
KR20050061681A (en) * | 2003-12-18 | 2005-06-23 | 삼성전기주식회사 | Gan based semiconductor light emitting diode and method of producing the same |
KR20060009686A (en) * | 2004-07-26 | 2006-02-01 | 엘지이노텍 주식회사 | Semiconductor light emitting device and manufacturing method thereof |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110023166A (en) * | 2009-08-28 | 2011-03-08 | 서울옵토디바이스주식회사 | Light emitting diode having a high potential density intermediate layer and a method of manufacturing the same |
KR101636032B1 (en) * | 2009-08-28 | 2016-07-05 | 서울바이오시스 주식회사 | Light emitting diode having interlayer with high dislocation density and method of fabricating the same |
US9343631B2 (en) | 2009-11-13 | 2016-05-17 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed bragg reflector and method of fabricating the same |
US8907360B2 (en) | 2009-11-13 | 2014-12-09 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed bragg reflector, method of fabricating the same, and light emitting diode package having distributed bragg reflector |
US8963178B2 (en) | 2009-11-13 | 2015-02-24 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed bragg reflector and method of fabricating the same |
US9324919B2 (en) | 2009-11-13 | 2016-04-26 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed Bragg reflector and method of fabricating the same |
US9577157B2 (en) | 2009-11-13 | 2017-02-21 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed Bragg reflector and method of fabricating the same |
US10128306B2 (en) | 2009-11-13 | 2018-11-13 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed bragg reflector and method of fabricating the same |
US10141480B2 (en) | 2009-11-13 | 2018-11-27 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed Bragg reflector and method of fabricating the same |
KR101138976B1 (en) | 2010-03-24 | 2012-04-25 | 서울옵토디바이스주식회사 | Light emitting diode |
CN102668135A (en) * | 2010-06-24 | 2012-09-12 | 首尔Opto仪器股份有限公司 | Light emitting diode |
US9142715B2 (en) | 2010-06-24 | 2015-09-22 | Seoul Viosys Co., Ltd. | Light emitting diode |
WO2011162479A3 (en) * | 2010-06-24 | 2012-02-16 | Seoul Opto Device Co., Ltd. | Light emitting diode |
US8963183B2 (en) | 2010-07-28 | 2015-02-24 | Seoul Viosys Co., Ltd. | Light emitting diode having distributed Bragg reflector |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841409B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
US6927412B2 (en) | Semiconductor light emitter | |
US20120287958A1 (en) | Laser Diode Assembly and Method for Producing a Laser Diode Assembly | |
US20070045651A1 (en) | Epitaxial wafer for a semiconductor light emitting device, method for fabricating the same and semiconductor light emitting device | |
US20060193361A1 (en) | Vertical cavity surface emitting laser device having a higher optical output power | |
JPH11274635A (en) | Semiconductor light emitting device | |
JP3985283B2 (en) | Light emitting element | |
JP2002111053A (en) | Semiconductor light emitting device | |
US11942762B2 (en) | Surface-emitting laser device and light emitting device including the same | |
KR100679235B1 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2007096152A (en) | Semiconductor light emitting device having a transparent conductive film | |
JP3692269B2 (en) | Semiconductor laser device and manufacturing method thereof | |
US20220285918A1 (en) | Semiconductor light-emitting element and method of manufacturing the same | |
US8530257B2 (en) | Band offset in alingap based light emitters to improve temperature performance | |
CN114552379B (en) | Resonant cavity, laser unit, laser and laser radar | |
US7006545B2 (en) | Semiconductor laser device and optical fiber amplifier using the same | |
US20040227142A1 (en) | Light-emitting semiconductor device | |
US7449720B2 (en) | Epitaxial wafer for semiconductor light-emitting devices, and semiconductor light-emitting device | |
JP2019041102A (en) | Laser diode | |
JP5381692B2 (en) | Semiconductor light emitting device | |
JP4310708B2 (en) | Semiconductor light emitting device | |
US20060220032A1 (en) | Semiconductor light emitting device | |
JP2007299949A (en) | Semiconductor light emitting element | |
US7259406B2 (en) | Semiconductor optical element | |
JP4320654B2 (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20060216 |
|
PA0201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070117 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070130 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20070131 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |