[go: up one dir, main page]

KR100674829B1 - 질화물계 반도체 장치 및 그 제조 방법 - Google Patents

질화물계 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100674829B1
KR100674829B1 KR1020040087201A KR20040087201A KR100674829B1 KR 100674829 B1 KR100674829 B1 KR 100674829B1 KR 1020040087201 A KR1020040087201 A KR 1020040087201A KR 20040087201 A KR20040087201 A KR 20040087201A KR 100674829 B1 KR100674829 B1 KR 100674829B1
Authority
KR
South Korea
Prior art keywords
layer
gan
gan layer
nitride
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040087201A
Other languages
English (en)
Other versions
KR20060038058A (ko
Inventor
이재훈
이정희
조현익
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040087201A priority Critical patent/KR100674829B1/ko
Priority to US11/203,132 priority patent/US7319064B2/en
Priority to JP2005238226A priority patent/JP4335187B2/ja
Publication of KR20060038058A publication Critical patent/KR20060038058A/ko
Application granted granted Critical
Publication of KR100674829B1 publication Critical patent/KR100674829B1/ko
Priority to US11/987,706 priority patent/US20080150086A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

보다 단순한 공정으로 실리콘 기판 위에 GaN층을 용이하게 형성시킬 수 있고 크랙 발생을 충분히 억제할 수 있는 질화물계 반도체 장치의 제조 방법 및 이에 의한 질화물계 반도체 장치를 개시한다. 본 발명에 따른 질화물계 반도체 장치의 제조 방법은, 기판 상에 고온 AlN 단결정층을 성장시키는 단계와; 상기 AlN 단결정층 상에 300 Torr 이상인 제1 압력에서 지배적인 성장 방향이 측방향이 되도록 제1 Ⅴ/Ⅲ비로 제1 GaN층을 성장시키는 단계와; 상기 제1 GaN층 상에 상기 제1 압력보다 낮은 제2 압력에서 상기 제1 Ⅴ/Ⅲ비보다 낮은 제2 Ⅴ/Ⅲ비로 제2 GaN층을 성장시키는 단계를 포함한다.
질화물계 반도체 장치, Si 기판, GaN

Description

질화물계 반도체 장치 및 그 제조 방법{NITRIDE BASED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래의 질화물계 반도체 장치의 단면도이다.
도 2는 본 발명에 따른 질화물계 반도체 장치의 단면도이다.
도 3a 내지 도 3d는 본 발명에 따른 질화물계 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명에 따른 질화물계 반도체 장치를 제조하는 방법을 나타낸 공정 흐름도이다.
도 5는 서로 다른 성장 온도를 갖는 AlN층들의 X선 회절 실험 결과를 나타낸 그래프이다.
도 6는 본 발명의 일 실시예에 따라 형성된 GaN 핵형성 시드층의 표면을 나타내는 SEM 사진이다.
도 7a 및 도 7b는 각각 본 발명의 일 실시예에 따라 형성된 제1 GaN 층의 표면 및 단면을 나타내는 SEM 사진이다.
도 8은 본 발명의 일 실시예에 따라 형성된 제2 GaN층의 표면을 나타내는 SEM 사진이다.
도 9는 도 6에 도시된 층과 비교되는 것으로서, 비교예에 따라 형성된 GaN 층의 표면을 나타내는 SEM 사진이다.
도 10a 및 도 10b는 각각 도 7a 및 도 7b에 도시된 층과 비교되는 것으로서, 비교예에 따라 형성된 GaN층의 표면 및 단면을 나타내는 SEM 사진이다.
도 11은 도 8에 도시된 GaN 층과 비교되는 것으로서, 비교예에 따라 형성된 GaN층의 표면을 나타내는 SEM 사진이다.
<도면의 주요부분에 대한 부호의 설명>
101: 실리콘 기판 102: 고온 AlN 단결정층
103: GaN 핵형성 시드층 104: 제1 GaN층
105: 제2 GaN층
본 발명은 질화물계 반도체 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 실리콘 기판 상에 형성된 GaN층을 구비하는 질화물계 반도체 장치 및 그 제조 방법에 관한 것이다.
최근에, 갈륨 질화물계 반도체(Gallium nitride-based semiconductor)가 단파장 대역의 광전자 소자 및 고성능의 전자 소자 응용에 적합한 재료로서 주목을 받고 있다. 갈륨질화물(GaN)을 기초로 제조되는 Ⅲ족-질화물계 화합물 반도체로 제조되는 청색 및 녹색 발광 다이오드는 1990년대 후반에 상용화에 성공하였다. 백색 발광 다이오드 또한 GaN계 화합물 반도체로 제조되는데, 최근에 상용화에 성공하여 이에 대한 수요가 급속도로 증가하고 있다. 이러한 질화물계 반도체 발광 소자를 제조하기 위해서는 고품질의 질화물계 단결정 성장을 성장시키는 기술이 필수적으로 요구된다. 그러나, 질화물계 단결정의 격자 상수 및 열팽창 계수와 정합되는 질화물계 단결정 성장용 기판이 보편화되어 있지 않다는 문제점이 있다.
통상 질화물계 단결정은, 사파이어(Al2O3) 기판 또는 실리콘 카바이드(SiC) 기판 등의 이종 기판 상에 유기금속 CVD(Metal Organic Chemical Vapor Deposition; MOCVD)법, 수소화물 VPE(Hydride Vapor Phase Epitaxy; HVPE)법 등의 기상 성장법 또는 분자빔 에피택시(Molecular Beam Epitaxy; MBE)법으로 성장된다. 그러나, 단결정 사파이어 기판이나 SiC 기판은 기판이 고가일 뿐만 아니라, 그 사이즈도 2 인치 또는 3인치 정도로 매우 제한되어 있으므로, 대량 생산에 적합하지 못하다는 문제점이 있다.
한편, 실리콘 기판 상에 GaN막을 성장시키면 대구경의 기판 제조가 가능함에 따라 제조 비용이 절감되고, 기존의 실리콘 소자 제조 방법과 제조 장비를 이용할 수 있으며, 실리콘(Si) 기판 상에서의 GaN계 소자의 모놀리딕 집적이 가능하게 됨에 따라 실리콘 소자와 GaN계 소자를 복합화시킬 수 있다. 따라서, 당 기술분야에서는 발광 소자이외의 반도체 산업에서 기판으로서 가장 보편적으로 사용되는 Si 기판을 사용하는 것이 요구된다.
그러나, Si 기판과 GaN 단결정 사이에 격자 상수의 차이에 의한 격자 부정합 으로 인하여 Si 기판 상에 단결정 GaN층을 직접 성장시키기가 어렵다. 또한, GaN의 열팽창 계수는 Si의 열팽창 계수에 비하여 약 35% 정도 차이가 나기 때문에, 실리콘 기판 상에 직접 GaN막을 성장시킨 후 상온으로 냉각시키게 되면 GaN막의 잔류 응력으로 인하여 크랙(cracks)이 생기게 된다. 그외에도 실리콘 기판 표면에서는 갈륨의 습윤성(wettability)이 나쁠 뿐만 아니라 GaN는 실리콘 질화물(Si3N4)에 비하여 열역학적으로 안정하지 못하기 때문에, 실리콘 기판 상에 직접 GaN막을 성장시키면 노출된 실리콘 기판 표면 상에 비정질의 Si3N4막이 형성될 수 있다.
이를 해결하는 방안으로서, Si 기판 상에 저온 AlN 버퍼층을 형성한 후 GaN 에피택셜층을 형성하거나, Si 기판 상에 저온 AlN 버퍼층 및 AlGaN/GaN의 다층이 조합된 버퍼 구조를 형성한 후 그 위에 GaN 에피택셜층을 형성하고 있다. 그러나, 이러한 방법으로 GaN층을 형성하더라도 격자 부정합(lattice mismatch)의 문제를 근본적으로 개선하지는 못하므로, 상기 버퍼층 또는 버퍼 구조 위에서 GaN 에피택셜층이 용이하게 성장하기 어렵고, 크랙 발생의 문제점을 안고 있다. 특히, 저온 AlN 버퍼층 위에 직접 GaN층을 형성하는 경우에는, 2차원이 아닌 3차원으로 결정이 성장되므로 섬 성장(island growth)이 발생하여 표면 조도(surface roughness)가 불량하게 되고 캐리어 이동도가 저하될 수 있다.
도 1은 Si 기판 위에 GaN층이 형성되어 있는 종래의 질화물계 반도체 장치의 단면도를 나타낸다. 도 1에 도시된 Si 기판을 사용하는 종래의 질화물계 반도체 장 치는, (111) 방향의 Si 기판(11) 상에 500 내지 700℃의 온도에서 저온 AlN 버퍼층(12)을 통상적인 방법으로 증착시킨 후, 다층 구조의 AlGaN/GaN 중간층(13)을 형성하고, 그 위에 언도프된(undoped) GaN층(14)을 성장시킴으로써 제조된다. 이 저온 AlN 버퍼층(12) 및 AlGaN/GaN 중간층(13)은 하부의 Si 기판(11)과 상부의 GaN층(14) 사이의 격자 부정합을 저감시키는 버퍼 구조를 이룬다.
그러나, Si과 GaN 사이의 격자 부정합은 약 20% 정도로 매우 높기 때문에, 상기와 같은 버퍼 구조를 형성시키더라도 격자 부정합으로 인한 크랙 발생은 여전히 존재하며 다층 구조의 AlGaN/GaN 중간층(13)을 형성하여야 하는 복잡함이 따른다. 따라서, 보다 더 단순한 공정으로 양질의 GaN층을 Si 기판 상에 형성시킬 수 있는 방법이 요구된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 보다 단순한 공정으로 실리콘 기판 위에 GaN층을 용이하게 형성시킬 수 있고 크랙 발생을 충분히 억제할 수 있는 질화물계 반도체 장치의 제조 방법을 제공하는 데에 있다.
또한, 본 발명은 크랙이 거의 없고 평탄한 표면을 갖는 양질의 GaN층을 갖는 질화물계 반도체 장치를 제공하는 데에 있다.
상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 질화물계 반도체 장치의 제조 방법은, 기판 상에 고온 AlN 단결정층을 성장시키는 단계와; 상기 AlN 단결정층 상에 300 Torr 이상인 제1 압력에서 지배적인 성장 방향이 측방향이 되도록 제1 Ⅴ/Ⅲ비로 제1 GaN층을 성장시키는 단계와; 상기 제1 GaN층 상에 상기 제1 압력보다 낮은 제2 압력에서 상기 제1 Ⅴ/Ⅲ비보다 낮은 제2 Ⅴ/Ⅲ비로 제2 GaN층을 성장시키는 단계를 포함한다. 이 경우 상기 기판은 실리콘 기판일 수 있다.
바람직하게는 상기 고온 AlN 단결정층은 200 내지 1000Å의 두께로 성장시킨다. 또한, 상기 AlN 단결정층은, 1050 내지 1200℃ 온도에서 성장시키는 것이 바람직하다. 상기 제1 GaN층을 성장시는 단계 및 제2 GaN층을 성장시키는 단계는, 상기 AlN 단결정층의 성장 온도와 거의 동일한 온도에서 실행하는 것이 바람직하다.
상기 제1 GaN층을 성장시키는 단계에서 상기 제1 압력은 300 내지 760 Torr의 범위인 것이 바람직하다. 또한, 상기 제1 GaN층을 성장시키는 단계는, 상기 AlN 단결정층 상에 적어도 10000의 Ⅴ/Ⅲ비로 2차원 성장을 위한 GaN 핵생성 시드층을 형성하는 단계와, 상기 GaN 핵생성 시드층을 이용하여 적어도 6000의 Ⅴ/Ⅲ비로 제1 GaN층을 형성하는 단계를 포함할 수 있다. 이 경우, 상기 GaN 핵생성 시드층을 형성하기 위한 Ⅴ/Ⅲ비는 10000 내지 150000이고, 상기 제1 GaN층을 형성하기 위한 Ⅴ/Ⅲ비는 6000 내지 12000인 것이 바람직하다. 또한, 상기 핵생성 시드를 형성하기 위한 Ⅴ/Ⅲ비는 상기 제1 GaN층을 형성하기 위한 Ⅴ/Ⅲ비보다 높을 수 있다.
바람직하게는, 상기 제2 GaN층을 성장시키는 단계에서 상기 제2 압력은 100 Torr이하이고, 상기 제2 Ⅴ/Ⅲ비는 3000 이하이다. 더 바람직하게는, 상기 제2 압력은 10 내지 50 Torr이고, 상기 제2 Ⅴ/Ⅲ비는 800 내지 3000이다.
상기 질화물계 반도체 장치의 제조 방법에 의하면, 상기 제1 GaN층의 결정 결함밀도는 109 cm-3 이하로 낮출 수 있으며, 상기 제2 GaN층의 결정 결함밀도는 10 8 cm-3 이하로 낮출 수 있다. 이에 따라, 상기 질화물계 반도체 장치의 제조 방법을 이용하여 질화물계 발광 다이오드 등의 질화물계 반도체 광소자를 고품질로 제조할 수 있다.
본 발명의 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 질화물계 반도체 장치는, 기판 상에 형성된 고온 AlN 단결정층과; 상기 고온 AlN 단결정층 상에 형성된 GaN 핵생성 시드층과; 상기 GaN 핵생성 시드층 상에 지배적으로 측방향으로 성장되고 결정 결함밀도가 109 cm-3 이하인 제1 GaN층과; 상기 제1 GaN층 상에 지배적으로 측방향으로 성장되고 결정 결함밀도가 108 cm-3 이하인 제2 GaN층을 포함한다. 이 경우, 상기 기판은 실리콘 기판일 수 있다. 바람직하게는, 상기 고온 AlN 단결정층의 두께는 200 내지 1000Å이다.
본 발명은, Si 기판 상에 1050℃ 이상의 고온에서 성장된 AlN 단결정층 위에서, Ⅴ/Ⅲ비와 압력을 조절하여 크랙이 거의 없고 평탄한 표면을 갖는 GaN 단결정 박막을 성장하는 방안을 제공한다. 이를 위해, Si 기판 상의 고온 AlN 단결정층 위에 높은 Ⅴ/Ⅲ비와 높은 압력으로 GaN 시드층을 형성한 후, 높은 Ⅴ/Ⅲ비와 높은 압력으로 GaN층을 형성시킨다. 그 후, 2차원 성장을 더욱 촉진시키기 위해 낮은 Ⅴ /Ⅲ비와 낮은 압력으로 GaN층을 형성하여 양질의 GaN 단결정 박막을 용이하게 얻어낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명의 일 실시형태에 따른 질화물계 반도체 장치의 단면 구조를 개략적으로 나타낸 도면이다. 도 3을 참조하면, (111) 방향의 Si 기판(101) 표면 상에 1050℃이상의 고온 성장된 고온 AlN 단결정층(102)이 형성되어 있다. 그 위에는 2차원 성장을 위한 GaN 핵형성 시드층(103), 6000 이상의 고Ⅴ/Ⅲ비와 300 Torr이상의 고압력에서 2차원으로 성장된 제1 GaN층(104) 및 3000 이하의 저Ⅴ/Ⅲ비와 100 Torr이하의 저압력에서 2차원으로 성장된 제2 GaN층(105)이 순차적으로 적층되어 있다. 상기 고온 AlN 단결정층(102)은 1050℃ 이상의 고온에서 성장된 층으로 약 200 내지 1000Å의 두께를 갖는 것이 바람직하다.
상기 제1 GaN층은 지배적으로 측방향으로(laterally) 성장된 층으로서 결정 결함밀도가 109 cm-3 이하이다. 또한, 상기 제2 GaN층도 측방향으로 성장되어 형성 된 것으로서, 결정 결함밀도가 108 cm-3 이하이며, 그 상부 표면은 매우 평탄하고 적은 수의 크랙만을 갖는다. 이는 GaN 핵형성 시드층(103)으로부터 계속해서 GaN가 측방향으로 2차원 성장하여 제1 GaN층(104)을 형성함으로써, Si과 GaN 사이의 격자 부정합을 매우 완화시키게 되고, 측방향의 성장이 GaN층 표면의 거칠기를 매우 개선시키기 때문이다. 즉, 상기 제1 GaN층(104)은, 마치 Si과 GaN 간의 격자 부정합을 완화시키는 스폰지 역할을 한다. 따라서, 상부에 형성된 제2 GaN층(105)은 크랙이 거의 없는 양질의 GaN 단결정층을 이루게 된다. 이러한 GaN 핵형성 시드층(103)과 제1 및 제2 GaN층(104, 105)을 형성하기 위해서는 Ⅴ/Ⅲ비와 압력이 중요한 요소로 작용한다는 것을 실험을 통해 확인하였다.
여기서, Ⅴ/Ⅲ비란, GaN층 형성시 사용되는 Ga(Ⅲ족) 소스 가스인 TMG(trimethylgalium) 가스와 N(Ⅴ족) 소스 가스인 NH3 가스의 유량비로서, GaN층 형성을 위해 반응 챔버에 공급되는 TMG 가스 유량에 대한 NH3 가스 유량의 비를 나타낸다(이 때, 각 소스 가스의 유량은 μmol/min을 사용함). 따라서, Ⅴ/Ⅲ비가 높다는 것은 (NH3 가스 유량에 비해) TMG 가스 유량이 차지하는 비율이 적다는 것을 의미한다.
다음으로, 도 3a 내지 도 3d 및 도 4를 참조하여, 본 발명의 일 실시형태에 따른 질화물계 반도체 장치 제조 방법에 대해 설명한다.
도 3a 내지 도 3d는 본 발명에 따른 질화물계 반도체 장치의 제조 방법을 설 명하기 위한 단면도들이며, 도 4는 본 발명에 따른 질화물계 반도체 장치를 제조하는 방법을 나타낸 공정 흐름도이다.
도 3a에 도시된 바와 같이, 먼저 (111) 방향의 상면을 갖는 Si 기판(101)을 반응 챔버 내에 배치한 후(도 4의 S1 단계), 실리콘 기판 상에 약 1050℃이상의 온도에서 고온 AlN 단결정층(102)을 형성한다(도 4의 S2 단계). 이 때, 고온 AlN 단결정층(102)의 성장 온도는 매우 중요한 요소가 되는데, 종래에 저온 AlN 버퍼층을 형성하는 것과 달리 1050℃ 이상의 온도를 사용한다. 바람직하게는, 고온 AlN 단결정층(102)은 1050℃이상 1200℃ 이하의 온도에서 성장되고, 더 바람직하게는, 1100 이상 1200℃이하의 온도에서 성장된다. 이와 같이 성장된 고온 AlN 단결정층(102)은 도 5에 도시된 바와 같이, 큰 결정성을 나타낸다.
도 5는 서로 다른 성장 온도로 형성된 AlN층의 XRD(X선 회절) 실험 결과를 나타낸 그래프이다. 도 5에 도시된 그래프에는, 700℃, 1050℃ 및 1100℃에서 각각 성장된 AlN층에 대한 XRD 실험 결과가 도시되어 있다. 도 5를 참조하면, 700℃에서 성장된 AlN층에서는 비정질 및 다결정 형태의 다양한 피크들이 관찰된다. 이에 반해 1050℃ 및 1100℃에서 성장된 AlN층에서는 더 높은 결정성을 나타내며, 온도가 높을 수록 AlN층이 단결정화되어 간다. 본 발명에서는 1050℃이상의 온도에서 성장된 고온 AlN 단결정층을 이용한다.
다음으로, 도 3b에 도시된 바와 같이, 상기 고온 AlN 단결정층(102) 상에 GaN 핵형성 시드층(103)을 형성한다(도 4의 S3 단계). 즉, 10000 이상의 높은 Ⅴ/ Ⅲ비와 300 Torr 이상의 높은 압력에서 TMG 가스와 NH3 가스를 반응 챔버에 공급하여 2차원 성장을 위한 GaN 핵형성 시드층(103)을 형성시킨다. 이 때 GaN 핵형성 시드층(103) 형성시의 온도는 1050 내지 1100℃를 유지하는 것이 바람직하다. GaN 핵형성 시드층(103)에는 2차원 성장을 위한 핵형성 시드(nucleation seed)가 형성되어 불균일 하게 분포되어 있다. 이 GaN 핵형성 시드층(103)은 후속의 GaN층 성장이 2차원 성장이 되게 하는 근원이 된다. 이러한 GaN 핵형성 시드층(103)을 형성하기 위해서는 Ⅴ/Ⅲ비와 압력이 중요한 요소로 작용한다.
그 후에, 도 3c에 도시된 바와 같이, 6000 이상의 높은 Ⅴ/Ⅲ비와 300 Torr 이상의 높은 압력에서 GaN을 성장시켜 제1 GaN층(104)을 형성한다(도 4의 S4 단계). GaN 핵형성 시드층(103)으로부터 상기와 같은 높은 Ⅴ/Ⅲ비와 높은 압력하에서 GaN를 성장시키게 되면, 측방향의 성장(lateral growth)이 지배적인 2차원 성장을 이루게 된다. 이 때, 제1 GaN층(104)을 형성하기 위한 성장 온도는 1050 내지 1100℃가 바람직하며, 특히 1000 내지 1100℃인 것이 더 바람직하다.
이와 같이 제1 GaN층(103)의 성장이 측방향으로의 성장이 지배적인 2차원 성장을 이루게 되면, Si와 GaN 간의 격자 부정합으로 인한 크랙이나 결함 발생이 매우 적어진다. 특히, 제1 GaN층(104)의 결정 결함밀도는 109 cm-3 이하정도가 된다. 이는 고온 AlN 단결정층(102) 상에서 GaN 핵형성 시드층(103)으로부터 2차원적으로 성장되는 제1 GaN층(104)이 격자 부정합이나 열팽창 계수의 차이로 인한 스트레스를 흡수하는 역할을 하기 때문인 것으로 파악된다. 제1 GaN층(104)의 성장시 가해 지는 높은 압력과 높은 Ⅴ/Ⅲ비로 인하여, 상기 제1 GaN층의 성장속도는 상당히 낮다.
다음으로, 100 Torr 이하의 낮은 압력과 3000 이하의 낮은 Ⅴ/Ⅲ비로 GaN층을 형성하여 GaN층의 2차원 성장을 더욱 촉진시킨다. 이에 따라 도 3d에 도시된 바와 같이, 제2 GaN층(105)이 형성된다(도 4의 S5 단계). 일단, 이전 단계(S4 단계)에서 충분한 2차원 성장을 이루었기 때문에, Ⅴ/Ⅲ비를 3000 이하로 낮춰서 GaN층을 성장시키더라도 계속해서 2차원 성장이 이루어지게 된다. 특히, 제2 GaN층(105) 성장시 Ⅴ/Ⅲ비를 낮추어 충분한 TMG 가스를 공급하고 100 Torr 이하의 낮은 압력 조건을 사용하기 때문에, 제2 GaN층(105)의 성장 속도는 높아지게 되고, 2차원 성장이 매우 촉진된다.
이에 따라, 최종적으로 형성된 상기 제2 GaN층(105)에는 Si와 GaN 간의 격자 부정합이나 열팽창 계수 차이으로 인한 크랙 등이 거의 발견되지 않는다. 특히, 제2 GaN층(105)의 결정 결함밀도는 108 cm-3 이하가 된다. 또한, 상기 제2 GaN층(105)은 매우 우수한 표면 거칠기를 갖는 평탄한 표면을 갖게 된다. 따라서, 이와 같이 형성된 제2 GaN층(105)을 이용하면, GaN계 발광 다이오드 등의 질화물계 반도체 광소자를 고품질로 제조할 수 있을 뿐만 아니라, 실리콘 기판을 사용하기 때문에 생산성이 향상되고 다른 실리콘계 소자와의 모놀리딕 집적이 가능하게 된다.
<실시예>
본 발명에 따른 질화물계 반도체 장치의 특성 향상을 더 구체적으로 확인하기 위해, 본 발명의 일 실시예에 따라 질화물계 반도체 샘플을 형성하고, 하기의 비교예에 따라 질화물계 반도체 샘플을 형성하였다. 상기 샘플들을 형성하는 동안 각 층을 SEM 사진으로 분석하였다.
실시예
먼저 Si(111) 기판을 반응 챔버에 넣은 후 약 1100℃의 고온에서 상기 기판 상에 고온 AlN 단결정층을 형성하였다. 그 후, 약 1050℃의 온도와 약 300 Torr의 압력에서 약 30 μmol/min의 유량의 TMG 가스와 약 401780 μmol/min의 유량의 NH3 가스를 반응 챔버에 공급하여 약 13390의 높은 Ⅴ/Ⅲ비로 GaN 핵형성 시드층을 형성시켰다.
도 6은 상기 형성된 GaN 핵형성 시드층의 표면을 나타내는 SEM 사진이다. 도 6에 도시된 바와 같이, GaN 시드층의 표면에는 불균일하게 조립형으로 분포된 핵형성 시드(nucleation seed)를 확인할 수 있다. 이 핵형성 시드는 후속의 성장으로 하여금 2차원 성장을 이루게 하는 중요한 요인이 된다.
그 후, 계속해서 상기 GaN 시드층 형성시의 NH3 가스 유량 및 TMG 가스 유량과 동일한 NH3 가스 유량 및 TMG 가스 유량으로 약 13390의 Ⅴ/Ⅲ비를 유지하면서 약 1050℃의 온도에서 약 30분간 GaN층을 성장시켰다. 이에 따라, 상기 GaN 핵형성 시드층으로부터 측방향 성장이 지배적인 2차원 성장이 이루어져 제1 GaN층이 형성 되었다. 도 7a 및 도 7b는 상기한 바와 같이 형성된 제1 GaN층의 표면 및 단면을 나타내는 SEM 사진이다. 도 7a 및 도 7b에 도시된 바와 같이, 제1 GaN층은 평면 방향(측방향)으로 넓게 퍼진 형태를 가지며, 단면의 모폴로지도 매우 고른 상태를 나타낸다. 그러나, 아직 표면 상에 단차가 존재하며, 표면 상에 단차가 나타나지 않을 정도로 2차원 성장이 완전히 이루어진 것은 아니다.
그 후, 반응챔버에 공급되는 NH3 가스 유량을 약 401780 μmol/min로 유지시키면서 TMG 가스 유량을 약 170 μmol/min으로 증가시킴으로써 Ⅴ/Ⅲ비를 약 2360으로 감소시키고 압력을 종전의 300 Torr에서 50 Torr으로 감소시켜 GaN층을 성장시켰다. 이 때 성장 온도는 계속해서 약 1050℃를 유지하였다. 이에 따라, GaN의 2차원 성장이 촉진되어 크랙이 거의 없고 평탄한 표면을 갖는 제2 GaN층을 얻었다. 도 8은 상기 제2 GaN층의 표면을 나타내는 SEM 사진이다. 도 8에 도시된 바와 같이, 표면 상에는 거의 단차가 없고 표면이 매우 평탄하다. 또한, 상기 제2 GaN층에서는 크랙이 거의 발견되지 않았다.
비교예
고온 AlN 단결정층 상에 GaN층을 형성할 때 Ⅴ/Ⅲ비가 GaN층의 성장 양태에 미치는 영향을 알아보기 위해 아래와 같이 Si 기판 위에 고온 AlN 단결정층과 GaN층을 포함하는 반도체 샘플을 제조하였다.
먼저, 상기 실시예와 마찬가지로, Si(111) 기판 상에 고온 AlN 단결정층을 형성하였다. 그 후, (상기 실시예와는 달리) 약 170 μmol/min의 유량의 TMG 가스와 약 401780 μmol/min의 유량의 NH3 가스를 반응 챔버에 공급하여 약 2360의 낮은 Ⅴ/Ⅲ비로 300 Torr의 압력과 1050℃의 온도에서 상기 고온 AlN 단결정층 상에 GaN층을 형성시켰다. 도 9는 이와 같이 형성된 GaN층의 표면 및 단면을 나타내는 SEM 사진이다. 도 9로부터 알 수 있는 바와 같이, 비교예의 경우에는 고온 AlN 단결정층 상에 도 6의 SEM 사진에 나타난 바와 같은 GaN 핵형성 시드층이 발견되지 않는다.
그 후, 계속해서 300 Torr의 압력, 1050℃의 온도 및 약 2360의 Ⅴ/Ⅲ비를 유지하면서 약 30분간 GaN층을 성장시켰다. 도 10a 및 도 10b는 이와 같이 성장된 GaN층의 표면 및 단면을 나타내는 SEM 사진이다. 도 10a 및 도 10b로부터 알 수 있는 바와 같이,성장된 GaN층은 산 모양의 표면 모폴로지를 나타내고 있다. 이는 GaN층이 3차원으로 성장했기 때문이다. 즉, 비교예의 경우에는 상기 실시예와 달리, GaN층이 2차원으로 성장하지 못하고 3차원으로 성장하였다.
그 후, 압력을 300 Torr에서 50 Torr로 낮추고 Ⅴ/Ⅲ비 및 온도 등의 다른 공정 조건은 그대로 유지시킨 채 계속해서 GaN층을 성장시켰다. 이와 같이, 낮은 압력으로 변경하더라도 2차원 성장은 이루어지지 않고 계속해서 3차원으로만 성장하였다. 도 8은 상기와 같이 압력을 낮춰 성장시켜 얻은 GaN층의 표면을 나타내는 SEM 사진이다. 도 8에 나타난 바와 같이, 3차원 성장으로 인해 표면은 매우 거칠게 보인다. 이와 같이 3차원 성장된 GaN층은 Si과 GaN 간의 격자 부정합으로 인한 스 트레스에 매우 약하게 되어, 크랙 발생이 용이해진다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
이상 설명한 바와 같이 본 발명에 따르면, Si 기판 위에 표면 조도가 우수한 양질의 GaN층을 얻을 수 있고, 크랙 발생을 효과적으로 억제할 수 있게 된다. 또한, 양질의 GaN층을 Si 기판 위에서 용이하게 성장할 수 있게 되어 대구경의 Si 기판을 이용하여 절감된 비용으로 질화물계 발광 소자 등의 질화물계 전자 소자를 높은 생산성으로 제조할 수 있게 된다. 또한, 다층 구조의 AlGaN/GaN 중간층을 형성할 필요가 없으므로, 제조 공정이 보다 단순해진다.

Claims (16)

  1. 기판 상에 고온 AlN 단결정층을 성장시키는 단계와;
    상기 AlN 단결정층 상에 300 Torr 이상인 제1 압력에서 지배적인 성장 방향이 측방향이 되도록 제1 Ⅴ/Ⅲ비로 제1 GaN층을 성장시키는 단계와;
    상기 제1 GaN층 상에 상기 제1 압력보다 낮은 제2 압력에서 상기 제1 Ⅴ/Ⅲ비보다 낮은 제2 Ⅴ/Ⅲ비로 제2 GaN층을 성장시키는 단계를 포함하는 질화물계 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 고온 AlN 단결정층의 두께는 200 내지 1000Å인 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 고온 AlN 단결정층을 성장시키는 단계는, 1050 내지 1200℃온도에서 실행되는 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 제1 GaN층을 성장시키는 단계 및 제2 GaN층을 성장시키는 단계는, 상기 AlN 단결정층의 성장 온도와 동일한 온도에서 실행되는 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 제1 압력은 300 내지 760 Torr 이고,
    상기 제1 GaN층을 성장시키는 단계는,
    상기 AlN 단결정층 상에 적어도 10000의 Ⅴ/Ⅲ비로 2차원 성장을 위한 GaN 핵생성 시드층을 형성하는 단계와, 상기 GaN 핵생성 시드층을 이용하여 적어도 6000의 Ⅴ/Ⅲ비로 제1 GaN층을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 GaN 핵생성 시드층을 형성하기 위한 Ⅴ/Ⅲ비는 10000 내지 150000이고, 상기 제1 GaN층을 형성하기 위한 Ⅴ/Ⅲ비는 6000 내지 12000인 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 핵생성 시드를 형성하기 위한 Ⅴ/Ⅲ비는 상기 제1 GaN층을 형성하기 위한 Ⅴ/Ⅲ비보다 높은 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 제2 압력은 100 Torr이하이고, 상기 제2 Ⅴ/Ⅲ비는 3000 이하인 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제2 압력은 10 내지 50 Torr이고, 상기 제2 Ⅴ/Ⅲ비는 800 내지 3000인 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제1 GaN층의 결정 결함밀도는 109 cm-3 이하인 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 제2 GaN층의 결정 결함밀도는 108 cm-3 이하인 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 기판은 실리콘 기판인 것을 특징으로 하는 질화물계 반도체 장치의 제조 방법.
  13. 제1항 내지 제12항 중 어느 한 항의 질화물계 반도체 장치의 제조 방법을 이용하여 제조된 질화물 반도체 광소자로서,
    기판 상에 형성된 고온 AlN 단결정층;
    상기 고온 AlN 단결정층 상에 형성된 GaN 핵생성 시드층;
    상기 GaN 핵생성 시드층 상에 지배적으로 측방향으로 성장된 제1 GaN층; 및
    상기 제1 GaN층 상에 지배적으로 측방향으로 성장되고 상기 제1 GaN층보다 더 낮은 결정 결함밀도를 갖는 제2 GaN층을 포함하는 것을 특징으로 하는 질화물 반도체 광소자.
  14. 기판 상에 형성된 고온 AlN 단결정층;
    상기 고온 AlN 단결정층 상에 형성된 GaN 핵생성 시드층;
    상기 GaN 핵생성 시드층 상에 지배적으로 측방향으로 성장되고 결정 결함밀도가 109 cm-3 이하인 제1 GaN층; 및
    상기 제1 GaN층 상에 지배적으로 측방향으로 성장되고 결정 결함밀도가 108 cm-3 이하인 제2 GaN층을 포함하는 질화물계 반도체 장치.
  15. 제14항에 있어서,
    상기 고온 AlN 단결정층의 두께는 200 내지 1000Å인 것을 특징으로 하는 질화물계 반도체 장치.
  16. 제14항에 있어서,
    상기 기판은 실리콘 기판인 것을 특징으로 하는 질화물계 반도체 장치.
KR1020040087201A 2004-10-29 2004-10-29 질화물계 반도체 장치 및 그 제조 방법 Expired - Fee Related KR100674829B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040087201A KR100674829B1 (ko) 2004-10-29 2004-10-29 질화물계 반도체 장치 및 그 제조 방법
US11/203,132 US7319064B2 (en) 2004-10-29 2005-08-15 Nitride based semiconductor device and process for preparing the same
JP2005238226A JP4335187B2 (ja) 2004-10-29 2005-08-19 窒化物系半導体装置の製造方法
US11/987,706 US20080150086A1 (en) 2004-10-29 2007-12-04 Nitride based semiconductor device and process for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087201A KR100674829B1 (ko) 2004-10-29 2004-10-29 질화물계 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060038058A KR20060038058A (ko) 2006-05-03
KR100674829B1 true KR100674829B1 (ko) 2007-01-25

Family

ID=36260849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087201A Expired - Fee Related KR100674829B1 (ko) 2004-10-29 2004-10-29 질화물계 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US7319064B2 (ko)
JP (1) JP4335187B2 (ko)
KR (1) KR100674829B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476646B2 (en) 2009-11-30 2013-07-02 Lg Innotek Co., Ltd. Light emitting device and light emitting device package

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
WO2008048303A2 (en) 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP4793824B2 (ja) * 2006-08-28 2011-10-12 シャープ株式会社 窒化物半導体層の形成方法
KR100843474B1 (ko) 2006-12-21 2008-07-03 삼성전기주식회사 Ⅲ족 질화물 단결정 성장방법 및 이를 이용하여 제조된질화물 단결정
KR100945438B1 (ko) * 2008-01-10 2010-03-05 주식회사루미지엔테크 반도체 기판과 이의 제조 방법 및 반도체 소자
JP5327778B2 (ja) * 2008-03-27 2013-10-30 スタンレー電気株式会社 半導体素子およびその製造方法
JP5412093B2 (ja) * 2008-11-20 2014-02-12 サンケン電気株式会社 半導体ウェハ製造方法及び半導体装置製造方法
JP5401145B2 (ja) * 2009-03-26 2014-01-29 株式会社トクヤマ Ｉｉｉ族窒化物積層体の製造方法
CN101847673A (zh) * 2009-03-27 2010-09-29 大连美明外延片科技有限公司 一种氮化镓基led外延片及其生长方法
KR101135950B1 (ko) * 2009-11-23 2012-04-18 전자부품연구원 반도체 소자 및 그 제조 방법
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5885942B2 (ja) * 2011-05-30 2016-03-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5319810B2 (ja) 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP2013256440A (ja) * 2012-06-12 2013-12-26 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法及び該製造方法により製造された窒化ガリウム基板
JP2014009156A (ja) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
US8981534B2 (en) * 2012-09-14 2015-03-17 Tsmc Solid State Lighting Ltd. Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
JP5892971B2 (ja) * 2013-04-09 2016-03-23 株式会社東芝 窒化物半導体層の製造方法
CN104347761B (zh) * 2013-08-06 2017-02-15 甘志银 晶体质量可控的氮化镓薄膜外延生长方法
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6480244B2 (ja) * 2015-04-10 2019-03-06 株式会社ニューフレアテクノロジー 気相成長方法
CN112802931A (zh) * 2021-02-05 2021-05-14 华灿光电（浙江）有限公司 发光二极管的外延片及其制备方法
CN114709261A (zh) * 2022-03-24 2022-07-05 江西兆驰半导体有限公司 一种硅基高电子迁移率晶体管及其制备方法
CN120283088A (zh) * 2022-12-13 2025-07-08 日本碍子株式会社 Iii族元素氮化物基板及iii族元素氮化物基板的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476646B2 (en) 2009-11-30 2013-07-02 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US8987753B2 (en) 2009-11-30 2015-03-24 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US9595647B2 (en) 2009-11-30 2017-03-14 Lg Innotek Co., Ltd. Light emitting device and light emitting device package

Also Published As

Publication number Publication date
US20060091500A1 (en) 2006-05-04
KR20060038058A (ko) 2006-05-03
US20080150086A1 (en) 2008-06-26
US7319064B2 (en) 2008-01-15
JP4335187B2 (ja) 2009-09-30
JP2006128626A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
JP5531345B2 (ja) 窒化物系半導体装置の製造方法
US7910937B2 (en) Method and structure for fabricating III-V nitride layers on silicon substrates
TWI524552B (zh) 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法
US7915147B2 (en) Group III nitride compound semiconductor device
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
JP2004524250A (ja) 窒化ガリウム材料および方法
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP4727169B2 (ja) エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US20140374768A1 (en) High quality gan high-voltage hfets on silicon
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US6339014B1 (en) Method for growing nitride compound semiconductor
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
KR100821220B1 (ko) 다층의 버퍼층을 가지는 질화물 반도체 발광 소자 및 그제조방법
KR20090030651A (ko) 질화갈륨계 발광소자
WO2007078065A1 (en) Gallium nitride-based compound semiconductor
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2024119396A (ja) 半導体基板及びその製造方法
KR20160063360A (ko) 반도체 웨이퍼 및 반도체 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041029

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060613

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070120

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101215

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120116

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140103

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160104

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20201230

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20211229

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20221221

Start annual number: 17

End annual number: 17

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241031