[go: up one dir, main page]

KR100673020B1 - 전계효과 소오스/드레인 영역을 가지는 반도체 장치 - Google Patents

전계효과 소오스/드레인 영역을 가지는 반도체 장치 Download PDF

Info

Publication number
KR100673020B1
KR100673020B1 KR1020050126255A KR20050126255A KR100673020B1 KR 100673020 B1 KR100673020 B1 KR 100673020B1 KR 1020050126255 A KR1020050126255 A KR 1020050126255A KR 20050126255 A KR20050126255 A KR 20050126255A KR 100673020 B1 KR100673020 B1 KR 100673020B1
Authority
KR
South Korea
Prior art keywords
source
drain region
layer
line
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050126255A
Other languages
English (en)
Inventor
박기태
최정달
노욱진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050126255A priority Critical patent/KR100673020B1/ko
Priority to JP2006341888A priority patent/JP2007173822A/ja
Priority to CN2006101686292A priority patent/CN1988178B/zh
Priority to US11/643,022 priority patent/US7623366B2/en
Application granted granted Critical
Publication of KR100673020B1 publication Critical patent/KR100673020B1/ko
Priority to US12/622,863 priority patent/US8036031B2/en
Priority to US13/192,798 priority patent/US8259503B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00—Charge transfer devices
    • H10D44/40—Charge-coupled devices [CCD]
    • H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes 
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

이 장치는 반도체 기판과, 상기 반도체 기판에 정의된 활성영역과 상기 활성영역의 상부를 가로지르는 게이트 전극을 포함한다. 상기 게이트 전극 양측의 활성영역에 소오스/드레인 영역이 정의된다. 상기 소오스/드레인 영역들 중 적어도 하나는 상기 게이트의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역(field effect source/drain region)이다. 전계효과 소오스/드레인 영역이 아닌 다른 소오스/드레인은 기판과 다른 도전형의 불순층인 PN접합 소오스/드레인 영역이다. 트랜지스터의 소오스/드레인 영역 중 적어도 하나는 PN접합 소오스/드레인 영역이 아닌 전계효과 소오스/드레인 영역으로 형성함으로써 단채널 효과를 억제할 수 있고, 트랜지스터의 소오스/드레인 영역 모두가 전계효과 소오스/드레인 영역인 경우 단채널 효과가 전혀 없는 반도체 장치를 제공할 수 있다.
전계효과, 프린지 필드, 비휘발성

Description

전계효과 소오스/드레인 영역을 가지는 반도체 장치{SEMICONDUCTOR HAVING A FIELD EFFCET SOURCE/DRAIN REGION}
도 1a 종래의 반도체 장치를 나타낸 등가회로도.
도 1b는 종래의 반도체 장치의 단면도.
도 2 및 도 3은 본 발명의 바람직한 실시예에 따른 반도체 장치의 단면도.
도 4a는 본 발명의 제 1 실시예에 따른 반도체 장치의 등가회로도.
도 4b는 본 발명의 제 1 실시예에 따른 반도체 장치의 단면도.
도 4c는 제 1 실시예의 변형예에 따른 반도체 장치의 단면도.
도 5a는 본 발명의 제 2 실시예에 따른 반도체 장치의 등가회로도.
도 5b는 본 발명의 제 2 실시예에 따른 반도체 장치의 단면도.
도 5c는 제 2 실시예의 변형예에 따른 반도체 장치의 단면도.
도 6a는 본 발명의 제 3 실시예에 따른 반도체 장치의 등가회로도.
도 6b는 본 발명의 제 3 실시예에 따른 반도체 장치의 단면도.
도 6c는 제 3 실시예의 변형예에 따른 반도체 장치의 단면도.
도 7a는 본 발명의 제 4 실시예에 따른 반도체 장치의 등가회로도.
도 7b는 본 발명의 제 4 실시예에 따른 반도체 장치의 단면도.
도 7c는 제 4 실시예의 변형예에 따른 반도체 장치의 단면도.
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로서, 더 구체적으로는 게이트 전극에 인가되는 전압에 의해 프린지 필드가 유도되고, 상기 게이트 전극의 프린지 필드에 의해 생성되는 소오스/드레인 영역을 가지는 반도체 장치에 관한 것이다.
반도체 장치의 고집적화에 따라 트랜지스터의 채널 길이가 축소되고 있으며, 이에 따라 단채널 효과가 극심해진다. 특히, 수십 나노 크기로 트랜지스터의 게이트 선폭이 축소되면서 단채널 효과는 더욱 더 극심해져 문턱전압의 변화를 가져온다. 상기 단채널 효과를 극복하기 위하여 헤일로(halo)구조의 접합 구조가 제안되었으나, 이 구조는 온-전류의 감소 및 접합 누설 전류가 증가하는 문제가 있다.
트랜지스터의 단채널 효과 및 이를 극복하기 위해 제안된 헤일로 접합 구조는 상술한 문제로 인하여 서브-나노 스케일의 플래시 기억장치에 적용하는데 어려움이 있다.
도 1a은 종래 기술에 따른 낸드형 플래시 기억 장치의 기억 셀을 나타낸 등가회로도이고, 도 1b는 상기 기억 셀의 비트라인 방향 단면도이다.
도 1a 및 도 1b를 참조하면, 종래의 플래시 기억 장치는 복수개의 셀 스트링으로 구성된다. 각각의 셀 스트링은 접지 선택 트랜지스터와 스트링 선택 트랜지스터 사이에 복수개의 기억 셀 트랜지스터들이 연결된 구조를 가진다. 기억 셀은 상 기 접지 선택 트랜지스터들의 게이트 전극이 연결된 접지 선택 라인(GSL)과 상기 스트링 선택 트랜지스터들이 연결된 스트링 선택 라인(SSL)을 포함하고, 상기 접지 선택 라인(GSL)과 상기 스트링 선택 라인(SSL) 사이에 상기 기억 셀 트랜지스터들의 게이트 전극이 연결된 복수개의 워드라인들(WLn)이 배치된다. 상기 접지 선택 트랜지스터의 소오스 영역들은 연결되어 공통 소오스 라인(CSL)을 구성하고, 상기 스트링 선택 트랜지스터들의 드레인 영역은 비트라인(BLn)에 연결된다. 상기 비트라인(BLn)은 상기 워드라인들(WLn)과 교차하여 상기 스트링 선택 트랜지스터의 드레인 영역에 연결된다.
도 1b에 도시된 것과 같이, 상기 워드라인들(WL), 상기 접지 선택 라인(GSL) 및 상기 스트링 선택 라인(SSL)은 반도체 기판(10)에 정의된 활성영역 상에 배치된다. 상기 워드라인들(WLn) 사이의 활성영역에 셀 소오스/드레인 영역(12w)이 형성되어 있고, 상기 접지 선택 라인(GSL) 양측의 활성영역과 상기 스트링 선택 라인(SSL) 양측의 활성영역에 각각 선택 트랜지스터의 소오스/드레인 영역(12g, 12s)이 형성되어 있다. 상기 워드라인들(WLn)과 기판 사이에는 저장 영역(14)이 개재된다. 상기 저장 영역(14)은 전기적으로 절연된 부유 게이트, 전하저장절연층, 나노 크리스탈 도전체 등으로 셀 트랜지스터의 종류에 따라 선택될 수 있다.
도시된 것과 같이 종래의 반도체 장치의 소오스/드레인 영역들(12g, 12w, 12s)은 기판과 다른 도전형의 불순물이 주입된 PN접합 구조로 형성된다. 또한, 높은 전압이 소오스/드레인 영역에 인가되기 때문에 항복전압이 높은 접합 구조로 형성한다.
도 2에 도시된 것과 같이, 종래에는 소오스/드레인 구조를 이중확산드레인(DDD; Double Diffused Drain) 구조로 형성하여 높은 항복전압과 낮은 접합 누설전류를 실현하였다. 낸드형 플래시 기억 장치에서 프로그램 동작시 선택 워드라인에 18 볼트의 기입 전압이 인가되면, 선택 워드라인에 연결된 비선택 기억 셀의 채널 및 소오스/드레인 영역은 약 8 볼트 정도로 셀프 부스팅된다. 따라서, 상기 기판과 소오스/드레인 영역의 접합의 항복 전압이 8 볼트 이상되도록 소오스/드레인 접합 구조는 고농도 확산층(16)과 저농도 확산층(18)으로 구성된 DDD구조로 형성한다. DDD구조의 접합은 누설전류(IL) 줄일 수 있는 장점이 있으나, 게이트 전극(WL)과 확산층의 중첩으로 인한 드레인 유기 장벽 감소(DIBL; Drain Induced Barrier Lowering)와 저농도 확산층 채택으로 인한 펀치 쓰루 등의 단채널 효과를 유발한다. 상기 단채널 효과를 인하여 기억 셀 트랜지스터의 서브 쓰레숄드 누설의 증가 및 서브 쓰레숄드 스윙의 열화를 일으켜 문턱전압의 산포가 증가된다.
본 발명이 이루고자 하는 기술적 과제는 트랜지스터의 채널길이가 축소되어도 단채널 효과가 일어나지 않는 구조의 소오스/드레인 영역을 가지는 반도체 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 단채널 효과가 일어나지 않는 구조의 소오스/드레인 영역을 가지는 비휘발성 기억 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 게이트의 프린지 필드에 의해 생성되는 소오스/드레인 영역을 가지는 반도체 장치를 제공한다. 이 장치는 반도체 기판과, 상기 반도체 기판에 정의된 활성영역과 상기 활성영역의 상부를 가로지르는 게이트 전극을 포함한다. 상기 게이트 전극 양측의 활성영역에 소오스/드레인 영역이 정의된다. 상기 소오스/드레인 영역들 중 적어도 하나는 상기 게이트의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역(field effect source/drain region)이다. 전계효과 소오스/드레인 영역이 아닌 다른 소오스/드레인은 기판과 다른 도전형의 불순층인 PN접합 소오스/드레인 영역이다.
상기 게이트 전극에 전압이 인가될 때 프린지 필드가 유도되며, 상기 소오스/드레인 영역은 상기 프린지 필드에 의해 활성영역의 표면에 형성되는 반전층이다. 본 발명은 온 전류를 높이기 위하여 상기 활성영역의 표면은 전하 이동도가 강화된 층으로 형성할 수 있다. 예컨대, 상기 활성영역의 표면은 도우핑 농도가 낮거나 도우핑되지 않은 반도체층이거나, 스트레인드 실리콘 층 등으로 형성될 수 있다.
상기 게이트 전극과 상기 활성영역 사이에 전하저장층이 개재된 비휘발성 기억 장치에도 본 발명은 적용될 수 있다. 예컨대, 상기 비휘발성 기억 장치는 반도체 기판과 상기 반도체 기판에 정의된 활성영역과, 상기 활성영역에 배치된 접지 선택 트랜지스터 및 스트링 선택 트랜지스를 포함한다. 상기 접지 선택 트랜지스터와 상기 스트링 선택 트랜지스터 사이에 복수개의 셀 트랜지스터들을 배치된다. 상기 셀 트랜지스터들의 소오스 영역들 및 드레인 영역들 중 적어도 하나는 게이트 전극의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역(field effect source/drain region)일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 장치의 단면도이다.
도 3을 참조하면, 본 발명에 따른 반도체 장치는 기판과 다른 도전형의 확산층으로 이루어진 PN접합 소오스/드레인 영역을 가지지 않는다. 게이트 전극(Wn-1, Wn+1)에 인가하는 전압에 의해 프린지 필드가 유도되고, 상기 프린지 필드에 의해 기판의 표면에 형성된 반전층(66)이 소오스/드레인 영역의 역할을 한다. 이 구조에 따르면, 접합 누설이 전혀 없기 때문에 기입/소거 장애(program/erase disturbance) 특성이 향상되고, 단채널 효과도 없기 때문에 DDD구조와 같은 확산 구조의 변경이 필요없어 트랜지스터의 축소도 용이하다.
도 4a는 본 발명의 제 1 실시예에 따른 낸드형 비휘발성 기억 장치의 등가회 로도이고, 도 4b는 제 1 실시예에 따른 낸드형 비휘발성 기억 장치의 비트라인 방향 단면도이다.
도 4a를 참조하면, 제 1 실시예에 따른 비휘발성 기억 장치의 셀 스트링은 접지 선택 트랜지스터와 스트링 선택 트랜지스터 사이에 복수개의 기억 셀 트랜지스터가 연결된 구조를 가진다. 종래의 낸드형 비휘발성 기억 장치와 달리, 상기 기억 셀 트랜지스터들 사이에는 PN접합 구조의 소오스/드레인 영역이 형성되지 않는다.
제 1 실시예에 따른 기억 셀 어레이는 상기 접지 선택 트랜지스터들의 게이트 전극이 연결된 접지 선택 라인(GSL)과 상기 스트링 선택 트랜지스터들의 게이트 전극이 연결된 스트링 선택 라인(SSL)이 평행하게 배치되고, 상기 접지 선택 라인(SSL)과 상기 스트링 선택 라인(GSL) 사이에 상기 셀 트랜지스터들의 게이트 전극이 연결된 복수개의 워드라인들(WLn)이 평행하게 배치된다. 상기 접지 선택 트랜지스터들의 소오스 영역이 연결된 공통 소오스 라인(CSL)이 상기 워드라인(WLn)과 평행하게 배치되고, 상기 스트링 선택 트랜지스터의 드레인 영역에 연결된 비트라인(BLn)이 상기 워드라인들(WLn)과 교차하여 배치된다.
도 4b를 참조하면, 상기 접지 선택 트랜지스터, 상기 스트링 선택 트랜지스터 및 상기 셀 트랜지스터들은 반도체 기판(50)에 정의된 활성영역에 형성된다. 상기 접지 선택 라인(GSL), 상기 스트링 선택 라인(SSL) 및 상기 워드라인들(WLn)은 상기 활성영역의 상부를 가로질러 형성된다. 상기 비트라인(BLn)은 비트라인 콘택(DC)을 통하여 상기 스트링 선택 라인(SSL)의 일측에 형성된 소오스/드레인 영역에 접속된다. 상기 워드라인들(WLn)은 게이트 전극과 활성영역 사이에 개재된 전하저장층(64)을 포함한다. 상기 전하저장층(64)는 플로팅 게이트일 수도 있고, 소노스(SONOS) 장치인 경우 전하저장절연층일 수 있다. 이 밖에도 상기 전하저장층(64)은 반도체 또는 금속 나노 크리스탈일 수도 있다.
상기 접지 선택 라인(GSL) 양측의 활성영역에 형성된 소오스/드레인 영역(62g)와 상기 스트링 선택 라인(SSL) 양측의 활성영역에 형성된 소오스/드레인 영역(62s)은 기판에 대하여 반대 도전형의 확산층으로 이루어진 PN접합 구조의 소오스/드레인 영역이다. 이에 반해, 상기 워드라인들(WLn) 사이의 소오스/드레인 영역은 PN접합 구조가 이니고, 인접한 워드라인에 인가되는 전압에 의해 유도된 프린지 필드에 의하여 상기 활성영역에 생성된 반전층으로 이루어진 전계효과 소오스/드레인 영역이다. 본 발명에서 트랜지스터의 채널 및 소오스/드레인 영역이 형성되는 부분의 활성영역은 전하의 이동도가 강화된 층으로 형성하여, 전계효과 소오스/드레인 영역을 채택함으로 인해 온 전류가 낮아지는 것을 보상할 수 있다.
도 4c는 본 발명의 제 1 실시예의 변형례를 나타낸 단면도이다.
도 4c를 참조하면, 상기 반도체 기판(50)의 표면에 전하의 이동도가 강화된 층(mobility enhanced layer; 52)이 형성되어 있다. 상기 이동도 강화층은 약 1015/㎤ ~ 1016/㎤ 이하의 낮은 도우핑 농도를 가지는 층으로써, 저농도의 반도체 기판 또는 반도체 기판(50) 상에 형성된 진성 반도체 에피택시얼층 또는 스트레인드 실리콘층으로 형성될 수 있다.
도 5a는 본 발명의 제 2 실시예에 따른 낸드형 비휘발성 기억 장치의 등가회로도이고, 도 5b는 제 2 실시예에 따른 낸드형 비휘발성 기억 장치의 비트라인 방향 단면도이다.
도 5a를 참조하면, 제 2 실시예에 따른 비휘발성 기억 장치는 워드라인(WLn)과 접지 선택 라인(GSL), 그리고 워드라인(WLn)과 스트링 선택 라인(SSL) 사이에 채널 반전을 위한 더미 워드라인인 반전 게이트 라인(CWL)이 상기 워드라인(WLn)과 평행하게 배치된다. 상기 반전 게이트 라인(CWL)이 형성됨으로써 상기 워드라인(WLn)과 상기 접지 선택 라인(GSL), 그리고 상기 워드라인(WLn)과 상기 스트링 선택 라인(SSL) 사이에 PN접합 소오스/드레인 영역이 형성되지 않아도 된다. 상기 반전 게이트 라인(CWL)은 가장 바깥쪽에 배치되는 워드라인(WLn)에 인가되는 전압과 상기 접지 선택 라인(GSL) 및 상기 스트링 선택 라인(SSL)에 인가되는 전압 사이의 전압 쉴드 역할을 하여 용량성 결합(capacitive coupling)을 낮출 수 있다.
도 5b를 참조하면, 제 1 실시예와 마찬가지로, 접지 선택 라인(GSL)과 스트링 선택 라인(SSL)이 활성영역을 가로지르고, 상기 접지 선택 라인(GSL)과 상기 스트링 선택 라인(SSL) 사이에 복수개의 평행한 워드라인들(WLn)이 배치된다. 상기 접지 선택 라인(GSL)과 첫번째 워드라인(WL0) 사이에 워드라인과 평행한 반전 게이트 라인(CWL)이 배치되고, 마지막 워드라인(WL31)과 상기 스트링 선택 라인(SSL) 사이에 워드라인과 평행한 반전 게이트 라인(CWL)이 배치된다.
상기 워드라인들(WLn) 사이의 활성영역과 상기 반전 게이트 라인들(CWL) 사이의 활성영역에는 PN접합 소오스/드레인 영역이 형성되지 않고, 인접한 워드라인 또는 반전 게이트 라인에 전압이 인가될 때 전계효과 소오스/드레인 영역이 형성된다. 접지 선택 트랜지스터와 스트링 선택 트랜지스터의 소오스/드레인 영역 중 상기 전계효과 소오스/드레인 영역이 형성되지 않은 다른 소오스/드레인 영역(62g, 62s)은 PN접합 소오스/드레인 영역이다.
도 5c는 본 발명의 제 2 실시예의 변형례를 나타낸 단면도이다.
도 5c를 참조하면, 상기 반도체 기판(50)의 표면에 전하의 이동도가 강화된 층(mobility enhanced layer; 52)이 형성되어 있다. 상기 이동도 강화층은 약 1015/㎤ ~ 1016/㎤ 이하의 낮은 도우핑 농도를 가지는 층으로써, 저농도의 반도체 기판 또는 반도체 기판(50) 상에 형성된 진성 반도체 에피택시얼층 또는 스트레인드 실리콘층으로 형성될 수 있다.
도 6a는 본 발명의 제 3 실시예에 따른 낸드형 비휘발성 기억 장치의 등가회로도이고, 도 6b는 제 3 실시예에 따른 낸드형 비휘발성 기억 장치의 비트라인 방향 단면도이다.
도 6a를 참조하면, 본 발명에 따른 낸드형 비휘발성 기억 장치의 기억 셀 트랜지스터는 적어도 하나의 전계효과 소오스/드레인 영역을 가질 수 있다. 예컨대, 도시된 것과 같이 기억 셀 트랜지스터의 소오스/드레인 영역 중 하나는 전계효과 소오스/드레인 영역이고, 다른 하나는 PN접합 소오스/드레인 영역일 수 있다. 제 3 실시예에 따른 비휘발성 기억 장치는 접지 선택 트랜지스터와 스트링 선택 트랜지스터의 소오스/드레인 영역들은 모두 PN접합 소오스/드레인 영역이고, 기억 셀 트 랜지스터의 소오스/드레인 영역들 중 하나는 PN 접합 소오스/드레인 영역이고 다른 하나는 전계효과 소오스/드레인 영역이다.
도 6b에 도시된 것과 같이, 반도체 기판(50) 상에 접지 선택 라인(GSL) 및 스트링 선택 라인(SSL)이 배치되고, 상기 접지 선택 라인(GSL)과 상기 스트링 선택 라인(SSL) 사이에 복수개의 워드라인들(WLn)이 배치된다. 상기 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 양측의 활성영역에는 PN접합 소오스/드레인 영역(62s, 62g)가 형성되고, 상기 워드라인들(WLn) 사이의 활성영역에는 PN접합 소오스/드레인 영역(62w) 및 전계효과 소오스/드레인이 번갈아 형성된다. 따라서, 워드라인들(WLn) 양측의 활성영역 가운데 하나에만 불순물이 주입된 PN접합 소오스/드레인 영역(62w)이 형성되고, 다른 하나에는 PN접합 소오스/드레인 영역(62w)이 형성되지 않고 인접한 게이트 전극에 인가되는 전압의 프린지 필드에 의해 전계효과 소오스/드레인 영역이 생성된다. 제 3 실시예에서와 같이 기억 셀 트랜지스터의 소오스/드레인 영역 가운데 적어도 하나에만 전계효과 소오스/드레인 영역을 형성하더라도 단채널 효과를 억제할 수 있는 구조가 될 수 있다.
도 6c는 제 3 실시예의 변형례를 나타낸 단면도이다.
도 6c를 참조하면, 상기 반도체 기판(50)의 표면에 전하의 이동도가 강화된 층(mobility enhanced layer; 52)이 형성되어 있다. 상기 이동도 강화층은 약 1015/㎤ ~ 1016/㎤ 이하의 낮은 도우핑 농도를 가지는 층으로써, 저농도의 반도체 기판 또는 반도체 기판(50) 상에 형성된 진성 반도체 에피택시얼층 또는 스트레인드 실 리콘층으로 형성될 수 있다.
도 7a는 본 발명의 제 4 실시예에 따른 낸드형 비휘발성 기억 장치의 등가회로도이고, 도 7b는 제 4 실시예에 따른 낸드형 비휘발성 기억 장치의 비트라인 방향 단면도이다.
도 7a를 참조하면, 제 4 실시예에 따른 낸드형 비휘발성 기억 장치는 기억 셀 트랜지스터의 소오스/드레인 영역 중 적어도 하나는 전계효과 소오스/드레인 영역이고, 접지 선택 트랜지스터 및 기억 셀 트랜지스터 사이와, 스트링 선택 트랜지스터와 기억 셀 트랜지스터 사이에 채널 반전을 위한 반전 게이트 라인(CWL)이 배치된다.
도 7b를 참조하면, 첫번째 워드라인(WL0)와 접지 선택 라인(GSL) 사이와, 마지막 워드라인(WL31)과 스트링 선택 라인(SSL) 사이에 채널 반전을 위한 반전 게이트 라인(CWL)이 워드라인들(WLn)과 평행하게 배치된다. 상기 반전 게이트 라인들(CWL) 및 상기 워드라들(WLn) 양측의 활성영역 중 하나에는 PN접합 소오스/드레인 영역(62s, 62w, 62g)이 형성되고, 다른 하나에는 PN접합 소오스/드레인 영역이 형성되지 않고 전계효과 소오스/드레인이 형성된다. 즉, PN접합 소오스/드레인 영역은 반전 게이트 라인들(CWL)과 워드라인들(WLn) 사이의 활성영역에 하나 건너 하나씩 형성될 수 있다. 도면에서 상기 반전 게이트라인(CWL)과 상기 선택 트랜지스터들(GSL, SSL) 사이에 PN접합 소오스/드레인 영역이 형성되는 것으로 도시되어 있으나, 상기 PN접합 소오스/드레인 영역은 상기 반전 게이트 라인(CWL)의 다른 편 활성영역에 형성될 수도 있다.
도 7c는 제 4 실시예의 변형례를 나타낸 단면도이다.
도 7c를 참조하면, 상기 반도체 기판(50)의 표면에 전하의 이동도가 강화된 층(mobility enhanced layer; 52)이 형성되어 있다. 상기 이동도 강화층은 약 1015/㎤ ~ 1016/㎤ 이하의 낮은 도우핑 농도를 가지는 층으로써, 저농도의 반도체 기판 또는 반도체 기판(50) 상에 형성된 진성 반도체 에피택시얼층 또는 스트레인드 실리콘층으로 형성될 수 있다.
이상의 실시예들에서 기억 셀 트랜지스터의 소오스/드레인 영역들은 모두 전계효과 소오스/드레인 영역이거나, 적어도 어느 하나의 소오스/드레인 영역이 전계효과 소오스/드레인 영역으로 설명되었으나, 본 발명의 실시예에 따른 낸드형 비휘발성 기억 장치의 셀 어레이에 정의된 소오스/드레인 영역들 가운데 적어도 하나가 전계효과 소오스/드레인 영역으로 형성되는 범위까지 본 발명의 범위가 확장될 수 있다.
상술한 것과 같이 본 발명에 따르면, 트랜지스터의 소오스/드레인 영역 중 적어도 하나는 PN접합 소오스/드레인 영역이 아닌 전계효과 소오스/드레인 영역으로 형성함으로써 단채널 효과를 억제할 수 있고, 트랜지스터의 소오스/드레인 영역 모두가 전계효과 소오스/드레인 영역인 경우 단채널 효과가 전혀 없는 반도체 장치를 제공할 수 있다.
낸드형 비휘발성 기억 장치에서 접합 누설로 인해 기입/소거 장애 (program/erase disturbance)가 발생할 수 있으나, 본 발명에 따르는 경우 접합 누설이 없는 전계효과 소오스/드레인을 기억 셀 트랜지스터에 채택하여 기입/소거 장애가 없는 낸드형 비휘발성 기억 장치를 제공할 수 있다.

Claims (20)

  1. 반도체 기판;
    상기 반도체 기판에 정의된 활성영역;
    상기 활성영역의 상부를 가로지르는 게이트 전극;
    상기 게이트 전극 양측의 활성영역에 정의되는 소오스/드레인 영역들을 포함하되, 상기 소오스/드레인 영역들 중 적어도 하나는 상기 게이트의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역(field effect source/drain region)인 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 소오스/드레인 영역들 중 하나는 전계효과 소오스/드레인 영역이고, 다른 하나는 PN접합 소오스/드레인 영역인 것을 특징으로 하는 반도체 장치.
  3. 청구항 1에 있어서,
    상기 반도체 기판의 표면은 전하 이동도가 강화된 층(mobility ehanced layer)인 것을 특징으로 하는 반도체 장치.
  4. 청구항 3에 있어서,
    상기 전하 이동도가 강화된 층은 도우핑되지 않은 반도체층인 것을 특징으로 하는 반도체 장치.
  5. 청구항 3에 있어서,
    상기 전하 이동도가 강화된 층은 스트레인드 실리콘층인 것을 특징으로 하는 반도체 장치.
  6. 청구항 1에 있어서,
    상기 게이트 전극과 상기 기판 사이에 개재된 전하저장층을 더 포함하되,
    상기 전하저장층은 부유 게이트, 전하트랩절연층 및 나노 크리스탈 도전층 가운데 선택된 하나인 것을 특징으로 하는 반도체 장치.
  7. 반도체 기판;
    상기 반도체 기판에 정의된 활성영역;
    상기 활성영역에 배치된 접지 선택 트랜지스터 및 스트링 선택 트랜지스터; 및
    상기 접지 선택 트랜지스터와 상기 스트링 선택 트랜지스터 사이에 배치된 복수개의 셀 트랜지스터들을 포함하되,
    상기 셀 트랜지스터들의 소오스 영역들 및 드레인 영역들 중 적어도 하나는 게이트 전극의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역(field effect source/drain region)인 것을 특징으로 하는 반도체 장치.
  8. 청구항 7에 있어서,
    상기 반도체 기판의 표면은 전하 이동도가 강화된 층(mobility ehanced layer)인 것을 특징으로 하는 반도체 장치.
  9. 청구항 8에 있어서,
    상기 전하 이동도가 강화된 층은 도우핑되지 않은 반도체층인 것을 특징으로 하는 반도체 장치.
  10. 청구항 8에 있어서,
    상기 전하 이동도가 강화된 층은 스트레인드 실리콘층인 것을 특징으로 하는 반도체 장치.
  11. 청구항 7에 있어서,
    상기 셀 트랜지스터의 게이트 전극과 상기 기판 사이에 개재된 전하저장층을 더 포함하되, 상기 전하저장층은 부유 게이트, 전하트랩절연층 및 나노 크리스탈 도전층 가운데 선택된 하나인 것을 특징으로 하는 반도체 장치.
  12. 청구항 7에 있어서,
    상기 활성영역들을 가로지르며, 상기 접지 선택 트랜지스터의 게이트 전극 및 상기 스트링 선택 트랜지스터의 게이트 전극에 각각 연결된 접지 선택 라인 및 스트링 선택 라인; 및
    상기 접지 선택 라인 및 상기 스트링 선택 라인 사이에 배치되어 각각의 셀 트랜지스터의 게이트 전극에 연결되며 상기 활성영역들을 가로지르는 복수개의 워드라인을 더 포함하되,
    상기 워드라인들 사이의 활성영역에 정의된 소오스/드레인 영역들은 인접한 게이트 전극의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역(field effect source/drain region)인 것을 특징으로 하는 반도체 장치.
  13. 청구항 12에 있어서,
    상기 워드라인 및 상기 접지 선택 라인 사이의 소오스/드레인 영역과, 상기 워드라인 및 상기 스트링 선택 라인 사이의 소오스/드레인 영역은 PN접합 소오스/드레인 영역인 것을 특징으로 하는 반도체 장치.
  14. 청구항 12에 있어서,
    상기 스트링 선택 라인 및 상기 워드라인 사이와, 상기 접지 선택 라인 및 상기 워드라인 사이에 배치되어 상기 활성영역을 가로지르는 반전 게이트 라인들을 더 포함하되,
    상기 반전 게이트 라인들 양측의 활성영역에 정의된 소오스/드레인 영역들은 인접한 게이트 전극 및 인접한 반전 게이트 라인의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역(field effect source/drain region)인 것을 특징으로 하는 반도체 장치.
  15. 청구항 12에 있어서,
    상기 활성영역의 표면은 도우핑되지 않은 반도체층 또는 스트레인드 실리콘층인 것을 특징으로 하는 반도체 장치.
  16. 청구항 7에 있어서,
    상기 활성영역들을 가로지르며, 상기 접지 선택 트랜지스터의 게이트 전극 및 상기 스트링 선택 트랜지스터의 게이트 전극에 각각 연결된 접지 선택 라인 및 스트링 선택 라인; 및
    상기 접지 선택 라인 및 상기 스트링 선택 라인 사이에 배치되어 각각의 셀 트랜지스터의 게이트 전극에 연결되며 상기 활성영역들을 가로지르는 복수개의 워드라인을 더 포함하되,
    각각의 셀 트랜지스터의 소오스/드레인 영역들 중 하나는 인접한 게이트 전극의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역이고, 다른 하나는 PN접합 소오스/드레인 영역인 것을 특징으로 하는 반도체 장치.
  17. 청구항 16에 있어서,
    상기 워드라인 및 상기 접지 선택 라인 사이의 소오스/드레인 영역과, 상기 워드라인 및 상기 스트링 선택 라인 사이의 소오스/드레인 영역은 PN접합 소오스/드레인 영역인 것을 특징으로 하는 반도체 장치.
  18. 청구항 16에 있어서,
    상기 스트링 선택 라인 및 상기 워드라인 사이와, 상기 접지 선택 라인 및 상기 워드라인 사이에 배치되어 상기 활성영역을 가로지르는 반전 게이트 라인들을 더 포함하되,
    상기 반전 게이트 라인들 양측의 활성영역에 정의된 소오스/드레인 영역들 중 하나는 인접한 게이트 전극 및 인접한 반전 게이트 라인의 프린지 필드에 의해 생성되는 전계효과 소오스/드레인 영역(field effect source/drain region)이고, 다른 하나는 PN접합 소오스/드레인 영역인 것을 특징으로 하는 반도체 장치.
  19. 청구항 18에 있어서,
    상기 스트링 선택 라인 및 상기 반전 게이트 라인 사이의 소오스/드레인 영역과, 상기 접지 선택 라인 및 상기 반전 게이트 라인 사이의 소오스/드레인 영역은 PN접합 소오스/드레인 영역인 것을 특징으로 하는 반도체 장치.
  20. 청구항 16에 있어서,
    상기 활성영역의 표면은 도우핑되지 않은 반도체층 또는 스트레인드 실리콘층인 것을 특징으로 하는 반도체 장치.
KR1020050126255A 2005-12-20 2005-12-20 전계효과 소오스/드레인 영역을 가지는 반도체 장치 Expired - Fee Related KR100673020B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050126255A KR100673020B1 (ko) 2005-12-20 2005-12-20 전계효과 소오스/드레인 영역을 가지는 반도체 장치
JP2006341888A JP2007173822A (ja) 2005-12-20 2006-12-19 電界効果ソース／ドレイン領域を有する半導体装置
CN2006101686292A CN1988178B (zh) 2005-12-20 2006-12-19 具有场效应源区/漏区的半导体器件
US11/643,022 US7623366B2 (en) 2005-12-20 2006-12-20 Semiconductor device having a field effect source/drain region
US12/622,863 US8036031B2 (en) 2005-12-20 2009-11-20 Semiconductor device having a field effect source/drain region
US13/192,798 US8259503B2 (en) 2005-12-20 2011-07-28 Semiconductor device having a field effect source/drain region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126255A KR100673020B1 (ko) 2005-12-20 2005-12-20 전계효과 소오스/드레인 영역을 가지는 반도체 장치

Publications (1)

Publication Number Publication Date
KR100673020B1 true KR100673020B1 (ko) 2007-01-24

Family

ID=38014552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126255A Expired - Fee Related KR100673020B1 (ko) 2005-12-20 2005-12-20 전계효과 소오스/드레인 영역을 가지는 반도체 장치

Country Status (4)

Country Link
US (3) US7623366B2 (ko)
JP (1) JP2007173822A (ko)
KR (1) KR100673020B1 (ko)
CN (1) CN1988178B (ko)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675779B2 (en) 2007-04-19 2010-03-09 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US7894265B2 (en) 2007-10-05 2011-02-22 Samsung Electronics Co., Ltd. Non-volatile memory device and operation method of the same
US8035151B2 (en) 2008-03-17 2011-10-11 Samsung Electronics Co., Ltd. Semiconductor device capable of suppressing short channel effect and method of fabricating the same
DE102011087102A1 (de) 2010-11-25 2012-06-06 Samsung Electronics Co., Ltd. Verfahren zum Lesen von Speicherzellen, nichtflüchtiges Speicherelement, elektronisches Gerät, Speicherkarte und Datenspeichervorrichtung
DE102011056776A1 (de) 2010-12-23 2012-06-28 Samsung Electronics Co., Ltd. Flashspeichervorrichtung und Speichersystem mit derselben
US8582360B2 (en) 2010-03-29 2013-11-12 Samsung Electronics Co., Ltd. Read method for nonvolatile memory device, and data storage system using the same
US8630124B2 (en) 2010-03-09 2014-01-14 Samsung Electronics Co., Ltd. Nonvolatile memory devices having memory cell arrays with unequal-sized memory cells and methods of operating same
US8635512B2 (en) 2010-05-18 2014-01-21 Samsung Electronics Co., Ltd. Memory system with page-based iterative decoding structure and page-based iterative decoding method thereof
US8653578B2 (en) 2008-09-24 2014-02-18 Samsung Electronics Co., Ltd. Semiconductor device comprising string structures formed on active region
US8743604B2 (en) 2010-02-08 2014-06-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices having improved read reliability
US8812933B2 (en) 2011-11-04 2014-08-19 Samsung Electronics Co., Ltd. Memory system and operating method thereof
US8817540B2 (en) 2011-12-26 2014-08-26 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
US8995189B2 (en) 2010-02-19 2015-03-31 Samsung Electronics Co., Ltd. Method and apparatus for managing open blocks in nonvolatile memory device
US9007827B2 (en) 2012-10-31 2015-04-14 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of programming nonvolatile memory device
US9026749B2 (en) 2011-06-14 2015-05-05 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and on-chip buffer program method thereof
US9355027B2 (en) 2013-02-04 2016-05-31 Samsung Electronics Co., Ltd. Zone-based defragmentation methods and user devices using the same
US9368223B2 (en) 2012-10-05 2016-06-14 Samsung Electronics Co., Ltd. Memory system and read reclaim method thereof
US9564241B2 (en) 2013-12-04 2017-02-07 Samsung Electronics Co., Ltd. Memory system and user device including the same
US9837163B2 (en) 2013-12-24 2017-12-05 Samsung Electronics Co., Ltd. Methods for managing operations in nonvolatile memory device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856701B1 (ko) * 2006-12-04 2008-09-04 경북대학교 산학협력단 고집적 플래시 메모리 셀 스트링，셀 소자，및 그 제조방법
KR101489885B1 (ko) * 2007-11-21 2015-02-06 삼성전자주식회사 개선된 신뢰성을 갖는 트랩형 비휘발성 메모리 장치 및 그동작 방법
KR101408782B1 (ko) * 2008-02-15 2014-06-19 삼성전자주식회사 반도체 소자 제조 방법
KR20090126077A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 메모리 반도체 장치 및 그 제조 방법
DE102009023789A1 (de) 2008-06-11 2009-12-31 Samsung Electronics Co., Ltd., Suwon Speichervorrichtungen mit vertikalen Säulen und Verfahren zum Herstellen und Betreiben derselben
KR101539697B1 (ko) 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
KR20110055178A (ko) * 2009-11-19 2011-05-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
US8958244B2 (en) 2012-10-16 2015-02-17 Conversant Intellectual Property Management Inc. Split block decoder for a nonvolatile memory device
US9704580B2 (en) 2012-10-22 2017-07-11 Conversant Intellectual Property Management Inc. Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices
US9030879B2 (en) * 2012-11-15 2015-05-12 Conversant Intellectual Property Management Incorporated Method and system for programming non-volatile memory with junctionless cells
US10403766B2 (en) 2012-12-04 2019-09-03 Conversant Intellectual Property Management Inc. NAND flash memory with vertical cell stack structure and method for manufacturing same
US9007834B2 (en) 2013-01-10 2015-04-14 Conversant Intellectual Property Management Inc. Nonvolatile memory with split substrate select gates and hierarchical bitline configuration
US9202931B2 (en) 2013-03-14 2015-12-01 Conversant Intellectual Property Management Inc. Structure and method for manufacture of memory device with thin silicon body
US9025382B2 (en) 2013-03-14 2015-05-05 Conversant Intellectual Property Management Inc. Lithography-friendly local read circuit for NAND flash memory devices and manufacturing method thereof
US9214235B2 (en) 2013-04-16 2015-12-15 Conversant Intellectual Property Management Inc. U-shaped common-body type cell string
US9252148B2 (en) * 2014-01-22 2016-02-02 Micron Technology, Inc. Methods and apparatuses with vertical strings of memory cells and support circuitry
US11869590B2 (en) * 2021-08-27 2024-01-09 Micron Technology, Inc. Memory devices including gate leakage transistors
CN115020415B (zh) * 2022-07-13 2025-07-08 湖南融创微电子有限公司 一种nvm存储单元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980029590A (ko) * 1996-10-26 1998-07-25 김광호 플래시 낸드형 불휘발성 반도체 메모리 장치
US6794707B1 (en) 2002-02-05 2004-09-21 Pericom Semiconductor Corp. Variable capacitor using MOS gated diode with multiple segments to limit DC current
WO2005008782A1 (en) 2003-07-07 2005-01-27 Micron Technology, Inc. Pixel with strained silicon layer for improving carrier mobility and blue response in imagers
KR20050106940A (ko) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 반도체 소자의 정전기 보호회로

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433343A (en) * 1981-12-22 1984-02-21 Levine Michael A Extrinsic infrared detector with dopant site charge-neutralization
US4706251A (en) * 1985-03-18 1987-11-10 Arthur D. Little, Inc. Voltage tunable coherent light source
JPH1093083A (ja) 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
TW421962B (en) * 1997-09-29 2001-02-11 Canon Kk Image sensing device using mos type image sensing elements
JPH11224940A (ja) 1997-12-05 1999-08-17 Sony Corp 不揮発性半導体記憶装置及びその書き込み方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
US6850441B2 (en) * 2002-01-18 2005-02-01 Sandisk Corporation Noise reduction technique for transistors and small devices utilizing an episodic agitation
KR100470722B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 반도체 장치의 콘택홀 형성방법
US6858506B2 (en) * 2002-08-08 2005-02-22 Macronix International Co., Ltd. Method for fabricating locally strained channel
US20040206951A1 (en) * 2003-04-18 2004-10-21 Mirabedini Mohammad R. Ion implantation in channel region of CMOS device for enhanced carrier mobility
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7138292B2 (en) * 2003-09-10 2006-11-21 Lsi Logic Corporation Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
JP4005962B2 (ja) 2003-09-22 2007-11-14 株式会社東芝 不揮発性半導体記憶装置
JP2005223234A (ja) 2004-02-09 2005-08-18 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
KR100672998B1 (ko) * 2005-02-14 2007-01-24 삼성전자주식회사 불휘발성 메모리 소자, 그 구동 방법 및 형성 방법
US7585724B2 (en) * 2005-05-10 2009-09-08 Elite Semiconductor Memory Technology, Inc. FLASH memory device and method of manufacture
US7416940B1 (en) * 2006-05-03 2008-08-26 Spansion Llc Methods for fabricating flash memory devices
KR101226974B1 (ko) * 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
US7638843B2 (en) * 2006-05-05 2009-12-29 Texas Instruments Incorporated Integrating high performance and low power multi-gate devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980029590A (ko) * 1996-10-26 1998-07-25 김광호 플래시 낸드형 불휘발성 반도체 메모리 장치
US6794707B1 (en) 2002-02-05 2004-09-21 Pericom Semiconductor Corp. Variable capacitor using MOS gated diode with multiple segments to limit DC current
WO2005008782A1 (en) 2003-07-07 2005-01-27 Micron Technology, Inc. Pixel with strained silicon layer for improving carrier mobility and blue response in imagers
KR20050106940A (ko) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 반도체 소자의 정전기 보호회로

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675779B2 (en) 2007-04-19 2010-03-09 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US7894265B2 (en) 2007-10-05 2011-02-22 Samsung Electronics Co., Ltd. Non-volatile memory device and operation method of the same
US8035151B2 (en) 2008-03-17 2011-10-11 Samsung Electronics Co., Ltd. Semiconductor device capable of suppressing short channel effect and method of fabricating the same
US8319268B2 (en) 2008-03-17 2012-11-27 Samsung Electronics Co., Ltd. Semiconductor device capable of suppressing short channel effect
US8653578B2 (en) 2008-09-24 2014-02-18 Samsung Electronics Co., Ltd. Semiconductor device comprising string structures formed on active region
US8743604B2 (en) 2010-02-08 2014-06-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices having improved read reliability
US8995189B2 (en) 2010-02-19 2015-03-31 Samsung Electronics Co., Ltd. Method and apparatus for managing open blocks in nonvolatile memory device
US8630124B2 (en) 2010-03-09 2014-01-14 Samsung Electronics Co., Ltd. Nonvolatile memory devices having memory cell arrays with unequal-sized memory cells and methods of operating same
US8582360B2 (en) 2010-03-29 2013-11-12 Samsung Electronics Co., Ltd. Read method for nonvolatile memory device, and data storage system using the same
US9159440B2 (en) 2010-03-29 2015-10-13 Samsung Electronics Co., Ltd. Read method for nonvolatile memory device, and data storage system using the same
US8635512B2 (en) 2010-05-18 2014-01-21 Samsung Electronics Co., Ltd. Memory system with page-based iterative decoding structure and page-based iterative decoding method thereof
DE102011087102A1 (de) 2010-11-25 2012-06-06 Samsung Electronics Co., Ltd. Verfahren zum Lesen von Speicherzellen, nichtflüchtiges Speicherelement, elektronisches Gerät, Speicherkarte und Datenspeichervorrichtung
DE102011056776A1 (de) 2010-12-23 2012-06-28 Samsung Electronics Co., Ltd. Flashspeichervorrichtung und Speichersystem mit derselben
US9026749B2 (en) 2011-06-14 2015-05-05 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and on-chip buffer program method thereof
US8812933B2 (en) 2011-11-04 2014-08-19 Samsung Electronics Co., Ltd. Memory system and operating method thereof
US8817540B2 (en) 2011-12-26 2014-08-26 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
US9368223B2 (en) 2012-10-05 2016-06-14 Samsung Electronics Co., Ltd. Memory system and read reclaim method thereof
US9431117B2 (en) 2012-10-05 2016-08-30 Samsung Electronics Co., Ltd. Memory system and read reclaim method thereof
US9672104B2 (en) 2012-10-05 2017-06-06 Samsung Electronics Co., Ltd. Memory system and read reclaim method thereof
US9007827B2 (en) 2012-10-31 2015-04-14 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of programming nonvolatile memory device
US9183938B2 (en) 2012-10-31 2015-11-10 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of programming nonvolatile memory device
US9355027B2 (en) 2013-02-04 2016-05-31 Samsung Electronics Co., Ltd. Zone-based defragmentation methods and user devices using the same
US9564241B2 (en) 2013-12-04 2017-02-07 Samsung Electronics Co., Ltd. Memory system and user device including the same
US9837163B2 (en) 2013-12-24 2017-12-05 Samsung Electronics Co., Ltd. Methods for managing operations in nonvolatile memory device

Also Published As

Publication number Publication date
US8259503B2 (en) 2012-09-04
JP2007173822A (ja) 2007-07-05
CN1988178B (zh) 2010-05-26
CN1988178A (zh) 2007-06-27
US20100065894A1 (en) 2010-03-18
US8036031B2 (en) 2011-10-11
US7623366B2 (en) 2009-11-24
US20070205445A1 (en) 2007-09-06
US20110280066A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
KR100673020B1 (ko) 전계효과 소오스/드레인 영역을 가지는 반도체 장치
JP4586219B2 (ja) 不揮発性半導体記憶装置の消去方法
JP4899241B2 (ja) 不揮発性半導体記憶装置およびその動作方法
KR100876082B1 (ko) 메모리 소자 및 그 형성 방법
JP4412881B2 (ja) ２ビット作動の２トランジスタを備えた不揮発性メモリ素子およびその製造方法
US8860124B2 (en) Depletion-mode charge-trapping flash device
US7982260B2 (en) Semiconductor memory device
KR100824401B1 (ko) 낸드 플래시 메모리의 셀 어레이 구조
US9847343B2 (en) Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same
KR101430415B1 (ko) 게이트 다이오드 구조를 갖는 메모리 셀 스트링 및 이를 이용한 메모리 어레이
US6301155B1 (en) Non-volatile semiconductor memory device and method of reading same
JP2008160113A (ja) 不揮発性メモリ素子及びその動作方法
KR101825672B1 (ko) 비휘발성 메모리 장치
JP2008166759A (ja) 不揮発性メモリ素子及びその製造方法
US7683421B2 (en) NAND-type flash memory devices including selection transistors with an anti-punchthrough impurity region and methods of fabricating the same
KR101287364B1 (ko) 단순화된 비휘발성 메모리 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이
US20090268525A1 (en) Nonvolatile semiconductor memory device
KR100735929B1 (ko) 낸드형 플래시 메모리 어레이 및 그 동작 방법
US8384149B2 (en) Memory cell having a shared programming gate
JP4061985B2 (ja) 不揮発性半導体記憶装置
US8809147B2 (en) Dual conducting floating spacer metal oxide semiconductor field effect transistor (DCFS MOSFET) and method to fabricate the same
KR100697294B1 (ko) 트랜지스터 및 상기 트랜지스터가 구비된 비휘발성 기억장치
JP2006310564A (ja) 不揮発性半導体記憶装置およびその製造方法
JP5502314B2 (ja) Ｅｅｐｒｏｍ
US20050230737A1 (en) Method for using drain coupling to suppress the second bit effect of localized split floating gate devices

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051220

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061110

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100114

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110103

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111229

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140103

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160104

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20191027