[go: up one dir, main page]

KR100672693B1 - Manufacturing Method of CMOS Image Sensor - Google Patents

Manufacturing Method of CMOS Image Sensor Download PDF

Info

Publication number
KR100672693B1
KR100672693B1 KR1020040100996A KR20040100996A KR100672693B1 KR 100672693 B1 KR100672693 B1 KR 100672693B1 KR 1020040100996 A KR1020040100996 A KR 1020040100996A KR 20040100996 A KR20040100996 A KR 20040100996A KR 100672693 B1 KR100672693 B1 KR 100672693B1
Authority
KR
South Korea
Prior art keywords
forming
pad
metal pad
image sensor
color filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040100996A
Other languages
Korean (ko)
Other versions
KR20060062233A (en
Inventor
한창훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040100996A priority Critical patent/KR100672693B1/en
Publication of KR20060062233A publication Critical patent/KR20060062233A/en
Application granted granted Critical
Publication of KR100672693B1 publication Critical patent/KR100672693B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/811Interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/805Coatings
    • H10P74/273

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 패드 프로빙(Pad probing) 시 발생하는 금속 패드 입자(metal pad particle) 발생을 감소시켜 수광 특성을 향상시킨 씨모스 이미지 센서의 제조 방법에 관한 것으로, 액티브 영역과 패드 영역으로 구분되는 기판상의 패드 영역에 금속 패드를 형성하는 단계, 상기 금속 패드를 포함한 기판 전면에 보호막을 형성하는 단계, 상기 금속 패드 상부의 보호막을 표면으로부터 소정두께만큼 선택적으로 제거하여 예비 패드 오픈부를 형성하는 단계, 상기 기판의 액티브 영역상에 제 1 평탄화층을 형성하는 단계, 상기 제 1 평탄화층위에 R,G,B 칼라 필터층을 형성하는 단계, 상기 R,G,B 칼라 필터층을 포함한 기판의 액티브 영역상에 제 2 평탄화층을 형성하는 단계, 상기 제 2 평탄화층위에 상기 R,G,B 칼라 필터층과 대응되게 마이크로 렌즈를 형성하는 단계, 그리고 상기 패드 영역에 잔류하는 보호막을 제거하여 패드 오픈부를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a CMOS image sensor that improves light receiving characteristics by reducing the generation of metal pad particles generated during pad probing. Forming a metal pad in a pad region, forming a protective film on the entire surface of the substrate including the metal pad, selectively removing the protective film on the metal pad from the surface by a predetermined thickness to form a preliminary pad opening, the substrate Forming a first planarization layer on an active region of the substrate, forming an R, G, B color filter layer on the first planarization layer, and forming a second planarization layer on the active region of the substrate including the R, G, and B color filter layers. Forming a planarization layer, forming a microlens on the second planarization layer to correspond to the R, G, and B color filter layers, and It characterized by yirueojim including the step of forming by removing the protective film that remains on the pad region group pad opening portion.

CMOS 이미지 센서, 금속 패드, 마이크로 렌즈, 프로빙 테스트 CMOS image sensor, metal pad, micro lens, probing test

Description

씨모스 이미지 센서의 제조 방법{Method for fabricating an COMS image sensor}Method for fabricating an COMS image sensor

도 1은 일반적인 씨모스 이미지 센서의 1 화소의 등가회로도1 is an equivalent circuit diagram of one pixel of a general CMOS image sensor

도 2는 일반적인 씨모스 이미지 센서의 1 화소의 레이아웃도2 is a layout view of one pixel of a general CMOS image sensor

도 3a 내지 도 3e는 종래의 CMOS 이미지 센서의 각 신호라인 및 그 이후의 공정 에 대한 단면도3A-3E are cross-sectional views of each signal line and subsequent processes of a conventional CMOS image sensor.

도 4a 내지 4e는 본 발명의 제 1 실시예에 따른 CMOS 이미지 센서의 신호라인 및 그 이후의 공정에 대한 단면도4A to 4E are cross-sectional views of signal lines and subsequent processes of the CMOS image sensor according to the first embodiment of the present invention;

도면의 주요 부분에 대한 설명Description of the main parts of the drawing

200 : 반도체 기판 201 : 절연막200 semiconductor substrate 201 insulating film

202 : 금속 패드 203 : 보호막202: metal pad 203: protective film

204 : 감광막 205 : 패드 오픈부204: photosensitive film 205: pad opening portion

206, 210 : 제 1, 제 2 평탄화층 207, 208, 209 : 칼라 필터층206 and 210: first and second planarization layers 207, 208 and 209 color filter layers

211 : 마이크로 렌즈211: microlens

본 발명은 CMOS 이미지 센서의 제조방법에 관한 것으로서, 특히 패드 프로빙(Pad probing) 시 발생하는 금속 패드 입자(metal pad particle) 발생을 감소시켜 수광 특성을 향상시키도록 한 씨모스 이미지 센서의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a CMOS image sensor, and more particularly, to a method for manufacturing a CMOS image sensor, in which metal pad particles generated during pad probing are reduced to improve light reception characteristics. It is about.

일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and is generally a charge coupled device (CCD) and CMOS metal (Complementary Metal Oxide Silicon) image. It is divided into Image Sensor.

상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다. In the charge coupled device (CCD), a plurality of photo diodes (PDs) for converting a signal of light into an electrical signal are arranged in a matrix form, and the photo diodes in each vertical direction arranged in the matrix form. A plurality of vertical charge coupled device (VCCD) formed between the plurality of vertical charge coupled devices (VCCD) for vertically transferring charges generated in each photodiode, and horizontally transferring charges transferred by the respective vertical charge transfer regions; A horizontal charge coupled device (HCCD) for transmitting to the sensor and a sense amplifier (Sense Amplifier) for outputting an electrical signal by sensing the charge transmitted in the horizontal direction.

그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.However, such a CCD has a disadvantage in that the manufacturing method is complicated because the driving method is complicated, the power consumption is large, and the multi-step photo process is required. In addition, the charge coupling device has a disadvantage in that it is difficult to integrate a control circuit, a signal processing circuit, an analog / digital converter (A / D converter), and the like into a charge coupling device chip, which makes it difficult to miniaturize a product.

최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.Recently, CMOS image sensors have attracted attention as next generation image sensors for overcoming the disadvantages of the charge coupled device. The CMOS image sensor uses CMOS technology that uses a control circuit, a signal processing circuit, and the like as peripheral circuits to form MOS transistors corresponding to the number of unit pixels on a semiconductor substrate, thereby forming the MOS transistors of each unit pixel. The device adopts a switching method that sequentially detects output. That is, the CMOS image sensor implements an image by sequentially detecting an electrical signal of each unit pixel by a switching method by forming a photodiode and a MOS transistor in the unit pixel.

상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.The CMOS image sensor has advantages, such as a low power consumption, a simple manufacturing process according to a few photoprocess steps, by using CMOS manufacturing technology. In addition, since the CMOS image sensor can integrate a control circuit, a signal processing circuit, an analog / digital conversion circuit, and the like into the CMOS image sensor chip, the CMOS image sensor has an advantage of easy miniaturization. Therefore, the CMOS image sensor is currently widely used in various application parts such as a digital still camera, a digital video camera, and the like.

한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 등가회로 및 레이아웃(lay-out)을 살펴보면 다음과 같다. On the other hand, CMOS image sensors are classified into 3T type, 4T type, and 5T type according to the number of transistors. The 3T type consists of one photodiode and three transistors, and the 4T type consists of one photodiode and four transistors. An equivalent circuit and layout of the unit pixels of the 3T-type CMOS image sensor will be described as follows.

도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.FIG. 1 is an equivalent circuit diagram of a general 3T CMOS image sensor, and FIG. 2 is a layout diagram illustrating unit pixels of a general 3T CMOS image sensor.

일반적인 3T형 씨모스 이미지 센서의 단위 화소는, 도 1에 도시된 바와 같이, 1개의 포토다이오드(PD; Photo Diode)와 3개의 nMOS 트랜지스터(T1, T2, T3)로 구성된다. 상기 포토다이오드(PD)의 캐소드는 제 1 nMOS 트랜지스터(T1)의 드레인 및 제 2 nMOS 트랜지스터(T2)의 게이트에 접속되어 있다. 그리고, 상기 제 1, 제 2 nMOS 트랜지스터(T1, T2)의 소오스는 모두 기준 전압(VR)이 공급되는 전원선에 접속되어 있고, 제 1 nMOS 트랜지스터(T1)의 게이트는 리셋신호(RST)가 공급되는 리셋선에 접속되어 있다. 또한, 제 3 nMOS 트랜지스터(T3)의 소오스는 상기 제 2 nMOS 트랜지스터의 드레인에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 드레인은 신호선을 통하여 판독회로(도면에는 도시되지 않음)에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 게이트는 선택 신호(SLCT)가 공급되는 열 선택선에 접속되어 있다. 따라서, 상기 제 1 nMOS 트랜지스터(T1)는 리셋 트랜지스터(Rx)로 칭하고, 제 2 nMOS 트랜지스터(T2)는 드라이브 트랜지스터(Dx), 제 3 nMOS 트랜지스터(T3)는 선택 트랜지스터(Sx)로 칭한다.As shown in FIG. 1, a unit pixel of a general 3T CMOS image sensor includes one photodiode (PD) and three nMOS transistors T1, T2, and T3. The cathode of the photodiode PD is connected to the drain of the first nMOS transistor T1 and the gate of the second nMOS transistor T2. The sources of the first and second nMOS transistors T1 and T2 are all connected to a power supply line supplied with a reference voltage VR, and the gate of the first nMOS transistor T1 has a reset signal RST. It is connected to the reset line supplied. Further, the source of the third nMOS transistor T3 is connected to the drain of the second nMOS transistor, the drain of the third nMOS transistor T3 is connected to a read circuit (not shown in the drawing) via a signal line, The gate of the third nMOS transistor T3 is connected to a column select line to which a selection signal SLCT is supplied. Accordingly, the first nMOS transistor T1 is referred to as a reset transistor Rx, the second nMOS transistor T2 is referred to as a drive transistor Dx, and the third nMOS transistor T3 is referred to as a selection transistor Sx.

일반적인 3T형 CMOS 이미지 센서의 단위 화소는, 도 2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다. 즉 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드 라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다. 여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다. 따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.As shown in FIG. 2, in the unit pixel of a general 3T CMOS image sensor, an active region 10 is defined so that one photodiode 20 is formed in a wide portion of the active region 10. Gate electrodes 120, 130, and 140 of three transistors that overlap each other in the active region 10 of the remaining portion are formed. That is, the reset transistor Rx is formed by the gate electrode 120, the drive transistor Dx is formed by the gate electrode 130, and the selection transistor Sx is formed by the gate electrode 140. Is formed. Here, impurity ions are implanted into the active region 10 of each transistor except for lower portions of the gate electrodes 120, 130, and 140 to form source / drain regions of each transistor. Therefore, a power supply voltage Vdd is applied to a source / drain region between the reset transistor Rx and the drive transistor Dx, and a source / drain region on one side of the select transistor Sx is shown in a read circuit (not shown). Not used).

상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비하여 외부의 구동회로에 연결된다.Although not illustrated in the drawings, the gate electrodes 120, 130, and 140 described above are connected to respective signal lines, and each of the signal lines has a pad at one end thereof and is connected to an external driving circuit.

이와 같이 패드를 구비한 각 신호 라인과 이 후에 진행되는 공정들에 대하여 설명하면 다음과 같다.As described above, each signal line including the pad and the processes proceeding thereafter are described below.

도 3a 내지 3e는 종래의 CMOS 이미지 센서의 각 신호라인 및 그 이후의 공정 단면도이다.3A-3E are cross-sectional views of each signal line and subsequent process of a conventional CMOS image sensor.

먼저, 도 3a에 도시한 바와 같이, 반도체 기판(100)에 게이트 절연막 또는 층간 절연막 등의 절연막(101)(예를 들면 산화막)을 형성하고, 상기 절연막(101)위에 각 신호 라인의 금속 패드(102)를 형성한다. 이 때, 상기 금속 패드(102)는 상기 도 2에서 설명한 바와 같은 각 게이트 전극(120, 130, 140)과 동일 물질로 동일 층에 형성될 수 있고, 별도의 콘택을 통해 다른 물질로 형성될 수 있으며, 대부분 알루미늄(Al)으로 형성된다. 그리고, 상기 금속 패드(102)를 포함한 상기 절연막 (101) 전면에 보호막(103)을 형성한다. 여기서 상기 보호막(103)은 산화막 또는 질화막 등으로 형성한다.First, as shown in FIG. 3A, an insulating film 101 (for example, an oxide film) such as a gate insulating film or an interlayer insulating film is formed on the semiconductor substrate 100, and the metal pads of the signal lines of the respective signal lines are formed on the insulating film 101. 102). In this case, the metal pad 102 may be formed on the same layer as the same material as each of the gate electrodes 120, 130, and 140 as described with reference to FIG. 2, and may be formed of a different material through separate contacts. It is mostly formed of aluminum (Al). A protective film 103 is formed on the entire surface of the insulating film 101 including the metal pad 102. The protective film 103 is formed of an oxide film or a nitride film.

도 3b에 도시한 바와 같이, 상기 보호막(103)위에 감광막(104)을 도포하고, 노광 및 현상하여 상기 금속 패드(102) 상측 부분이 노출되도록 패터닝한다. 그리고, 상기 패터닝된 감광막(104)을 마스크로 이용하여 상기 보호막(103)을 선택적으로 식각하여 상기 금속 패드(102)에 오픈부(105)를 형성한다.As shown in FIG. 3B, a photosensitive film 104 is coated on the protective film 103, exposed and developed to pattern the upper portion of the metal pad 102. The protective layer 103 is selectively etched using the patterned photoresist 104 as a mask to form an open portion 105 in the metal pad 102.

도 3c에 도시한 바와 같이, 상기 감광막(104)을 제거하고, 상기 보호막(103) 전면에 제 1 평탄화층(106)을 증착하고 마스크를 이용한 사진 식각 공정을 이용하여 상기 금속 패드 부분을 제외한 부분에만 남도록 한다. 그리고, 각 포토다이오드 영역(도면에는 도시되지 않음)에 상응하는 상기 제 1 평탄화층(106)위에 차례로 청색 칼라 필터층(107), 녹색 칼라 필터층(108) 및 적색 칼라 필터층(109)을 형성한다. 여기서, 상기 각 칼라 필터층 형성 방법은, 해당 칼라 레지스트를 도포하고 별도의 마스크를 이용한 사진 식각 공정으로 각 칼라 필터층을 형성한다.As shown in FIG. 3C, the photoresist layer 104 is removed, the first planarization layer 106 is deposited on the passivation layer 103, and the portion except for the metal pad portion is formed by using a photolithography process using a mask. Only remain. A blue color filter layer 107, a green color filter layer 108, and a red color filter layer 109 are sequentially formed on the first planarization layer 106 corresponding to each photodiode region (not shown in the figure). Here, each of the color filter layer forming methods may apply the color resist and form each color filter layer by a photolithography process using a separate mask.

도 3d에 도시한 바와 같이, 상기 각 칼라 필터층(107, 108, 109)을 포함한 기판 전면에 제 2 평탄화층(111)을 형성하고 마스크를 이용한 사진 식각 공정으로 상기 금속 패드 부분을 제외한 영역에만 남도록 한다.As shown in FIG. 3D, the second planarization layer 111 is formed on the entire surface of the substrate including the color filter layers 107, 108, and 109, and the photo-etching process using a mask remains only in an area except the metal pad portion. do.

도 3e에 도시한 바와 같이, 상기 제 2 평탄화층(111) 상의 각 칼라 필터층(107, 108, 109)에 대응하여 마이크로 렌즈(112)를 형성한다. As shown in FIG. 3E, the microlenses 112 are formed corresponding to the color filter layers 107, 108, and 109 on the second planarization layer 111.

그리고, 이와 같이 제조된 CMOS 이미지 센서의 각 금속 패드(102)의 프로브 테스트(probe test)하여 접촉저항을 체크한 후, 이상이 없으면 외부 구동회로와 상 기 금속 패드를 전기적으로 연결시킨다.Then, after checking the contact resistance by a probe test of each metal pad 102 of the CMOS image sensor manufactured as described above, if there is no abnormality, the external driving circuit and the metal pad are electrically connected.

그러나, 상기와 같은 종래의 CMOS 이미지 센서의 제조방법에 있어서는 다음과 같은 문제점이 있었다.However, in the conventional method of manufacturing a CMOS image sensor as described above has the following problems.

첫째, 상기 금속 패드에 오픈부를 형성한 후, 상기 제 1 평탄화층 형성, 각 칼라 필터층 형성, 제 2 평탄화층 형성 및 마이크로 렌즈 형성 등의 공정이 진행된다. 따라서, 상기 금속 패드가 노출된 상태에서 상기 각 후속 공정이 진행되므로, 상기 후속 공정으로 인해 상기 금속 패드가 TMAH 계열의 알카리(alkali) 용액에 의해 데미지를 받아 경질(hard)의 알루미늄으로 변형되어 접촉 저항이 커지게 되고, 이로 인해 프로브 테스트 시 불량(fail) 발생률이 증가하게 된다.First, after the open part is formed in the metal pad, the first flattening layer formation, each color filter layer formation, the second flattening layer formation, and the microlens formation are performed. Therefore, since each subsequent process is performed while the metal pad is exposed, the metal pad is damaged by an alkali solution of TMAH series and deformed into hard aluminum due to the subsequent process. The resistance increases, which increases the failure rate during probe testing.

또한, 프로브 테스트 시, 접촉 저항을 줄이기 위해 금속 패드 표면을 깎아내는 딥 프로빙(deep probing)을 실시하기도 하는데, 이 경우 상기 금속 패드 입자(particle)가 다량 발생하여 상기 입자들이 포토다이오드 기능을 마비시켜 수율을 저하시키게 된다. In addition, during the probe test, deep probing may be performed to scrape the surface of the metal pad to reduce contact resistance. In this case, a large amount of particles of the metal pad may be generated, causing the particles to paralyze the photodiode function. The yield will be reduced.

종래에서, 상기 마이크로 렌즈까지 형성한 후, 상기 금속 패드 오픈부를 형성할 수 있으나, 상기 칼라 필터층이 감광성 물질로 형성되기 때문에 마이크로 렌즈를 형성한 후 사진식각 공정을 이용하여 상기 금속 패드 오픈부를 형성하면 상기 칼라 필터층에 손상을 주기 때문에 상기 마이크로 렌즈까지 형성한 후 상기 금속 패드 오픈부 형성이 불가능하다.In the related art, the metal pad open part may be formed after the microlens is formed, but since the color filter layer is formed of a photosensitive material, the metal pad open part may be formed using a photolithography process after forming the micro lens. Since the color filter layer is damaged, the metal pad opening may not be formed after the microlens is formed.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 금속 패드가 오프되 지 않도록 보호막의 식각량을 조절하여 보호막의 표면으로부터 소정두께만큼만 제거한 후, 후 공정으로부터 금속 패드를 보호함으로써 접촉 저항을 감소시키고 나아가 수율을 향상시킬 수 있도록 한 씨모스(CMOS) 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems, by adjusting the amount of etching of the protective film so that the metal pad is not turned off to remove only a predetermined thickness from the surface of the protective film, to reduce the contact resistance by protecting the metal pad from the post-process Furthermore, it is an object of the present invention to provide a method for manufacturing a CMOS image sensor capable of improving yield.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 씨모스 이미지 센서의 제조방법은, 액티브 영역과 패드 영역으로 구분되는 기판상의 패드 영역에 금속 패드를 형성하는 단계, 상기 금속 패드를 포함한 기판 전면에 보호막을 형성하는 단계, 상기 금속 패드 상부의 보호막을 표면으로부터 소정두께만큼 선택적으로 제거하여 예비 패드 오픈부를 형성하는 단계, 상기 기판의 액티브 영역상에 제 1 평탄화층을 형성하는 단계, 상기 제 1 평탄화층위에 R,G,B 칼라 필터층을 형성하는 단계, 상기 R,G,B 칼라 필터층을 포함한 기판의 액티브 영역상에 제 2 평탄화층을 형성하는 단계, 상기 제 2 평탄화층위에 상기 R,G,B 칼라 필터층과 대응되게 마이크로 렌즈를 형성하는 단계, 그리고 상기 패드 영역에 잔류하는 보호막을 제거하여 패드 오픈부를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.Method for manufacturing a CMOS image sensor according to the present invention for achieving the above object, forming a metal pad in a pad region on the substrate divided into an active region and a pad region, a protective film on the front surface of the substrate including the metal pad Forming a preliminary pad opening by selectively removing a passivation layer on the upper surface of the metal pad by a predetermined thickness from the surface; forming a first planarization layer on an active region of the substrate; Forming an R, G, B color filter layer thereon; forming a second planarization layer on an active region of the substrate including the R, G, B color filter layer; and forming the R, G, B color filter layer on the second planarization layer Forming a microlens corresponding to the color filter layer, and forming a pad opening by removing a protective film remaining in the pad region. Characterized by the yirueojim hereinafter.

상기와 같은 특징을 갖는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Referring to the accompanying drawings, a method of manufacturing a CMOS image sensor according to the present invention having the features as described above in more detail as follows.

도 4a 내지 도 4e는 본 발명의 제 1 실시예에 따른 CMOS 이미지 센서의 공정 단면도이다.4A to 4E are cross-sectional views of a CMOS image sensor according to a first embodiment of the present invention.

먼저, 도 4a에 도시한 바와 같이, 반도체 기판(200)에 게이트 절연막 또는 층간 절연막 등의 절연막(201)을 형성하고, 상기 절연막(201)위에 각 신호 라인의 금속 패드(202)를 형성한다. 이 때, 상기 금속 패드(202)는 상기 도 2에서 설명한 바와 같은 각 게이트 전극(120, 130, 140)과 동일 물질로 동일 층에 형성될 수 있고, 별도의 콘택을 통해 다른 물질로 형성될 수 있으며, 대부분 알루미늄(Al)으로 형성된다. 그리고, 상기 금속 패드(202)를 포함한 상기 절연막(201) 전면에 보호막(203)을 형성한다. 여기서 상기 보호막(203)은 산화막 또는 질화막 등으로 형성한다.First, as shown in FIG. 4A, an insulating film 201 such as a gate insulating film or an interlayer insulating film is formed on the semiconductor substrate 200, and metal pads 202 of each signal line are formed on the insulating film 201. In this case, the metal pad 202 may be formed on the same layer as the same material as each of the gate electrodes 120, 130, and 140 as described with reference to FIG. 2, and may be formed of a different material through a separate contact. It is mostly formed of aluminum (Al). A protective film 203 is formed on the entire surface of the insulating film 201 including the metal pad 202. The protective film 203 is formed of an oxide film or a nitride film.

도 4b에 도시한 바와 같이, 상기 보호막(203)위에 감광막(204)을 형성하고, 노광 및 현상하여 상기 금속 패드(202) 상측 부분이 노출되도록 선택적으로 패터닝한다. As shown in FIG. 4B, a photosensitive film 204 is formed on the passivation film 203, and is exposed and developed to selectively pattern the upper portion of the metal pad 202.

이어, 상기 패터닝된 감광막(204)을 마스크로 이용하여 상기 보호막(203)을 표면으로부터 소정두께만큼만 선택적으로 식각하여 상기 금속 패드(202)에 예비 패드 오픈부(205a)를 형성한다.Subsequently, the passivation layer 203 is selectively etched only a predetermined thickness from the surface by using the patterned photoresist 204 as a mask to form a preliminary pad opening 205a in the metal pad 202.

도 4c에 도시한 바와 같이, 상기 감광막(204)을 제거하고, 상기 반도체 기판(200)의 전면에 제 1 평탄화층(206)을 증착하고, 마스크를 이용한 사진 식각 공정을 이용하여 상기 금속 패드 부분을 제외한 부분에만 남도록 한다. As shown in FIG. 4C, the photoresist layer 204 is removed, the first planarization layer 206 is deposited on the entire surface of the semiconductor substrate 200, and the metal pad portion is formed using a photolithography process using a mask. Only remain in areas except for.

그리고, 각 포토다이오드 영역(도면에는 도시되지 않음)에 상응하는 상기 제 1 평탄화층(206)위에 차례로 청색 칼라 필터층(207), 녹색 칼라 필터층(208) 및 적색 칼라 필터층(209)을 형성한다. 여기서, 상기 각 칼라 필터층 형성 방법은, 해당 감광성 물질을 도포하고 별도의 마스크를 이용한 사진 식각 공정으로 각 칼라 필터 층을 형성한다.A blue color filter layer 207, a green color filter layer 208, and a red color filter layer 209 are sequentially formed on the first planarization layer 206 corresponding to each photodiode region (not shown in the figure). Here, in each of the color filter layer forming methods, each color filter layer is formed by applying a photosensitive material and performing a photolithography process using a separate mask.

도 4d에 도시한 바와 같이, 상기 각 칼라 필터층(207, 208, 209)을 포함한 기판 전면에 제 2 평탄화층(210)을 형성하고 마스크를 이용한 사진 식각 공정으로 상기 금속 패드 부분을 제외한 영역에만 남도록 한다.As shown in FIG. 4D, the second planarization layer 210 is formed on the entire surface of the substrate including the color filter layers 207, 208, and 209, and the photo-etching process using a mask remains only in the region except the metal pad portion. do.

도 4e에 도시한 바와 같이, 상기 제 2 평탄화층(210)상에 유전체 물질을 증착하고 사진 식각 공정으로 상기 유전체 물질을 선택적으로 제거하여 상의 각 칼라 필터층(207, 208, 209)에 대응하여 마이크로 렌즈(211)를 형성한다. As shown in FIG. 4E, a dielectric material is deposited on the second planarization layer 210 and selectively removed from the dielectric material by a photolithography process to correspond to each color filter layer 207, 208, and 209 of the image. The lens 211 is formed.

이 때, 별도의 마스크를 추가하지 않고, 상기 금속 패드(202) 상측부에 잔류하는 상기 보호막(203)을 블랭킷 식각(blank etch) 등에 의해 선택적으로 제거하여 패드 오픈부(205)를 형성한다. In this case, the pad opening 205 may be formed by selectively removing the passivation layer 203 remaining on the upper portion of the metal pad 202 by a blanket etch or the like without adding a separate mask.

한편, 본 발명의 제 1 실시예에 의한 씨모스(CMOS) 이미지 센서의 제조방법은 상기 마이크로 렌즈(211)를 형성한 후에 상기 패드 오픈부(205)를 형성하고 있지만, 본 발명의 제 2 실시예에 의한 씨모스(CMOS) 이미지 센서의 제조방법은 상기 패드 오픈부(205)를 먼저 형성한 후에 마이크로 렌즈(211)를 형성할 수 있다.Meanwhile, in the method of manufacturing the CMOS image sensor according to the first embodiment of the present invention, the pad opening part 205 is formed after the microlens 211 is formed, but the second embodiment of the present invention is performed. In the method of manufacturing a CMOS image sensor according to an example, the pad opening part 205 may be formed first, and then the microlens 211 may be formed.

상기와 같이 제조된 본 발명에 의한 씨모스(CMOS) 이미지 센서의 각 금속 패드(202)의 프로브 테스트(probe test)하여 접촉저항을 체크한 후, 이상이 없으면 외부 구동회로와 상기 금속 패드를 전기적으로 연결시킨다.After checking the contact resistance by a probe test of each metal pad 202 of the CMOS image sensor manufactured as described above, if there is no abnormality, the external driving circuit and the metal pad are electrically Connect it.

이상에서 설명한 바와 같은 본 발명에 따른 씨모스(CMOS) 이미지 센서의 제조방법에 있어서는 다음과 같은 효과가 있다. As described above, the method of manufacturing the CMOS image sensor according to the present invention has the following effects.                     

첫째, 금속 패드 상부의 보호막을 완전히 제거하여 금속 패드 오픈부를 형성하지 않고, 상기 보호막을 표면으로부터 소정두께만큼만 선택적으로 제거하여 상기 금속 패드 상부에 예비 오픈부를 형성하여 이후 공정에서 현상액 또는 식각액으로부터 상기 금속 패드가 부식됨을 방지하여 금속 패드의 접촉저항을 감소시킬 수 있다.First, the protective film on the upper part of the metal pad is completely removed to form a metal pad open part, and the protective film is selectively removed only from the surface by a predetermined thickness to form a preliminary open part on the upper part of the metal pad. It is possible to reduce the contact resistance of the metal pad by preventing the pad from corrosion.

둘째, 상기와 같이 금속 패드의 접촉 저항이 감소되기 때문에 프로브 테스트 시, 금속 패드 표면을 깎아내는 딥 프로빙(deep probing)을 실시할 필요가 없으므로 금속 패드 입자(particle)에 의한 포토다이오드 기능이 마비됨을 방지할 수 있다.Second, since the contact resistance of the metal pad is reduced as described above, the photodiode function caused by the metal pad particles is paralyzed since there is no need to perform deep probing to scrape the surface of the metal pad during the probe test. You can prevent it.

Claims (5)

액티브 영역과 패드 영역으로 구분되는 기판상의 패드 영역에 금속 패드를 형성하는 단계;Forming a metal pad in a pad area on the substrate divided into an active area and a pad area; 상기 금속 패드를 포함한 기판 전면에 보호막을 형성하는 단계;Forming a protective film on an entire surface of the substrate including the metal pads; 상기 금속 패드 상부의 보호막을 표면으로부터 소정두께만큼 선택적으로 제거하여 예비 패드 오픈부를 형성하는 단계;Selectively removing the passivation layer on the metal pad by a predetermined thickness from a surface to form a preliminary pad opening; 상기 기판의 액티브 영역상에 제 1 평탄화층을 형성하는 단계;Forming a first planarization layer on the active region of the substrate; 상기 제 1 평탄화층위에 R,G,B 칼라 필터층을 형성하는 단계;Forming an R, G, B color filter layer on the first planarization layer; 상기 R,G,B 칼라 필터층을 포함한 기판의 액티브 영역상에 제 2 평탄화층을 형성하는 단계;Forming a second planarization layer on the active region of the substrate including the R, G, B color filter layers; 상기 제 2 평탄화층위에 상기 R,G,B 칼라 필터층과 대응되게 마이크로 렌즈를 형성하는 단계; 그리고Forming a micro lens on the second planarization layer to correspond to the R, G, and B color filter layers; And 상기 패드 영역에 잔류하는 보호막을 제거하여 패드 오픈부를 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.And forming a pad opening by removing the protective film remaining in the pad region. 제 1 항에 있어서, 상기 기판과 상기 금속 패드 사이에 절연막을 더 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 1, wherein an insulating film is further formed between the substrate and the metal pad. 제 1 항에 있어서, 상기 금속 패드는 알루미늄으로 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 1, wherein the metal pad is formed of aluminum. 제 1 항에 있어서, 상기 패드 오픈부는 상기 보호막을 블랭킷 식각하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 1, wherein the pad opening is formed by blanket etching the passivation layer. 삭제delete
KR1020040100996A 2004-12-03 2004-12-03 Manufacturing Method of CMOS Image Sensor Expired - Fee Related KR100672693B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040100996A KR100672693B1 (en) 2004-12-03 2004-12-03 Manufacturing Method of CMOS Image Sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100996A KR100672693B1 (en) 2004-12-03 2004-12-03 Manufacturing Method of CMOS Image Sensor

Publications (2)

Publication Number Publication Date
KR20060062233A KR20060062233A (en) 2006-06-12
KR100672693B1 true KR100672693B1 (en) 2007-01-22

Family

ID=37158429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100996A Expired - Fee Related KR100672693B1 (en) 2004-12-03 2004-12-03 Manufacturing Method of CMOS Image Sensor

Country Status (1)

Country Link
KR (1) KR100672693B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741914B1 (en) * 2006-09-28 2007-07-24 동부일렉트로닉스 주식회사 Manufacturing Method of CMOS Image Sensor
CN110310967A (en) * 2019-07-04 2019-10-08 德淮半导体有限公司 Packaging method and packaging structure

Also Published As

Publication number Publication date
KR20060062233A (en) 2006-06-12

Similar Documents

Publication Publication Date Title
KR100504563B1 (en) Method for fabricating an image sensor
US7232698B2 (en) Method for fabricating CMOS image sensor protecting low temperature oxide delamination
KR100698097B1 (en) CMOS image sensor and its manufacturing method
KR100672671B1 (en) CMOS image sensor and its manufacturing method
KR100595329B1 (en) Manufacturing Method of CMOS Image Sensor
KR100606902B1 (en) Manufacturing Method of CMOS Image Sensor
KR100595601B1 (en) CMOS image sensor manufacturing method
KR100672693B1 (en) Manufacturing Method of CMOS Image Sensor
KR100648994B1 (en) Manufacturing Method of CMOS Image Sensor
KR100752162B1 (en) Manufacturing Method of CMOS Image Sensor
KR100731137B1 (en) Manufacturing Method of CMOS Image Sensor
KR100648999B1 (en) Manufacturing Method of CMOS Image Sensor
KR100648998B1 (en) CMOS image sensor and its manufacturing method
KR100720491B1 (en) Manufacturing Method of CMOS Image Sensor
KR100685894B1 (en) CMOS image sensor manufacturing method
KR100672659B1 (en) Manufacturing Method of CMOS Image Sensor
KR100720477B1 (en) Manufacturing Method of CMOS Image Sensor
KR100606907B1 (en) Manufacturing Method of CMOS Image Sensor
KR100720469B1 (en) Manufacturing Method of CMOS Image Sensor
KR100672694B1 (en) CMOS image sensor manufacturing method
KR100720508B1 (en) Manufacturing Method of CMOS Image Sensor
KR100698070B1 (en) Manufacturing Method of CMOS Image Sensor
KR100720513B1 (en) Manufacturing Method of CMOS Image Sensor
KR20060136073A (en) method for manufacturing of CMOS image sensor
KR100660332B1 (en) Manufacturing Method of Image Sensor

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130117

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130117

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000