[go: up one dir, main page]

KR100672642B1 - Pad portion of liquid crystal display and forming method thereof - Google Patents

Pad portion of liquid crystal display and forming method thereof Download PDF

Info

Publication number
KR100672642B1
KR100672642B1 KR1020030100989A KR20030100989A KR100672642B1 KR 100672642 B1 KR100672642 B1 KR 100672642B1 KR 1020030100989 A KR1020030100989 A KR 1020030100989A KR 20030100989 A KR20030100989 A KR 20030100989A KR 100672642 B1 KR100672642 B1 KR 100672642B1
Authority
KR
South Korea
Prior art keywords
pad
layer
liquid crystal
protective film
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030100989A
Other languages
Korean (ko)
Other versions
KR20050069102A (en
Inventor
임병호
이창덕
김홍식
곽희영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030100989A priority Critical patent/KR100672642B1/en
Priority to US10/962,452 priority patent/US7760317B2/en
Priority to JP2004300822A priority patent/JP2005122186A/en
Priority to CNB2004100837050A priority patent/CN100368909C/en
Publication of KR20050069102A publication Critical patent/KR20050069102A/en
Application granted granted Critical
Publication of KR100672642B1 publication Critical patent/KR100672642B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 자동 검사(Auto Probing)시 자동 검사용 탐침(Needle Pin)의 접촉이 용이하도록 구조를 변경한 액정 표시 장치의 패드부 및 이의 형성 방법에 관한 것으로, 액정 표시 장치의 패드부는 기판 상에 동일한 간격으로 이격된 복수개의 패드 배선과, 상기 복수개의 패드 배선을 덮도록 형성된 보호막과, 상기 각 패드 배선의 소정 부위에서 상기 패드 배선의 일측만이 측면에 남도록 자동 검사용 탐침의 대응 폭보다 큰 폭으로 상기 보호막, 패드배선을 제거하여 형성된 보호막 홀과, 상기 보호막 홀 내부 및 그 측벽에 형성된 투명 도전막 패턴을 포함하여 이루어짐을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pad portion of a liquid crystal display device and a method of forming the same, wherein the pad portion of the liquid crystal display device has a modified structure to facilitate contact of a needle pin for automatic inspection. A plurality of pad wires spaced at equal intervals, a protective film formed to cover the plurality of pad wires, and larger than a corresponding width of the automatic inspection probe so that only one side of the pad wire is left on a side at a predetermined portion of each pad wire. A protective film hole formed by removing the protective film and the pad wiring by a width, and a transparent conductive film pattern formed in the protective film hole and the sidewalls.

자동 검사(Auto Probing), 보호막 홀, 투명 도전막, 데이터 패드, 리프트 오프(lift off), 패드 배선Auto Probing, Shield Hole, Transparent Conductive Film, Data Pad, Lift Off, Pad Wiring

Description

액정 표시 장치의 패드부 및 이의 형성 방법{Pad array of Liquid Crystal Display Device and method for Forming of the same}Pad portion of liquid crystal display device and method for forming the same {Pad array of Liquid Crystal Display Device and method for Forming of the same}

도 1은 종래의 일반적인 액정 표시 장치를 나타낸 단면도1 is a cross-sectional view showing a conventional general liquid crystal display device

도 2는 종래의 4 마스크 공정으로 제조하는 액정 표시 장치의 공정 순서를 나타낸 순서도2 is a flowchart illustrating a process sequence of a liquid crystal display manufactured by a conventional four mask process.

도 3은 종래의 4 마스크 공정시 도 1의 I~I' 선상을 나타낸 단면도3 is a cross-sectional view taken along line II ′ of FIG. 1 during a conventional four mask process.

도 4는 종래의 액정 표시 장치의 데이터 패드 부위를 나타낸 평면도4 is a plan view showing a data pad portion of a conventional liquid crystal display device;

도 5는 종래의 4 마스크 공정시 도 4의 Ⅱ~Ⅱ'선상의 단면도FIG. 5 is a cross-sectional view taken along line II-II 'of FIG. 4 during a conventional four mask process.

도 6은 3 마스크 공정으로 제조하는 액정 표시 장치의 공정 순서를 나타낸 순서도6 is a flowchart showing a process sequence of a liquid crystal display device manufactured by a three mask process.

도 7은 본 발명의 액정 표시 장치의 일 화소를 나타낸 단면도7 is a cross-sectional view illustrating one pixel of a liquid crystal display of the present invention.

도 8의 도 7의 Ⅲ~Ⅲ' 선상에 대응되는 단면도Cross-sectional view corresponding to line III-III 'of FIG. 7 of FIG.

도 9a 내지 도 9h는 도 7의 Ⅲ~Ⅲ' 선상에서 이루어지는 공정의 공정 순서도9A to 9H are process flowcharts of a process performed on line III-III 'of FIG. 7.

도 10은 3 마스크 공정으로 제조한 액정 표시 장치의 데이터 패드부의 단면 및 상기 데이터 패드부에 대응되는 자동 검사용 탐침을 나타낸 도면10 is a cross-sectional view of a data pad portion of a liquid crystal display device manufactured by a three-mask process and a probe for automatic inspection corresponding to the data pad portion.

도 11a 내지 도 11d는 도 10의 데이터 패드부에서 이루어지는 공정의 공정 순서도11A through 11D are process flowcharts of processes performed in the data pad unit of FIG. 10.

도 12는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 데이터 패드부를 나타낸 평면도12 is a plan view illustrating a data pad part of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 13은 도 12의 Ⅳ~Ⅳ' 선상의 단면도FIG. 13 is a cross-sectional view taken along line IV-IV 'of FIG. 12.

도 14a 내지 도 14d는 도 12의 Ⅳ~Ⅳ' 선상에서 이루어지는 공정의 공정 순서도14A to 14D are process flowcharts of a process performed along line IV to IV 'of FIG. 12.

도 15는 본 발명의 제 2 실시예에 따른 액정 표시 장치의 데이터 패드부를 나타낸 평면도15 is a plan view illustrating a data pad portion of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 16은 도 15의 Ⅴ~Ⅴ' 선상의 단면도 16 is a cross-sectional view taken along the line VV ′ of FIG. 15.

도 17a 내지 도 17d는 도 15의 Ⅴ~Ⅴ' 선상에서 이루어지는 공정의 공정 순서도17A to 17D are process flowcharts of a process performed along the line VV ′ of FIG. 15.

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

100 : 하부 기판 112 : 데이터 배선100: lower substrate 112: data wiring

113 : 투명 도전막 114a : 비정질 실리콘층113: transparent conductive film 114a: amorphous silicon layer

114b : n+층 115 : 게이트 절연막114b: n + layer 115: gate insulating film

116 : 보호막 122 : 데이터 패드 배선116: protective film 122: data pad wiring

본 발명은 액정 표시 장치에 관한 것으로 특히, 자동 검사시 자동 검사용 탐침의 접촉이 용이하도록 구조를 변경한 액정 표시 장치의 패드부 및 이의 형성 방 법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a pad portion of a liquid crystal display device and a method of forming the same in which the structure is changed to facilitate contact of the automatic inspection probe during the automatic inspection.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.A general liquid crystal display device may be largely divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates bonded to each other with a predetermined space; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방 향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선과 데이터 배선이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.Herein, the first glass substrate (TFT array substrate) includes a plurality of gate lines arranged in one direction at a predetermined interval, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, and A plurality of thin film transistors which are switched by a plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each of the gate lines and the data lines and the signals of the gate lines to transfer the signals of the data lines to each pixel electrode. Is formed.

그리고, 제 2 유리 기판(칼라 필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.The second glass substrate (color filter substrate) includes a light shielding layer for blocking light in portions other than the pixel region, an R, G, and B color filter layers for expressing color colors, and a common electrode for implementing an image. Is formed.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded to each other by a seal material having a predetermined space by a spacer and having a liquid crystal injection hole, so that the liquid crystal is injected between the two substrates.

여기서, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.Here, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the real material. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다. 따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절 하여 화상 정보를 표현할 수 있다.The driving principle of the general liquid crystal display device uses the optical anisotropy and polarization property of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the arrangement of molecules can be controlled by artificially applying an electric field to the liquid crystal. Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light may be refracted in the molecular arrangement direction of the liquid crystal by optical anisotropy to express image information.

이와 같이, 액정 패널은 투입된 기판을 세정하고, 세정된 기판에 박막을 증착하는 공정에서부터 제조된 패널의 전기적, 광학적 이상 여부를 검사하는 공정에 이르기까지 여러 공정을 거치면서 생산된다. 특히, 검사 공정은 생산 공정의 마무리 단계로서 액정 패널의 품질을 향상시키고 불량품을 가려낸다는 점에서 반드시 시행해야 한다.As described above, the liquid crystal panel is produced through various processes from washing the injected substrate and depositing a thin film on the cleaned substrate to inspecting the electrical and optical abnormalities of the manufactured panel. In particular, the inspection process must be performed in that it improves the quality of the liquid crystal panel and screens out defective products as a finishing step of the production process.

이러한 액정 패널은 자동 검사(A/P ; auto probe) 공정에서 패드부 측에 검사가 행해진다. 즉, 자동 검사 공정에서는 하부 기판 측에 구성된 게이트 패드부 및 데이터 패드부를 검사 장비의 핀(pin)으로 연결하고 전압을 인가하여 정상적인 신호가 검출되는가를 판단하여 각 배선의 이상 유무를 판단한다. Such a liquid crystal panel is inspected on the pad part side in an A / P (auto probe) process. That is, in the automatic inspection process, the gate pad portion and the data pad portion configured on the lower substrate side are connected to the pins of the inspection equipment, and a voltage is applied to determine whether a normal signal is detected to determine whether there is an abnormality in each wiring.

일반적으로, 액정 패널의 전기적 특성을 검사하기 위한 공정은 니들형(needle type) 프로브(probe) 장치에 의해 행해진다. 상기 니들형 프로브 장치는 패드부의 투명 도전막 패턴과 직접 닿는 탐침(needle pin)과, 상기 핀에 전기적 신호를 인가하는 몸체부로 이루어진다.In general, the process for inspecting the electrical characteristics of the liquid crystal panel is performed by a needle type probe device. The needle-type probe device includes a needle pin directly contacting the transparent conductive film pattern of the pad part, and a body part applying an electrical signal to the pin.

이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치와, 상기 액정 표시 장치의 패드부 및 이의 검사 방법을 설명하면 다음과 같다.Hereinafter, a liquid crystal display, a pad unit of the liquid crystal display, and an inspection method thereof will be described with reference to the accompanying drawings.

도 1은 종래의 일반적인 액정 표시 장치를 나타낸 단면도이다.1 is a cross-sectional view illustrating a conventional general liquid crystal display device.

도 1과 같이, 종래의 일반적인 액정 표시 장치는 하부 기판(도 3의 10 참조) 상에 수직으로 교차하여 화소 영역을 정의하는 게이트 라인(11) 및 데이터 라인(12)과, 화소 영역에 형성되는 화소 전극(13)과, 상기 게이트 라인(11) 및 데이터 라인(12)의 교차 부위에 게이트 전극(11a), 반도체층(14) 및 소오스/드레인 전극(12a, 12b)으로 구성되는 박막 트랜지스터가 형성된다.As shown in FIG. 1, a conventional liquid crystal display device includes a gate line 11 and a data line 12 that are vertically intersected on a lower substrate (see 10 in FIG. 3) to define a pixel area, and are formed in the pixel area. The thin film transistor including the gate electrode 11a, the semiconductor layer 14 and the source / drain electrodes 12a and 12b is formed at the intersection of the pixel electrode 13 and the gate line 11 and the data line 12. Is formed.

여기서, 상기 박막 트랜지스터는 스위칭소자로서, 상기 게이트 전극(11a)에 인가되는 스위칭 신호에 의해 상기 화소 전극(13)에 데이터 신호를 인가하도록 동작한다. Here, the thin film transistor is a switching element, and operates to apply a data signal to the pixel electrode 13 by a switching signal applied to the gate electrode 11a.

또한, 상기 화소 전극(13)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명 도전막으로 형성되어, 내부의 백 라이트로부터 발산되는 빛을 투과시키는 역할을 한다.In addition, the pixel electrode 13 is formed of a transparent conductive film such as indium tin oxide (ITO) or indium zinc oxide (IZO), and serves to transmit light emitted from an internal backlight.

도 2는 종래의 4 마스크 공정으로 제조하는 액정 표시 장치의 공정 순서를 나타낸 순서도이며, 도 3은 종래의 4 마스크 공정시 도 1의 I~I' 선상을 나타낸 단면도이다. 그리고, 도 4는 종래의 액정 표시 장치의 데이터 패드 부위를 나타낸 평면도이며, 도 5는 종래의 4 마스크 공정시 도 4의 Ⅱ~Ⅱ'선상의 단면도이다.FIG. 2 is a flowchart illustrating a process sequence of a liquid crystal display device manufactured by a conventional four mask process, and FIG. 3 is a cross-sectional view illustrating the line II ′ of FIG. 1 during the conventional four mask process. 4 is a plan view illustrating a data pad portion of a conventional liquid crystal display, and FIG. 5 is a cross-sectional view taken along line II to II 'of FIG. 4 during a conventional four mask process.

도 2 내지 도 5와 같이, 종래의 4 마스크 공정으로 제조하는 액정 표시 장치의 공정 순서는 다음과 같다.2 to 5, the process sequence of the liquid crystal display manufactured by the conventional four mask process is as follows.

먼저, 기판(10) 상에 금속 물질층을 증착한 후, 이를 제 1 마스크(미도시)에 의해 선택적으로 제거하여 게이트 라인(도 1의 11 참고), 게이트 전극(11a) 및 게이트 패드(미도시)를 형성한다(10S).First, a metal material layer is deposited on the substrate 10, and then selectively removed by a first mask (not shown) to form a gate line (see 11 in FIG. 1), a gate electrode 11a, and a gate pad (not shown). C) (10S).

이어, 상기 기판(10) 전면에, 게이트 절연막(15), 비정질 실리콘층(14a), n+층(14b), 금속 물질층(도 1의 12, 도 5의 22와 동일층)을 차례로 증착한 후, 이를 제 2 마스크(미도시)에 의해 상기 금속 물질층, n+층, 비정질 실리콘층을 1차적으 로 선택적으로 제거하여 반도체층(14)이 형성되는 폭으로 금속 물질층, n+층(14b) 및 비정질 실리콘층(14a)을 남긴다. 이 때, 도 4 및 도 5와 같이, 데이터 패드부에서는 상기 금속 물질층(22), n+층(14b) 및 비정질 실리콘층(14a)이 패터닝되어 남아있다. 여기서, 상기 제 2 마스크는 회절 노광 마스크로 반도체층(14)의 채널 폭에 해당되는 부위가 반투과부로 되어있는 감광막으로, 제 2 마스크의 애슁(ashing) 처리시 부분적으로 제거된다. Subsequently, a gate insulating film 15, an amorphous silicon layer 14a, an n + layer 14b, and a metal material layer (the same layer as in FIG. 1 and FIG. 22 in FIG. 5) were sequentially deposited on the entire surface of the substrate 10. Thereafter, the metal material layer, the n + layer, and the amorphous silicon layer may be selectively removed by a second mask (not shown) to form a width of the metal material layer and the n + layer 14b. ) And the amorphous silicon layer 14a. 4 and 5, the metal material layer 22, the n + layer 14b, and the amorphous silicon layer 14a remain in the data pad part. Here, the second mask is a photosensitive film in which a portion corresponding to the channel width of the semiconductor layer 14 is a transflective portion as a diffraction exposure mask, and is partially removed during ashing treatment of the second mask.

이어, 상기 반투과부가 제거된 제 2 마스크를 이용하여 2차적으로 노출된 채널 부위에 대응되는 금속 물질층 및 n+층을 식각한다(20S). 이러한 공정 이후, 남아있는 금속 물질층이 소오스/드레인 전극(12a, 12b)이 되며, 상기 n+층(14b) 및 비정질 실리콘층(14a)은 반도체층(14)으로 정의된다. 이러한 제 2 마스크를 이용한 2차 식각시, 상기 반도체층(14)의 채널을 노출시키기 위해 상기 금속 물질층을 과식각하여 상기 n+층(14b) 및 소정 두께의 비정질 실리콘층(14a)이 일부 제거되도록 한다. Subsequently, the metal material layer and the n + layer corresponding to the second exposed channel portion are etched using the second mask from which the transflective portion is removed (20S). After this process, the remaining metal material layer becomes the source / drain electrodes 12a and 12b, and the n + layer 14b and the amorphous silicon layer 14a are defined as the semiconductor layer 14. In the second etching using the second mask, the n + layer 14b and the amorphous silicon layer 14a having a predetermined thickness are partially removed by overetching the metal material layer to expose the channel of the semiconductor layer 14. Be sure to

이어, 상기 기판(10) 전면에 보호막(16)을 증착한 후, 제 3 마스크(미도시)를 이용하여 이를 선택적으로 제거하여 보호막 홀을 형성한다. 이 경우, 제거되는 부위는 상기 드레인 전극(12b)과 이어 형성될 투명 도전막의 콘택이 이루어지는 부분 및 데이터 패드부의 이어 접촉되는 투명 도전막의 콘택이 이루어지는 소정 부위이다. 이 때, 드레인 전극 부위와 상기 데이터 패드부에서는 상기 보호막을 식각하는 과정에서, 과식각이 발생하여 보호막 형성 부분의 소정의 드레인 전극 물질(12b) 및 데이터 패드 배선(22)이 제거되어진다.Subsequently, the protective film 16 is deposited on the entire surface of the substrate 10, and then selectively removed using a third mask (not shown) to form a protective film hole. In this case, the portion to be removed is a portion at which the contact of the transparent conductive film to be formed next to the drain electrode 12b is made and a portion at which the contact of the transparent conductive film to be in contact with the data pad part is made. At this time, in the process of etching the passivation layer in the drain electrode region and the data pad portion, overetching occurs to remove the predetermined drain electrode material 12b and the data pad wiring 22 of the passivation layer forming portion.

이어, 상기 보호막(16)을 포함한 기판(10) 전면에 투명 도전막을 증착한 후, 제 4 마스크(미도시)를 이용하여 이를 선택적으로 제거하여, 상기 드레인 전극(12b)과 콘택이 이루어지는 화소 전극(13) 및 상기 데이터 패드부에서 상기 데이터 패드 배선(22)과 접촉되는 투명 도전막 패턴(13a)을 형성한다.Subsequently, a transparent conductive film is deposited on the entire surface of the substrate 10 including the passivation layer 16, and then selectively removed using a fourth mask (not shown) to contact the drain electrode 12b. (13) and a transparent conductive film pattern 13a in contact with the data pad wiring 22 in the data pad portion.

이상에서 설명한 4 마스크 공정에서는 각 마스크 공정마다 식각 대상층 상부에 상기 마스크로 감광막 패턴을 형성하고, 이를 마스크를 하여 공정이 이루어진다.In the four mask process described above, a photosensitive film pattern is formed on the etching target layer with each mask in each mask process, and the mask is used to form the photoresist pattern.

도 4 및 도 5와 같이, 이러한 4 마스크 공정으로 액정 표시 장치를 제조시에는 상기 데이터 패드부에서는 데이터 패드 배선(22) 상부 폭을 포함하도록 투명 도전막 패턴(13a)이 형성되기 때문에, 그 상부로 자동 검사용(A/P : Auto Probing) 탐침(Needle Pin)이 위치하여 검사가 진행될 때, 굳이 보호막 홀 내부로 상기 자동 검사용 탐침이 위치하지 않더라도 보호막(16) 표면에 형성된 투명 도전막 패턴(13a)과 접촉이 용이하여 접촉 불량에 의한 오류가 거의 발생하지 않았다.As shown in FIGS. 4 and 5, when the liquid crystal display is manufactured by the four mask process, the transparent conductive film pattern 13a is formed in the data pad part so as to include the upper width of the data pad wiring 22. A / P (Auto Probing) Probe (Needle Pin) is positioned when the inspection is in progress, the transparent conductive film pattern formed on the surface of the protective film 16 even if the automatic inspection probe is not located inside the protective hole The contact with (13a) was easy, and almost no error due to poor contact occurred.

한편, 마스크 수에 따라 노광 공정 및 사진 식각 공정의 수가 결정되고, 또한, 각 마스크에 따른 얼라인이 요구되어 마스크의 수에 따라 생산되는 액정 표시 장치의 수율이 떨어지는 문제가 있기 때문에 현재 마스크 수를 줄이는 노력이 이루어져 왔다. The number of exposure processes and photolithography processes are determined according to the number of masks, and since the alignment of each mask is required, the yield of the liquid crystal display device produced according to the number of masks is lowered. Efforts have been made to reduce it.

상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.The conventional liquid crystal display as described above has the following problems.

마스크 수에 따라 노광 공정 및 사진 식각 공정의 수가 결정되고, 또한, 각 마스크에 따른 얼라인이 요구되어 마스크의 수에 따라 생산되는 액정 표시 장치의 수율이 떨어지는 문제가 있기 때문에 마스크 수를 줄이는 노력이 이루어져 왔다. 즉, 4 마스크 공정에서 3마스크 공정으로 개선이 있어왔는데, 이 경우 다음과 같은 문제점이 발생한다.The number of exposure processes and photolithography processes are determined according to the number of masks, and since the alignment of each mask is required, the yield of the liquid crystal display device produced according to the number of masks is lowered. Has been made. That is, there has been an improvement from a four mask process to a three mask process, in which case the following problems occur.

하부 기판을 3 마스크로 형성하는 경우, 상하부 기판 합착 후, 하부 기판 패드부의 자동 검사를 실시하는 데, 이 때, 자동 검사용 탐침의 이동 가능한 폭에 비해 패드부의 투명 도전막 패턴의 폭이 작기 때문에, 접촉 불량이 발생하여, 자동 검사가 불가능하다.When the lower substrate is formed of three masks, the upper and lower substrates are bonded together, and then the lower substrate pad portion is automatically inspected. At this time, the width of the transparent conductive film pattern of the pad portion is smaller than that of the movable inspection probe. Contact failure occurs and automatic inspection is impossible.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 자동 검사시 자동 검사용 탐침의 접촉이 용이하도록 구조를 변경한 액정 표시 장치의 패드부 및 이의 형성 방법을 제공하는 데, 그 목적이 있다.An object of the present invention is to provide a pad portion of a liquid crystal display device and a method for forming the same, the structure of which is designed to facilitate contact of the automatic inspection probe during automatic inspection.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 패드부는 기판 상에 동일한 간격으로 이격된 복수개의 패드 배선과, 상기 복수개의 패드 배선을 덮도록 형성된 보호막과, 상기 각 패드 배선의 소정 부위에서 상기 패드 배선의 일측만이 측면에 남도록 자동 검사용 탐침의 대응 폭보다 큰 폭으로 상기 보호막, 패드배선을 제거하여 형성된 보호막 홀과, 상기 보호막 홀 내부 및 그 측벽에 형성된 투명 도전막 패턴을 포함하여 이루어짐에 그 특징이 있다.The pad part of the liquid crystal display of the present invention for achieving the above object, a plurality of pad wiring spaced at equal intervals on the substrate, a protective film formed to cover the plurality of pad wiring, and a predetermined portion of each pad wiring A protective film hole formed by removing the protective film and the pad wiring to a width larger than a corresponding width of the automatic inspection probe so that only one side of the pad wiring is left on the side, and a transparent conductive film pattern formed in the protective film hole and on the sidewall thereof. There is a characteristic in that it is made.

상기 보호막 홀은 상기 각 패드 배선의 소정 부위에서는 상기 자동 검사용 탐침의 대응 폭보다 큰 폭으로 형성되며, 그 외 부위에서는 상기 패드 배선 내부에 형성된다.The protective film hole is formed to have a width larger than a corresponding width of the automatic inspection probe at a predetermined portion of each pad wiring, and is formed inside the pad wiring at other portions.

상기 자동 검사용 탐침의 대응 폭은 상기 자동 검사용 탐침의 폭 및 좌우 쉬프팅 마진 폭이 고려된다.As the corresponding width of the automatic inspection probe, the width of the automatic inspection probe and the left and right shifting margin width are considered.

상기 보호막 홀에서 상기 패드 배선의 일측과 상기 투명 도전막 패턴을 사이드 콘택된다.One side of the pad line and the transparent conductive layer pattern are side-contacted in the passivation layer hole.

상기 패드 배선은 데이터 패드 배선이다.The pad wiring is a data pad wiring.

상기 데이터 패드 배선 하부에 동일 폭으로 반도체층이 더 형성된다.A semiconductor layer is further formed under the data pad line with the same width.

상기 패드 배선은 게이트 패드 배선이다.The pad wiring is a gate pad wiring.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 패드부는 기판 상에 동일한 간격으로 이격된 복수개의 패드 배선와, 상기 복수개의 패드 배선을 덮도록 형성된 보호막과, 상기 각 패드 배선의 소정 부위에서 서로 이격되어 상기 패드 배선의 양측을 각각 지나도록, 상기 보호막, 패드배선을 제거하여 형성된 제 1, 제 2의 보호막 홀과, 상기 제 1, 제 2 보호막 홀 내부와 그 측벽 및 상기 제 1, 제 2 보호막 사이를 지나도록 형성된 투명 도전막 패턴을 포함하여 이루어짐에 또 다른 특징이 있다.In addition, the pad portion of the liquid crystal display device of the present invention for achieving the same object, a plurality of pad wiring spaced at equal intervals on the substrate, a protective film formed to cover the plurality of pad wiring, and a predetermined portion of each pad wiring The first and second passivation layer holes formed by removing the passivation layer and the pad line, spaced apart from each other, and passing through both sides of the pad wiring, respectively, inside and sidewalls of the first and second passivation layer holes, and the first and second Another feature is that the transparent conductive film pattern is formed to pass between the two protective film.

상기 제 1, 제 2 보호막 홀 사이의 상기 패드 배선과 상기 투명 도전막 패턴이 사이드 콘택된다.The pad wiring between the first and second passivation layer holes and the transparent conductive layer pattern are side contacted.

상기 패드 배선은 데이터 패드 배선이다.The pad wiring is a data pad wiring.

상기 데이터 패드 배선 하부에 동일 폭으로 반도체층이 더 형성된다.A semiconductor layer is further formed under the data pad line with the same width.

상기 패드 배선은 게이트 패드 배선이다.The pad wiring is a gate pad wiring.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 패드부의 형성 방법은 기판 상에 동일한 간격으로 이격된 복수개의 패드 배선을 형성하는 단계와, 상기 복수개의 패드 배선을 덮도록 보호막을 형성하는 단계와, 상기 보호막 전면에 감광막을 도포하는 단계와, 상기 감광막을 노광 및 현상하여 자동 검사용 탐침의 대응 폭에 비해 큰 폭으로 상기 각 패드 배선별로 일측을 오픈하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 보호막, 패드 배선을 제거하여 보호막 홀을 형성하는 단계와, 상기 감광막 패턴을 포함한 기판 전면에 투명 도전막을 증착하는 단계 및 상기 감광막 패턴과, 그 상부의 투명 도전막을 리프트 오프(lift-off)하여 상기 보호막 홀 내부 및 측벽에 투명 도전막 패턴을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.In addition, the method of forming the pad portion of the liquid crystal display device of the present invention for achieving the same object comprises the steps of forming a plurality of pad wiring spaced at equal intervals on the substrate, and forming a protective film to cover the plurality of pad wiring Forming a photoresist pattern by exposing and developing the photoresist on the entire surface of the passivation layer, exposing and developing the photoresist to open one side of each pad line with a width larger than a corresponding width of the automatic inspection probe; Removing the protective film and the pad wiring using the photosensitive film pattern as a mask to form a protective film hole; depositing a transparent conductive film on the entire surface of the substrate including the photosensitive film pattern; and lifting the photosensitive film pattern and the transparent conductive film thereon. Lifting off to form a transparent conductive film pattern in the sidewalls of the passivation hole and on the sidewalls; Yirueojim to have its features.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 패드부의 형성 방법은 상기 자동 검사용 탐침의 대응 폭은 상기 자동 검사용 탐침의 폭 및 좌우 쉬프팅 마진 폭이 고려된 것이다.In addition, in the method of forming the pad portion of the liquid crystal display device of the present invention for achieving the same object, the corresponding width of the automatic inspection probe is taken into consideration the width of the automatic inspection probe and the left and right shifting margin width.

상기 패드 배선은 데이터 패드 배선이다.The pad wiring is a data pad wiring.

상기 데이터 패드 배선 형성시 상기 데이터 패드 배선 물질 하부에 반도체층을 먼저 증착하여, 상기 데이터 패드 배선과 동일 폭으로 반도체층을 패터닝하는 단계를 포함하여 이루어진다.And depositing a semiconductor layer under the data pad wiring material first when forming the data pad wiring, and patterning the semiconductor layer with the same width as the data pad wiring.

상기 패드 배선은 게이트 패드 배선이다.The pad wiring is a gate pad wiring.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 패드부의 형성 방법은 기판 상에 동일한 간격으로 이격된 복수개의 패드 배선을 형성하는 단 계와, 상기 복수개의 패드 배선을 덮도록 보호막을 형성하는 단계와, 상기 보호막 전면에 감광막을 도포하는 단계와, 상기 감광막을 노광 및 현상하여 상기 각 패드 배선에 대응하여 각각 서로 소정 간격 이격되어 각 패드 배선의 일측, 타측을 오픈하는 제 1, 제 2 보호막 홀을 정의하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 보호막, 패드배선을 제거하여 제 1, 제 2의 보호막 홀을 형성하는 단계와, 상기 감광막 패턴을 포함한 기판 전면에 투명 도전막을 증착하는 단계 및 상기 감광막 패턴과, 그 상부의 투명 도전막을 리프트 오프(lift-off)하여 상기 보호막 홀 내부 및 측벽에 투명 도전막 패턴을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.In addition, the method of forming the pad portion of the liquid crystal display device of the present invention for achieving the same object is a step of forming a plurality of pad wiring spaced at equal intervals on the substrate, and forming a protective film to cover the plurality of pad wiring And first and second openings of one side and the other side of each pad line by being spaced apart from each other by a predetermined interval in response to each of the pad lines by exposing and developing the photoresist on the entire surface of the passivation layer. Forming a photoresist pattern defining a protective layer hole, removing the protective layer and pad wiring using the photoresist pattern as a mask to form first and second protective layer holes, and forming a photoresist layer on the entire substrate including the photoresist pattern Depositing a transparent conductive film and lifting the photosensitive film pattern and the transparent conductive film thereon to form a transparent conductive film; In the yirueojim comprises a transparent conductive film and forming a pattern on the side wall there is the feature.

상기 패드 배선은 데이터 패드 배선이다.The pad wiring is a data pad wiring.

상기 데이터 패드 배선 형성시 상기 데이터 패드 배선 물질 하부에 반도체층을 먼저 증착하여, 상기 데이터 패드 배선과 동일 폭으로 반도체층을 패터닝하는 단계를 포함한다.Depositing a semiconductor layer under the data pad wiring material first when forming the data pad wiring, and patterning the semiconductor layer with the same width as the data pad wiring.

상기 패드 배선은 게이트 패드 배선이다.The pad wiring is a gate pad wiring.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치, 액정 표시 장치의 패드부 및 이의 형성 방법에 대해 상세히 설명한다.Hereinafter, a liquid crystal display device, a pad portion of a liquid crystal display device, and a method of forming the same will be described in detail with reference to the accompanying drawings.

도 6은 3 마스크 공정으로 제조하는 본 발명의 액정 표시 장치의 공정 순서를 나타낸 순서도이며, 도 7은 본 발명의 액정 표시 장치의 일 화소를 나타낸 평면도이며, 도 8의 도 7의 Ⅲ~Ⅲ' 선상에 대응되는 단면도이며, 도 9a 내지 도 9h는 도 7의 Ⅲ~Ⅲ' 선상에서 이루어지는 공정의 공정 순서도이다.FIG. 6 is a flowchart illustrating a process sequence of the liquid crystal display of the present invention manufactured by a three mask process, FIG. 7 is a plan view illustrating one pixel of the liquid crystal display of the present invention, and III-III ′ of FIG. 7 of FIG. 8. 9A to 9H are process flowcharts of a process performed on line III-III 'of FIG. 7.

도 7과 같이, 3 마스크 공정으로 제조하는 본 발명의 액정 표시 장치는, 기판(30 참조) 상에 수직으로 교차하여 화소 영역을 정의하는 게이트 라인(31) 및 데이터 라인(32)과, 화소 영역에 형성되는 화소 전극(33)과, 상기 게이트 라인(31) 및 데이터 라인(32)의 교차 부위에 게이트 전극(31a), 반도체층(도 8의 34 참조, 데이터 라인 및 소오스/드레인 전극 하부에 형성), 소오스/드레인 전극(32a, 32b)으로 구성되는 박막 트랜지스터가 형성된다.As shown in FIG. 7, the liquid crystal display of the present invention manufactured by a three-mask process includes a gate line 31 and a data line 32 that vertically intersect on a substrate 30 to define a pixel region, and a pixel region. A gate electrode 31a and a semiconductor layer (see 34 in FIG. 8, a data line and a source / drain electrode under the pixel electrode 33 formed at the intersection with the gate line 31 and the data line 32). Formation), and a thin film transistor composed of source / drain electrodes 32a and 32b.

도 8과 같이, 상기 박막 트랜지스터는 기판(30) 상의 소정 영역에 형성된 게이트 전극(31a)과, 상기 게이트 전극(31a)을 포함한 상기 기판(30) 전면에 형성된 게이트 절연막(35)과, 상기 게이트 전극(31a)을 오버랩하도록 상기 게이트 절연막(35) 상부에 형성된 반도체층(34)과, 상기 반도체층(34)의 양측에 서로 이격되어 형성된 소오스/드레인 전극(32a, 32b)과, 상기 드레인 전극(32b)의 측부를 노출시키는 보호막 홀을 구비한 보호막(36)과, 상기 보호막 홀의 측벽 및 내부에 형성되며, 상기 드레인 전극(32b)과 사이드 콘택되는 화소 전극(33)을 포함하여 이루어진다. 여기서, 상기 반도체층(34)은 서로 적층된 비정질 실리콘층(34a)과, n+층(34b)으로 이루어지며, 상기 n+층(34b)은 채널부위에서 제거되어 있다. As shown in FIG. 8, the thin film transistor includes a gate electrode 31a formed in a predetermined region on the substrate 30, a gate insulating layer 35 formed on the entire surface of the substrate 30 including the gate electrode 31a, and the gate. The semiconductor layer 34 formed on the gate insulating layer 35 so as to overlap the electrode 31a, the source / drain electrodes 32a and 32b formed on both sides of the semiconductor layer 34 and spaced apart from each other, and the drain electrode. And a protective film 36 having a protective film hole exposing side portions of the side 32b, and a pixel electrode 33 formed on sidewalls and inside of the protective film hole and in side contact with the drain electrode 32b. Here, the semiconductor layer 34 is composed of an amorphous silicon layer 34a and an n + layer 34b stacked on each other, and the n + layer 34b is removed from the channel portion.

도 6 및 도 9a 내지 도 9h를 참조하여 본 발명의 액정 표시 장치의 박막 트랜지스터 형성부에서 이루어지는 공정을 살펴본다. A process performed in the thin film transistor forming unit of the liquid crystal display of the present invention will be described with reference to FIGS. 6 and 9A to 9H.

먼저, 도 9a와 같이, 기판(30) 상에 금속 물질층을 증착한 후, 이를 제 1 마스크(미도시)에 의해 선택적으로 제거하여 게이트 라인(31), 게이트 전극(31a) 및 게이트 패드 배선(미도시)을 형성한다(30S).First, as shown in FIG. 9A, a metal material layer is deposited on the substrate 30, and then selectively removed by a first mask (not shown) to form the gate line 31, the gate electrode 31a, and the gate pad wiring. (Not shown) is formed (30S).

도 9b와 같이, 상기 기판(30) 전면에, 게이트 절연막(35), 비정질 실리콘층(34a), n+층(34b), 금속 물질층(도 7의 32와 동일층)을 차례로 증착한다.As illustrated in FIG. 9B, a gate insulating layer 35, an amorphous silicon layer 34a, an n + layer 34b, and a metal material layer (the same layer as in FIG. 7) are sequentially deposited on the entire surface of the substrate 30.

도 9c와 같이, 제 2 마스크(미도시)에 이용하여 상기 금속 물질층, n+층, 비정질 실리콘층을 1차적으로 선택적으로 제거하여 반도체층(34)이 형성되는 폭으로 금속 물질층, n+층(34b) 및 비정질 실리콘층(34a)을 남긴다. 여기서, 상기 제 2 마스크는 회절 노광 마스크로 반도체층(34)의 채널 폭에 해당되는 부위가 반투과부로 정의되어있는 감광막이며, 제 2 마스크의 애슁(ashing) 처리시 부분적으로 제거된다. As shown in FIG. 9C, the metal material layer, the n + layer, and the width of the semiconductor layer 34 are formed by selectively removing the metal material layer, the n + layer, and the amorphous silicon layer using a second mask (not shown). 34b and the amorphous silicon layer 34a are left. Here, the second mask is a photosensitive film in which a portion corresponding to the channel width of the semiconductor layer 34 is defined as a transflective portion as a diffraction exposure mask, and is partially removed during ashing of the second mask.

도 9d와 같이, 상기 반투과부가 제거된 제 2 마스크를 이용하여 2차적으로 노출된 채널 부위에 대응되는 금속 물질층 및 n+층을 식각한다(20S). 이러한 공정 이후, 남아있는 금속 물질층이 소오스/드레인 전극(32a, 32b)이 되며, 상기 n+층(34b) 및 비정질 실리콘층(34a)은 반도체층(34)으로 정의된다. 이러한, 제 2 마스크를 이용한 2차 식각시, 상기 반도체층(34)의 채널을 노출시키기 위해 상기 금속 물질층을 과식각하여 상기 n+층(34b) 및 소정 두께의 비정질 실리콘층(34a)이 일부 제거되도록 한다. As illustrated in FIG. 9D, the metal material layer and the n + layer corresponding to the second exposed channel portion are etched using the second mask from which the transflective portion is removed (20S). After this process, the remaining metal material layer becomes the source / drain electrodes 32a and 32b, and the n + layer 34b and the amorphous silicon layer 34a are defined as the semiconductor layer 34. In the second etching using the second mask, the n + layer 34b and the amorphous silicon layer 34a having a predetermined thickness are partially overetched by exposing the metal material layer to expose the channel of the semiconductor layer 34. To be removed.

이어, 상기 기판(30) 전면에 보호막(36)을 증착한다(51S).Subsequently, the passivation layer 36 is deposited on the entire surface of the substrate 30 (51S).

상기 보호막(36) 상부에 감광막(37과 동일층, PR : Photo Resist)을 전면 도포한(52S) 후, 도 9e와 같이, 상기 감광막(PR)을 노광 및 현상하여 감광막 패턴(37)을 형성한다.After the photoresist (PR: Photo Resist), which is the same layer as the photoresist layer 37, is completely coated on the passivation layer 36 (52S), as shown in FIG. 9E, the photoresist layer PR is exposed and developed to form a photoresist layer pattern 37. do.

도 9f와 같이, 상기 감광막 패턴(37)을 제 3 마스크로 이용하여 상기 보호막(36)을 선택적으로 제거하여 보호막 홀을 형성한다(53S). 이 경우, 제거되는 부위는 상기 드레인 전극(32b)과 이어 형성될 투명 도전막의 콘택이 이루어지는 부분 및 데이터 패드부의 이어 접촉되는 투명 도전막의 콘택이 이루어지는 소정 부위이며, 제거 공정은 건식각(dry etch)을 통해 이루어진다. 이 때, 상기 감광막 패턴(37)을 제 3 마스크로 이용한 식각시 상기 노출된 보호막(36)에서는 과식각이 발생하여 보호막 홀 하부에 위치한 드레인 전극(32b), n+층(34b), 비정질 실리콘층(34a) 및 게이트 절연막(35)이 모두 제거되어진다. As shown in FIG. 9F, the protective layer 36 is selectively removed using the photosensitive layer pattern 37 as a third mask to form a protective layer hole (53S). In this case, the portion to be removed is a portion at which the contact of the transparent conductive film to be formed next to the drain electrode 32b is made and a predetermined portion at which the contact of the transparent conductive film to be in contact with the data pad part is made, and the removing process is dry etched. Is done through. At this time, during etching using the photoresist pattern 37 as a third mask, over-etching occurs in the exposed passivation layer 36 so that the drain electrode 32b, n + layer 34b, and amorphous silicon layer disposed under the passivation layer hole. Both the 34a and the gate insulating film 35 are removed.

도 9g와 같이, 상기 보호막(36)을 포함한 기판(30) 전면에 투명 도전막(33)을 증착한다(54S). 이 때, 상기 감광막 패턴(37)의 상부를 포함한 상기 보호막 홀 측벽 및 그 내부, 즉, 노출된 기판(30) 표면에 상기 투명 도전막(33)이 증착된다.As illustrated in FIG. 9G, a transparent conductive film 33 is deposited on the entire surface of the substrate 30 including the passivation layer 36 (54S). In this case, the transparent conductive layer 33 is deposited on the sidewalls of the passivation layer including the upper portion of the photoresist layer pattern 37 and the inside of the passivation layer pattern 37.

도 9h와 같이, 상기 보호막(36) 상에 남아있는 상기 감광막 패턴(37)과 함께 감광막 패턴(37) 상부의 투명 도전막(33)을 스트립(strip)(55S)한다. 이 때, 상기 감광막 패턴(37)을 포함하여 상기 감광막 패턴(37) 상부의 투명 도전막(33)이 리프트 오프(lift off)법으로 벗겨지듯 제거되며, 이러한 투명 도전막 스트립 공정을 완료한 후에는, 상기 보호막 홀 내의 상기 드레인 전극(32b)과 사이드 콘택(side contact)되어 투명 도전막(33)이 남아있게 된다. 이와 같이, 상기 보호막 홀 내에 남아있는 상기 투명 도전막이 화소 전극(33a)으로 정의된다. As shown in FIG. 9H, the transparent conductive film 33 on the photoresist pattern 37 is stripped 55S together with the photoresist pattern 37 remaining on the passivation layer 36. At this time, the transparent conductive film 33 on the photosensitive film pattern 37 including the photosensitive film pattern 37 is removed by a lift off method, and after the transparent conductive film stripping process is completed. The side contact with the drain electrode 32b in the protective film hole leaves the transparent conductive film 33. As such, the transparent conductive film remaining in the protective film hole is defined as the pixel electrode 33a.

여기서, 상기 보호막 증착(51S) 및 감광막 도포(52S) 이후의 감광막 패턴을 형성하고, 이를 이용한 보호막 홀 형성 및 화소 전극(33)을 형성하는 공정(53S~55S)은 하나의 마스크, 즉, 제 3 마스크에 의해 이루어지는 공정들이다. Here, the process of forming the photoresist pattern after the protective film deposition 51S and the photoresist coating 52S, forming the protective film hole and forming the pixel electrode 33 using the same, is performed using one mask, that is, These are processes performed by three masks.

한편, 3 마스크 공정을 이용하여 액정 표시 장치를 제조시 패드 배선의 형성 되는 보호막 홀의 폭을 종래와 동일하게 형상을 유지한다면, 다음과 같이 형성 공정이 이루어질 것이다.Meanwhile, when the liquid crystal display device is manufactured using the three mask process, if the width of the passivation layer hole of the pad line is maintained in the same shape as in the related art, the forming process will be performed as follows.

도 10은 3 마스크 공정으로 제조한 액정 표시 장치의 데이터 패드부의 단면 및 상기 데이터 패드부에 대응되는 자동 검사용 탐침을 나타낸 도면이며, 도 11a 내지 도 11d는 도 10의 데이터 패드부에서 이루어지는 공정의 공정 순서도이다.10 is a cross-sectional view of a data pad portion of a liquid crystal display device manufactured by a three-mask process and a probe for automatic inspection corresponding to the data pad portion, and FIGS. 11A to 11D are views illustrating a process performed in the data pad portion of FIG. 10. Process flow chart.

먼저, 상기 기판(30) 상에 게이트 절연막(35)을 전면 증착한다.First, the gate insulating layer 35 is deposited on the substrate 30.

도 11a와 같이, 제 2 마스크를 이용하여 상기 금속 물질층, n+층(34b) 및 비정질 실리콘층(34a)을 전면 증착한 후 식각하게 되면, 상기 데이터 패드 배선(42)과 동일 폭으로(도 9 참조), n+층(34b) 및 비정질 실리콘층(34a)이 패터닝되어 남아있다(20S). As shown in FIG. 11A, when the metal material layer, the n + layer 34b, and the amorphous silicon layer 34a are all deposited and etched using a second mask, the metal material layer, the n + layer 34b, and the etching layer are the same width as the data pad line 42 (FIG. 11A). 9), the n + layer 34b and the amorphous silicon layer 34a remain patterned (20S).

이어, 상기 데이터 패드 배선(42)을 포함한 상기 게이트 절연막(35) 전면에 보호막을 전면 증착한다(51S).Subsequently, a passivation layer is deposited on the entire surface of the gate insulating layer 35 including the data pad line 42 (51S).

이어, 감광막을 도포한(52S) 후, 제 3 마스크를 이용하여 상기 감광막을 노광 및 현상하여 감광막 패턴(37)을 형성(53S)한다.Subsequently, after the photoresist film is applied (52S), the photoresist film is exposed and developed using a third mask to form the photoresist pattern 37 (53S).

도 11b와 같이, 상기 감광막 패턴(37)을 마스크로 하여 상기 보호막(36)을 선택적으로 제거하여 보호막 홀(40)을 형성한다(53S). 이 때, 상기 보호막 홀(40) 형성을 위한 건식각 공정시 상기 보호막(36) 하부의 데이터 패드 배선(42), n+층(34b), 비정질 실리콘층(34a), 게이트 절연막(35)까지 과식각되어 제거된다.As shown in FIG. 11B, the protective film 36 is selectively removed using the photosensitive film pattern 37 as a mask to form the protective film hole 40 (53S). At this time, during the dry etching process for forming the protective layer hole 40, the data pad wiring 42, the n + layer 34b, the amorphous silicon layer 34a, and the gate insulating layer 35 under the protective layer 36 are overeated. Each is removed.

도 11c와 같이, 상기 보호막 홀(40)을 포함한 감광막 패턴(37) 상에 투명 도전막(33)을 전면 증착한다(54S). 이 때, 투명 도전막(33)은 상기 감광막 패턴(37) 의 상부와 상기 보호막 홀(40)의 측벽 및 내부에 증착된다.As illustrated in FIG. 11C, the transparent conductive film 33 is entirely deposited on the photosensitive film pattern 37 including the protective film hole 40 (54S). At this time, the transparent conductive film 33 is deposited on the upper portion of the photosensitive film pattern 37 and the sidewalls and inside of the protective film hole 40.

도 11d와 같이, 상기 감광막 패턴(37)과 함께 그 상부의 상기 투명 도전막(33)을 리프트 오프(lift off)법으로 제거한다. 이 때, 감광막 패턴(37)이 남아있지 않은 상기 보호막 홀(40) 내에는 투명 도전막(33)이 잔류하고, 남아있는 투명 도전막이 투명 도전막 패턴(33b)으로 정의된다(55S).As shown in FIG. 11D, the transparent conductive film 33 on the upper portion of the photoresist film pattern 37 is removed by a lift off method. At this time, the transparent conductive film 33 remains in the protective film hole 40 in which the photosensitive film pattern 37 remains, and the remaining transparent conductive film is defined as the transparent conductive film pattern 33b (55S).

이와 같이, 3마스크 공정에서는 상기 투명 도전막 패턴(33b)이 형성되는 부위가 보호막 홀(40)에 한정되므로, 상기 보호막 홀(40) 폭으로 투명 도전막 패턴(33b)의 선폭이 결정된다.As described above, in the three-mask process, since the portion where the transparent conductive film pattern 33b is formed is limited to the protective film hole 40, the line width of the transparent conductive film pattern 33b is determined by the width of the protective film hole 40.

따라서, 도 10과 같이, 자동 검사용 탐침(60)을 이용하여 자동 검사를 진행시에는, 상부에서 인가되는 자동 검사용 탐침(60)의 폭이 10㎛ 정도이며, 상기 자동 검사용 탐침(60)의 쉬프팅 정도가 좌우 ±10㎛임을 감안할 때, 상기 자동 검사용 탐침(60)은 약 28±2㎛의 거리에 걸쳐 데이터 패드부에 대응되는데, 투명 도전막 패턴(33b)이 상기 보호막 홀 내부에만 약 22㎛ 정도의 선폭으로 남게되어, 자동 검사시 상기 자동 검사용 탐침(60)이 투명 도전막 패턴(33b)에 대응되지 않고 이탈하여 검사 오류가 발생하는 현상이 발생하였다.Accordingly, as shown in FIG. 10, when the automatic inspection is performed using the automatic inspection probe 60, the width of the automatic inspection probe 60 applied from the upper portion is about 10 μm, and the automatic inspection probe 60 is used. Considering that the shifting degree of Δ) is ± 10 μm, the automatic inspection probe 60 corresponds to the data pad part over a distance of about 28 ± 2 μm, and the transparent conductive layer pattern 33b is formed inside the protective layer hole. Only a line width of about 22 μm was left, and during the automatic inspection, the automatic inspection probe 60 did not correspond to the transparent conductive film pattern 33b, so that the inspection error occurred.

따라서, 3 마스크 공정에 의해 제조되는 액정 표시 장치의 경우, 상술한 바와 같이, 데이터 패드부위를 구성하게 되면, 상기 자동 검사용 탐침(60)이 투명 도전막 패턴(33b)에 접촉되지 않아, 조기 불량을 검출해내지 못하는 문제점이 발생되었다.Therefore, in the case of the liquid crystal display manufactured by the three-mask process, as described above, when the data pad portion is constituted, the automatic inspection probe 60 does not come into contact with the transparent conductive film pattern 33b. There was a problem that could not detect a defect.

따라서, 이하에서는 패드 부위의 구조를 변경하여 자동 검사가 가능한 본 발 명의 액정 표시 장치의 패드부 및 이의 패드부 형성 방법에 대해 설명한다.Therefore, hereinafter, the pad portion of the liquid crystal display device of the present invention and a method of forming the pad portion thereof, which can be automatically inspected by changing the structure of the pad portion, will be described.

이하에서 설명하는 본 발명의 액정 표시 장치는 3 마스크 공정으로 제조된 것이며, 화소부에서는 상술한 3 마스크 공정을 그대로 따르며, 패드부에서만 그 형상을 변경하여 자동 검사시 탐침에 대응되는 투명 도전막 패턴의 폭을 넓힌 것이다.The liquid crystal display of the present invention described below is manufactured by a three mask process, and the pixel portion follows the above three mask process as it is, and changes its shape only in the pad portion so as to correspond to the probe at the time of automatic inspection. Will be widened.

-- 제 1 실시예 --First Embodiment

도 12는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 데이터 패드부를 나타낸 평면도이며, 도 13은 도 12의 Ⅳ~Ⅳ' 선상의 단면도이다.12 is a plan view illustrating a data pad part of a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 13 is a cross-sectional view taken along line IV to IV ′ of FIG. 12.

도 12와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치의 데이터 패드부는 소정 간격 이격되어 형성된 복수개의 데이터 패드 배선 상에 각각 형성되는 보호막 홀의 폭을 자동 검사용 탐침(130)의 대응 폭보다 크게 형성한다.As shown in FIG. 12, the data pad portion of the liquid crystal display according to the first exemplary embodiment corresponds to the width of the passivation hole formed on each of the plurality of data pad lines spaced apart from each other by a predetermined interval. To form larger.

여기서, 상기 자동 검사용 탐침(130)의 대응 폭은 도 13과 같이, 상기 자동 검사용 탐침(130)의 폭 및 좌우 쉬프팅 마진 폭이 고려된 것이다. 즉, 상기 자동 검사용 탐침(130)의 폭은 약 10㎛이며, 좌우 쉬프팅(shifting) 마진 폭은 약 10㎛이므로, 상기 자동 검사용 탐침(130)의 기판 대응 폭은 약 28±2㎛이다. 따라서, 상기 보호막 홀의 폭을 30㎛보다는 크게 형성하여 상기 자동 검사용 탐침(130)이 어느 쪽으로 쉬프팅되더라도 자동 검사시 보호막 홀 내에 형성된 투명 도전막 패턴(113a)에 대응되도록 한다.Here, the corresponding width of the automatic inspection probe 130 is to consider the width and the left and right shifting margin width of the automatic inspection probe 130, as shown in FIG. That is, since the width of the automatic inspection probe 130 is about 10 μm and the left and right shifting margin width is about 10 μm, the substrate corresponding width of the automatic inspection probe 130 is about 28 ± 2 μm. . Therefore, the width of the protective film hole is formed to be larger than 30 μm so that the automatic inspection probe 130 may correspond to the transparent conductive film pattern 113a formed in the protective film hole during the automatic inspection even if the automatic inspection probe 130 is shifted to any side.

상기 보호막 홀(125)은 상기 데이터 패드부의 데이터 패드 배선(122)에 형성되며, 그 형상은 일 부분의 폭이 타 부위보다 상대적으로 굵은 형상이다. 상기 타 부위보다 상대적으로 굵은 일 부분에서의 보호막 홀(125)은 상기 데이터 패드 배선(122)의 일측을 지나 형성된다. 이 때, 상기 보호막 (125)홀을 가르지르는 단면으로 살펴보면, 도 13과 같이, 상기 보호막 홀의 타측에서만 데이터 패드 배선(122)이 남아있고, 상기 데이터 배선(122)의 일측에서는 상기 데이터 패드 배선(122)이 남아있지 않다. 이 경우, 상기 데이터 배선(122)의 타측과 상기 보호막 홀 내의 화소 전극(113)은 사이트 콘택(side contact)을 이룬다.The passivation hole 125 is formed in the data pad line 122 of the data pad part, and the shape of the passivation hole 125 is relatively thicker than that of the other part. The passivation hole 125 in a portion relatively thicker than the other portion is formed through one side of the data pad line 122. At this time, as shown in the cross section of the protective film 125 hole, as shown in Fig. 13, the data pad wiring 122 remains only on the other side of the protective film hole, and on one side of the data wiring 122 122) does not remain. In this case, the other side of the data line 122 and the pixel electrode 113 in the passivation hole make a side contact.

이하, 상술한 도면을 참조하여 본 발명의 제 1 실시예에 따른 액정 표시 장치의 데이터 패드부의 형성 방법에 대해 설명한다. 이 경우, 본 발명의 액정 표시 장치의 화소부는 3마스크 공정(도 6참고)으로 제조된 액정 표시 장치와 동일 구조이다.Hereinafter, a method of forming the data pad portion of the liquid crystal display according to the first embodiment of the present invention will be described with reference to the above-described drawings. In this case, the pixel portion of the liquid crystal display device of the present invention has the same structure as the liquid crystal display device manufactured by the three mask process (see FIG. 6).

도 14a 내지 도 14d는 도 12의 Ⅳ~Ⅳ' 선상에서 이루어지는 공정의 공정 순서도이다.14A to 14D are process flowcharts of a process performed along line IV to IV 'of FIG. 12.

도 14a와 같이, 기판(100) 전면에, 게이트 절연막(115), 비정질 실리콘층(114a)과 동일층), n+층(114b와 동일층), 금속 물질층(122와 동일층)을 차례로 증착한다.As shown in FIG. 14A, the gate insulating film 115, the same layer as the amorphous silicon layer 114a), the n + layer (the same layer as the 114b), and the metal material layer 122 and the same layer are sequentially deposited on the entire surface of the substrate 100. do.

이어, 화소부의 데이터 배선 형성 공정과 동시에 상기 금속 물질층(122와 동일층), n+층(114b와 동일층), 비정질 실리콘층(114a와 동일층)을 선택적으로 제거하여 데이터 패드 배선(122)을 형성한다. 이 경우, 상기 데이터 패드 배선(122)의 하부의 n+층(114b), 비정질 실리콘층(114a)도 이와 동일폭으로 패터닝한다.Subsequently, at the same time as the data wiring forming process of the pixel portion, the metal material layer 122 and the n + layer 114b and the amorphous silicon layer 114a are removed to selectively remove the data pad wiring 122. To form. In this case, the n + layer 114b and the amorphous silicon layer 114a below the data pad wiring 122 are also patterned in the same width.

이어, 상기 금속 물질층(122과 동일층) 전면에 보호막(116)을 증착한다.Subsequently, the passivation layer 116 is deposited on the entire surface of the metal material layer 122.

이어, 상기 보호막(116) 상부에 감광막을 도포한 후, 이를 노광 및 현상하여 감광막 패턴(117)을 형성한다. 이 때, 상기 감광막 패턴(117)은 상기 데이터 패드 배선(122)의 소정 부분에 대응하여 상기 데이터 패드 배선(122)의 일측이 오픈되는 형상으로 형성하여, 소정 부분에서 상기 감광막 패턴으로 형성되는 보호막 홀(도 14b의 125 참조) 내에 형성되는 투명 도전막 패턴의 선폭이 그 상부에 접촉되는 자동 검사용 탐침의 대응 폭보다 크게 한다.Subsequently, after the photoresist is coated on the passivation layer 116, the photoresist pattern 117 is formed by exposing and developing the photoresist. In this case, the photosensitive film pattern 117 is formed in a shape in which one side of the data pad wiring 122 is opened to correspond to a predetermined portion of the data pad wiring 122, and a protective film formed of the photosensitive film pattern at a predetermined portion. The line width of the transparent conductive film pattern formed in the hole (see 125 in FIG. 14B) is made larger than the corresponding width of the automatic inspection probe in contact with the upper portion.

도 14b와 같이, 상기 감광막 패턴(117)을 마스크로 하여 상기 보호막(116), 데이터 패드 배선(122), n+층(114b), 비정질 실리콘층(114a), 게이트 절연막(115)을 소정 폭 제거하여 보호막 홀(125)을 형성한다. 상기 감광막 패턴(117)에 의해 보호막 홀(125)이 형성되므로, 상기 보호막 홀(125)은 도 13과 같이, 상기 데이터 패드 배선(122)의 소정 부분에서 데이터 패드 배선(122)의 일측을 오픈하여 일측에서 데이터 패드 배선(122)을 제거되도록 하여 굵은 폭으로 형성하고, 그 외 부분에서는 상기 데이터 패드 배선(122) 내부에 형성된다.As shown in FIG. 14B, the protective film 116, the data pad wiring 122, the n + layer 114b, the amorphous silicon layer 114a, and the gate insulating film 115 are removed by using the photoresist pattern 117 as a mask. The protective film hole 125 is formed. Since the protective film hole 125 is formed by the photoresist pattern 117, the protective film hole 125 opens one side of the data pad wiring 122 at a predetermined portion of the data pad wiring 122 as shown in FIG. 13. As a result, one side of the data pad wiring 122 is removed to form a thicker width, and the other portion is formed inside the data pad wiring 122.

도 14c와 같이, 상기 보호막 홀(125)을 포함한 상기 감광막 패턴(117) 상부에 투명 도전막(113)을 증착한다. 이 때, 상기 보호막 홀(125) 내부에는 감광막 패턴(117)이 남아있지 않은 상태로, 상기 투명 도전막(113)은 상기 보호막(116)의 측벽 및 그 내부에 직접 접촉하여 있는 상태이다.As illustrated in FIG. 14C, a transparent conductive layer 113 is deposited on the photoresist layer pattern 117 including the passivation layer hole 125. In this case, the photosensitive film pattern 117 is not left in the protective film hole 125, and the transparent conductive film 113 is in direct contact with the sidewall of the protective film 116 and the inside thereof.

도 14d와 같이, 상기 보호막(116) 상부에 남아있는 감광막 패턴(117)을 상기 감광막 패턴(117) 하부에 투명 도전막(113)을 함께 리프트 오프(lift off)하여 함께 제거한다. 이 때, 상기 감광막 패턴(117)은 보호막 홀(125)을 제외한 영역에 남 아있고, 상기 보호막 홀(125) 내부에는 남아있지 않으므로, 리프트 오프 공정 후, 투명 도전막(113)은 상기 보호막 홀(125) 내부 및 측벽에만 남아 투명 도전막 패턴(113a)으로 정의된다. As shown in FIG. 14D, the photoresist pattern 117 remaining on the passivation layer 116 is lifted off and removed together with the transparent conductive layer 113 under the photoresist layer pattern 117. In this case, since the photoresist pattern 117 remains in an area except the passivation hole 125 and does not remain inside the passivation hole 125, after the lift-off process, the transparent conductive layer 113 may pass through the passivation layer hole. It is defined as the transparent conductive film pattern 113a remaining only inside and at the sidewalls 125.

이와 같은 형성 방법으로 형성된 본 발명의 제 1 실시예에 따른 액정 표시 장치의 패드부는, 상기 보호막 홀(125)이 데이터 패드 배선(122)의 일측을 지나 형성되어, 그 내부의 투명 도전막 패턴(113a)을 형성한 후, 상부에 자동 검사용 탐침(130)을 대응시키게 되어 자동 검사용 탐침(130)의 대응 폭(자동 검사용 탐침의 폭 + 좌우 이동 폭)보다 넓은 접촉 면적을 확보하여 안정한 검사 공정을 기대할 수 있다.In the pad part of the liquid crystal display according to the first exemplary embodiment of the present invention, the protective film hole 125 is formed to pass through one side of the data pad wiring 122 to form a transparent conductive film pattern therein. After forming 113a), the automatic inspection probe 130 is corresponded to the upper portion to secure a stable contact area larger than the corresponding width of the automatic inspection probe 130 (width of the automatic inspection probe + left and right movement width). An inspection process can be expected.

- 제 2 실시예 -Second Embodiment

도 15는 본 발명의 제 2 실시예에 따른 액정 표시 장치의 데이터 패드부를 나타낸 평면도이며, 도 16은 도 15의 Ⅴ~Ⅴ' 선상의 단면도이다.FIG. 15 is a plan view illustrating a data pad part of a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 16 is a cross-sectional view taken along the line VV ′ of FIG. 15.

도 15 및 도 16과 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치의 데이터 패드부는 기판 상에 동일한 간격으로 이격된 복수개의 데이터 패드 배선(122)과, 상기 복수개의 데이터 패드 배선을 덮도록 형성된 보호막(116)과, 상기 각 데이터 패드 배선(122)의 소정 부위에서 서로 이격되어 상기 데이터 패드 배선(122)의 양측을 각각 지나도록, 상기 보호막(116), 상기 데이터 패드 배선(122)을 제거하여 형성된 제 1, 제 2의 보호막 홀(135a, 135b)과, 상기 제 1, 제 2 보호막 홀(135a, 135b) 내부와 그 측벽 및 상기 제 1, 제 2 보호막 홀(135a, 135b) 사이를 지나도록 형성된 투명 도전막 패턴(113a)을 포함하여 이루어진다.15 and 16, the data pad portion of the liquid crystal display according to the second exemplary embodiment covers the plurality of data pad wires 122 and the plurality of data pad wires spaced at equal intervals on a substrate. The passivation layer 116 and the data pad line 122 so as to pass through both sides of the data pad line 122 to be spaced apart from each other at a predetermined portion of the data pad line 122. The first and second passivation layer holes 135a and 135b formed by removing the first and second passivation layer holes 135a and 135b, the inner sidewalls of the first and second passivation layer holes 135a and 135b, and sidewalls thereof, and the first and second passivation layer holes 135a and 135b. It includes a transparent conductive film pattern 113a formed to pass through.

이와 같이, 형성된 데이터 패드부에서는, 상기 제 1, 제 2 보호막 홀 사이의 상기 데이터 패드 배선(122)과 상기 투명 도전막 패턴(113a)이 사이드 콘택된다.As described above, in the formed data pad part, the data pad wiring 122 and the transparent conductive film pattern 113a between the first and second passivation film holes are in side contact.

자동 검사시 자동 검사용 탐침(130)은 상기 데이터 패드 배선(122)의 상부에 대응되는데, 상기 자동 검사용 탐침(130)의 대응 폭이 30㎛이라 하더라도, 상기 투명 도전막 패턴(113a)은 소정 부위에서 상기 데이터 패드 배선(122)의 양측을 지나는 선폭으로 형성되므로, 적어도 상기 데이터 패드 배선(122)보다는 상기 자동 검사용 탐침(130)의 접촉 영역이 큰 폭으로 형성된다. 예를 들어, 상기 데이터 패드 배선(122)이 36㎛이라고 할 때, 상기 자동 검사용 탐침(130)이 상기 데이터 패드 배선(122) 상부에 어디에 위치하여도 상기 자동 검사용 탐침(130)과 안정적으로 접촉된다.In the automatic inspection, the automatic inspection probe 130 corresponds to the upper portion of the data pad wiring 122. Even if the corresponding width of the automatic inspection probe 130 is 30 μm, the transparent conductive film pattern 113a Since a line width is formed at a predetermined portion passing through both sides of the data pad line 122, a contact area of the automatic inspection probe 130 is formed to have a larger width than at least the data pad line 122. For example, when the data pad wiring 122 is 36 μm, the automatic test probe 130 may be stable with the automatic test probe 130 even if the automatic test probe 130 is positioned above the data pad wire 122. Contact with.

상기 제 1, 제 2 보호막 홀(135a 135b)이 형성되는 부분은 상기 데이터 패드 배선(122)에 대해 소정 부분이다. 도 15와 같이, 그 외의 부분에서는 상기 데이터 패드 배선(122) 내부에 보호막 홀을 형성한다.A portion where the first and second passivation layer holes 135a 135b are formed is a predetermined portion with respect to the data pad line 122. As shown in FIG. 15, the passivation layer hole is formed in the data pad wiring 122 in other portions.

여기서, 상기 제 1, 제 2 보호막 홀(135a, 135b) 사이에 남아있는 데이터 패드 배선(122)은 각각 양측에서 투명 도전막 패턴(113a)과 사이드 콘택된다.Here, the data pad wiring 122 remaining between the first and second passivation layer holes 135a and 135b is in side contact with the transparent conductive layer pattern 113a at both sides thereof.

이하, 상술한 도면을 참조하여 본 발명의 제 2 실시예에 따른 액정 표시 장치의 데이터 패드부의 형성 방법에 대해 설명한다. 이 경우, 본 발명의 액정 표시 장치의 화소부는 3마스크 공정(도 6참고)으로 제조된 액정 표시 장치와 동일 구조이다.Hereinafter, a method of forming a data pad portion of a liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to the drawings. In this case, the pixel portion of the liquid crystal display device of the present invention has the same structure as the liquid crystal display device manufactured by the three mask process (see FIG. 6).

도 17a 내지 도 17d는 도 15의 Ⅴ~Ⅴ' 선상에서 이루어지는 공정의 공정 순 서도이다.17A to 17D are process flowcharts of a process performed along the line VV ′ in FIG. 15.

도 17a와 같이, 기판(100) 전면에, 게이트 절연막(115), 비정질 실리콘층(114a)와 동일층), n+층(114b와 동일층), 금속 물질층(122와 동일층)을 차례로 증착한다.As illustrated in FIG. 17A, the gate insulating film 115, the same layer as the amorphous silicon layer 114a), the n + layer (the same layer as the 114b), and the metal material layer 122 and the same layer are sequentially deposited on the entire surface of the substrate 100. do.

이어, 화소부의 데이터 배선 형성 공정과 동시에 상기 금속 물질층(122와 동일층), n+층(114b와 동일층), 비정질 실리콘층(114a와 동일층)을 선택적으로 제거하여 데이터 패드 배선(122)을 형성한다. 이 경우, 상기 데이터 패드 배선(122)의 하부의 n+층(114b), 비정질 실리콘층(114a)도 이와 동일폭으로 패터닝한다.Subsequently, at the same time as the data wiring forming process of the pixel portion, the metal material layer 122 and the n + layer 114b and the amorphous silicon layer 114a are removed to selectively remove the data pad wiring 122. To form. In this case, the n + layer 114b and the amorphous silicon layer 114a below the data pad wiring 122 are also patterned in the same width.

이어, 상기 금속 물질층(122과 동일층) 전면에 보호막(116)을 증착한다.Subsequently, the passivation layer 116 is deposited on the entire surface of the metal material layer 122.

이어, 상기 보호막(116) 상부에 감광막을 도포한 후, 이를 노광 및 현상하여 감광막 패턴(127)을 형성한다. 이 때, 상기 감광막 패턴(127)은, 상기 각 데이터 패드 배선(122)에 대응하여 각각 서로 소정 간격 이격되어 각 데이터 패드 배선(122)의 일측, 타측을 오픈하는 제 1, 제 2 보호막 홀 영역을 정의하도록 형성한다. Subsequently, after the photoresist film is coated on the passivation layer 116, the photoresist pattern 127 is formed by exposing and developing the photoresist film. In this case, the photoresist layer patterns 127 may be spaced apart from each other by a predetermined interval in correspondence with the data pad lines 122 to open one side and the other side of the data pad line 122. To define it.

도 17b와 같이, 상기 감광막 패턴(127)을 마스크로 하여 상기 보호막(116), 데이터 패드 배선(122), n+층(114b), 비정질 실리콘층(114a), 게이트 절연막(115)을 소정 폭 제거하여 제 1, 제 2 보호막 홀(135a, 135b)을 형성한다. 상기 제 1, 제 2 보호막 홀(135a, 135b)은 도 15와 같이, 상기 데이터 패드 배선(122)의 소정 부분에서 서로 소정 간격 이격하여 각각 데이터 패드 배선(122)의 일측, 타측의 데이터 패드 배선(122)이 제거되도록 하여 형성한다. 상기 데이터 패드 배선(122)의 소정 부분 이외 부분에서는 상기 데이터 패드 배선(122) 내부에 보호막 홀이 형성된다.As shown in FIG. 17B, the protective film 116, the data pad wiring 122, the n + layer 114b, the amorphous silicon layer 114a, and the gate insulating film 115 are removed by using the photoresist pattern 127 as a mask. Thus, the first and second passivation layer holes 135a and 135b are formed. As shown in FIG. 15, the first and second passivation layer holes 135a and 135b are spaced apart from each other at predetermined portions of the data pad line 122 by one side and the data pad line of one side and the other side of the data pad line 122, respectively. It is formed so that 122 is removed. In a portion other than a predetermined portion of the data pad line 122, a protective film hole is formed in the data pad line 122.

도 17c와 같이, 상기 제 1, 제 2 보호막 홀(135a, 135b)을 포함한 상기 감광막 패턴(127) 상부 전면에 투명 도전막(113과 동일층)을 증착한다.As illustrated in FIG. 17C, a transparent conductive film 113 and the same layer are deposited on the entire upper surface of the photoresist pattern 127 including the first and second passivation layer holes 135a and 135b.

도 17d와 같이, 상기 보호막(116) 상부에 남아있는 감광막 패턴(127)을 리프트 오프(lift off)하여 상기 감광막 패턴(127)과 함께 그 하부에 투명 도전막(113)을 함께 스트립할 수 있다. 이 때, 상기 감광막 패턴(127)은 상기 제 1, 제 2 보호막 홀(135a, 135b)을 제외한 영역에 남아있고, 상기 제 1, 제 2 보호막 홀(135a, 135b) 내부에는 남아있지 않으므로, 투명 도전막(113)은 상기 제 1, 제 2 보호막 홀(135a, 135b)의 내부 및 측벽, 그리고, 상기 제 1, 제 2 보호막 홀(135a, 135b)사이에 남아 투명 도전막 패턴(113a)으로 정의된다. As shown in FIG. 17D, the photoresist pattern 127 remaining on the upper portion of the passivation layer 116 may be lifted off to strip the transparent conductive layer 113 together with the photoresist layer pattern 127. . In this case, the photoresist layer pattern 127 remains in regions except for the first and second passivation layer holes 135a and 135b and is not left inside the first and second passivation layer holes 135a and 135b. The conductive layer 113 remains between the inner and sidewalls of the first and second passivation layer holes 135a and 135b and between the first and second passivation layer holes 135a and 135b to form a transparent conductive layer pattern 113a. Is defined.

이와 같은 형성 방법으로 형성된 본 발명의 제 2 실시예에 따른 액정 표시 장치의 패드부는 상기 제 1, 제 2 보호막 홀(135a, 135b)이 데이터 패드 배선(122)의 일측, 타측을 지나고, 상기 제 1, 제 2 보호막 홀(135a, 135b)을 지나도록 투명 도전막 패턴(113a)이 형성되어, 상기 투명 도전막 패턴(113a) 상부에 자동 검사용 탐침(130)을 대응시키는 경우, 적어도 데이터 패드 배선 선폭보다는 넓은 선폭의 투명 도전막 패턴(113a)에 상기 자동 검사용 탐침(130)이 대응되게 되어 넓은 접촉 면적을 확보하여 안정한 검사 공정을 기대할 수 있다.The pad portion of the liquid crystal display according to the second exemplary embodiment of the present invention formed by the formation method as described above passes through one side and the other side of the data pad line 122 through the first and second passivation layer holes 135a and 135b. In the case where the transparent conductive film pattern 113a is formed to pass through the first and second protective film holes 135a and 135b to correspond to the automatic inspection probe 130 on the transparent conductive film pattern 113a, at least a data pad Since the automatic inspection probe 130 corresponds to the transparent conductive film pattern 113a having a wider line width than the wire line width, a stable contact process may be expected by securing a wide contact area.

이와 같이, 본 발명의 액정 표시 장치의 패드부 및 이의 형성 방법은, 3 마스크 공정시 보호막 홀의 폭으로 투명 도전막 패턴(113a)의 선폭이 결정됨을 감안 하여, 보호막 홀이 패드 배선의 일측을 지나거나 혹은 두 개의 보호막을 홀을 각각 데이터 패드 배선의 일측, 타측을 지나도록 하여 보호막 홀의 폭을 늘리는 구조를 취함으로써, 상기 보호막 홀 내부 및 측벽에 형성되는 투명 도전막 패턴이 상부에 자동 검사용 탐침과 넓은 면적에서 여유롭게 대응될 수 있도록 한 것이다.As described above, in the pad portion and the method of forming the liquid crystal display of the present invention, the line width of the transparent conductive film pattern 113a is determined by the width of the protective film hole during the three mask process, so that the protective film hole passes through one side of the pad wiring. Or two passivation layers having holes passing through one side and the other side of the data pad wiring, respectively, to increase the width of the passivation hole, thereby forming a transparent conductive pattern formed on the inside of the passivation hole and on the sidewalls. It is to be able to cope effortlessly in large area.

상술한 실시예에서는 데이터 패드부에 대해서만 설명하였지만, 이는 게이트 패드 배선과 투명 도전막 패턴의 콘택이 이루어지는 부분에 자동 검사용 탐침이 대응되는 게이트 패드부로 그 실시예를 확장, 변경할 수 있다.In the above-described embodiment, only the data pad portion has been described. However, the embodiment may be expanded and changed to a gate pad portion in which an automatic inspection probe corresponds to a portion where a contact between the gate pad wiring and the transparent conductive layer pattern is made.

상기와 같은 본 발명의 액정 표시 장치의 패드부 및 이의 형성 방법은 다음과 같은 효과가 있다.As described above, the pad part of the liquid crystal display of the present invention and a method of forming the same have the following effects.

첫째, 패드 배선 상에 형성하는 보호막 홀의 폭을 소정 부분에서 패드 배선의 일측을 오픈하는 형상이나, 서로 이격한 두 개의 보호막 홀이 패드 배선의 일측, 타측으로 오픈하는 형상으로 형성하여, 그 상부에 형성되는 투명 도전막 패턴을 보다 넓은 선폭으로 형성할 수 있다.First, the width of the protective film hole formed on the pad wiring is formed in a shape in which one side of the pad wiring is opened at a predetermined portion, or two protective film holes spaced apart from each other are formed in a shape that opens to one side and the other side of the pad wiring. The formed transparent conductive film pattern can be formed with a wider line width.

둘째, 박막 트랜지스터 어레이 기판 형성 후, 전기적 검사(MPS:Mass Production System)시 패드 저항을 확보할 수 있어, 보다 안정적으로 검사가 가능하다.Second, after forming the thin film transistor array substrate, it is possible to secure the pad resistance during an electrical test (MPS: Mass Production System), thereby enabling a more stable test.

셋째, 투명 도전막 패턴이 보다 넓은 선폭으로 형성되어, 상부에서 접촉되는 자동 검사용 탐침과의 접촉 면적을 늘릴 수 있어, 자동 검사를 안정적으로 할 수 있다. Third, the transparent conductive film pattern is formed with a wider line width, so that the contact area with the automatic inspection probe contacted from the upper side can be increased, and the automatic inspection can be made stable.                     

넷째, 액정 표시 장치의 완성 전 액정 패널(셀 공정 완료 후) 상태에서 불량 검출이 가능하다.
Fourth, defect detection is possible in the state of the liquid crystal panel (after completion of the cell process) before the completion of the liquid crystal display device.

Claims (21)

기판 상에 동일한 간격으로 이격된 복수개의 패드 배선;A plurality of pad wires spaced at equal intervals on the substrate; 상기 복수개의 패드 배선을 덮도록 형성된 보호막;A protective film formed to cover the plurality of pad wires; 상기 각 패드 배선의 소정 부위에서 상기 패드 배선의 일측만이 측면에 남도록 자동 검사용 탐침의 대응 폭보다 큰 폭으로 상기 보호막, 패드 배선을 제거하여 형성된 보호막 홀; 및A protective film hole formed by removing the protective film and the pad wiring to a width larger than a corresponding width of the automatic inspection probe so that only one side of the pad wiring remains on a side at a predetermined portion of each pad wiring; And 상기 보호막 홀 내부 및 그 측벽에 형성된 투명 도전막 패턴을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 패드부.And a transparent conductive layer pattern formed on the sidewalls of the protective layer hole. 제 1항에 있어서,The method of claim 1, 상기 보호막 홀은 상기 각 패드 배선의 소정 부위에서는 상기 자동 검사용 탐침의 대응 폭보다 큰 폭으로 형성되며, 그 외 부위에서는 상기 패드 배선 내부에 형성된 것을 특징으로 하는 액정 표시 장치의 패드부.The passivation hole is formed at a predetermined portion of each pad line, the width of which is larger than a corresponding width of the automatic inspection probe, and at other portions, the passivation hole is formed inside the pad line. 제 1항에 있어서,The method of claim 1, 상기 자동 검사용 탐침의 대응 폭은 상기 자동 검사용 탐침의 폭 및 좌우 쉬프팅 폭이 고려된 것임을 특징으로 하는 액정 표시 장치의 패드부.The corresponding width of the automatic inspection probe is a pad portion of the liquid crystal display device, characterized in that the width and the left and right shifting width of the automatic inspection probe is considered. 제 1항에 있어서,The method of claim 1, 상기 보호막 홀에서 상기 패드 배선의 일측과 상기 투명 도전막 패턴을 사이드 콘택됨을 특징으로 하는 액정 표시 장치의 패드부.And a side contact between one side of the pad line and the transparent conductive layer pattern in the passivation layer hole. 제 1항에 있어서,The method of claim 1, 상기 패드 배선은 데이터 패드 배선임을 특징으로 하는 액정 표시 장치의 패드부.And the pad line is a data pad line. 제 5항에 있어서,The method of claim 5, 상기 데이터 패드 배선 하부에 동일 폭으로 반도체층이 더 형성되어 있는 것을 특징으로 하는 액정 표시 장치의 패드부.A pad portion of the liquid crystal display device, wherein a semiconductor layer is further formed under the data pad line with the same width. 제 1항에 있어서,The method of claim 1, 상기 패드 배선은 게이트 패드 배선임을 특징으로 하는 액정 표시 장치의 패드부.And the pad wiring is a gate pad wiring. 기판 상에 동일한 간격으로 이격된 복수개의 패드 배선;A plurality of pad wires spaced at equal intervals on the substrate; 상기 복수개의 패드 배선을 덮도록 형성된 보호막;A protective film formed to cover the plurality of pad wires; 상기 각 패드 배선의 소정 부위에서 서로 이격되어 상기 패드 배선의 양측을 각각 지나도록, 상기 보호막, 패드 배선을 제거하여 형성된 제 1, 제 2의 보호막 홀; 및First and second passivation layer holes formed by removing the passivation layer and the pad line to be spaced apart from each other at a predetermined portion of the pad line to pass through both sides of the pad line; And 상기 제 1, 제 2 보호막 홀 내부와 그 측벽 및 상기 제 1, 제 2 보호막 사이를 지나도록 형성된 투명 도전막 패턴을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 패드부.And a transparent conductive layer pattern formed to pass through the first and second passivation layer holes and the sidewalls thereof and between the first and second passivation layers. 제 8항에 있어서,The method of claim 8, 상기 제 1, 제 2 보호막 홀 사이의 상기 패드 배선과 상기 투명 도전막 패턴이 사이드 콘택됨을 특징으로 하는 액정 표시 장치의 패드부.The pad portion of the liquid crystal display device, wherein the pad line between the first and second passivation layer holes and the transparent conductive layer pattern are in side contact. 제 8항에 있어서,The method of claim 8, 상기 패드 배선은 데이터 패드 배선임을 특징으로 하는 액정 표시 장치의 패드부.And the pad line is a data pad line. 제 10항에 있어서,The method of claim 10, 상기 데이터 패드 배선 하부에 동일 폭으로 반도체층이 더 형성되어 있는 것을 특징으로 하는 액정 표시 장치의 패드부.A pad portion of the liquid crystal display device, wherein a semiconductor layer is further formed under the data pad line with the same width. 제 8항에 있어서,The method of claim 8, 상기 패드 배선은 게이트 패드 배선임을 특징으로 하는 액정 표시 장치의 패드부.And the pad wiring is a gate pad wiring. 기판 상에 동일한 간격으로 이격된 복수개의 패드 배선을 형성하는 단계;Forming a plurality of pad lines spaced at equal intervals on the substrate; 상기 복수개의 패드 배선을 덮도록 보호막을 형성하는 단계;Forming a protective film to cover the plurality of pad wires; 상기 보호막 전면에 감광막을 도포하는 단계;Applying a photoresist to the entire surface of the protective film; 상기 감광막을 노광 및 현상하여 자동 검사용 탐침의 대응 폭에 비해 큰 폭으로 상기 각 패드 배선별로 일측을 오픈하여 감광막 패턴을 형성하는 단계;Exposing and developing the photoresist to form a photoresist pattern by opening one side of each pad line with a width larger than a corresponding width of the automatic inspection probe; 상기 감광막 패턴을 마스크로 하여 상기 보호막, 패드 배선을 제거하여 보호막 홀을 형성하는 단계;Forming a protective film hole by removing the protective film and the pad wiring using the photosensitive film pattern as a mask; 상기 감광막 패턴을 포함한 기판 전면에 투명 도전막을 증착하는 단계; 및Depositing a transparent conductive film on the entire surface of the substrate including the photoresist pattern; And 상기 감광막 패턴과, 그 상부의 투명 도전막을 리프트 오프(lift-off)하여 상기 보호막 홀 내부 및 측벽에 투명 도전막 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.And forming a transparent conductive layer pattern on the sidewalls of the protective film hole and on the sidewalls by lifting off the photoresist pattern and the transparent conductive layer thereon. . 제 13항에 있어서,The method of claim 13, 상기 자동 검사용 탐침의 대응 폭은 상기 자동 검사용 탐침의 폭 및 좌우 쉬프팅 마진 폭이 고려된 것임을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.The corresponding width of the automatic inspection probe is a width of the automatic inspection probe and the left and right shifting margin width are considered. 제 13항에 있어서,The method of claim 13, 상기 패드 배선은 데이터 패드 배선임을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.And the pad line is a data pad line. 제 15항에 있어서,The method of claim 15, 상기 데이터 패드 배선 형성시 상기 데이터 패드 배선 물질 하부에 반도체층을 먼저 증착하여, 상기 데이터 패드 배선과 동일 폭으로 반도체층을 패터닝하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.And depositing a semiconductor layer under the data pad wiring material to form a semiconductor layer with the same width as that of the data pad wiring when forming the data pad wiring. . 제 13항에 있어서,The method of claim 13, 상기 패드 배선은 게이트 패드 배선임을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.And forming the pad portion of the pad portion of the liquid crystal display device. 기판 상에 동일한 간격으로 이격된 복수개의 패드 배선을 형성하는 단계;Forming a plurality of pad lines spaced at equal intervals on the substrate; 상기 복수개의 패드 배선을 덮도록 보호막을 형성하는 단계;Forming a protective film to cover the plurality of pad wires; 상기 보호막 전면에 감광막을 도포하는 단계;Applying a photoresist to the entire surface of the protective film; 상기 감광막을 노광 및 현상하여 상기 각 패드 배선에 대응하여 각각 서로 소정 간격 이격되어 각 패드 배선의 일측, 타측을 오픈하는 제 1, 제 2 보호막 홀을 정의하는 감광막 패턴을 형성하는 단계;Exposing and developing the photoresist to form photoresist patterns defining first and second passivation layer holes spaced apart from each other by a predetermined interval to open one side and the other side of each pad line; 상기 감광막 패턴을 마스크로 하여 상기 보호막, 패드배선을 제거하여 제 1, 제 2의 보호막 홀을 형성하는 단계;Forming the first and second passivation layer holes by removing the passivation layer and the pad wiring using the photosensitive layer pattern as a mask; 상기 감광막 패턴을 포함한 기판 전면에 투명 도전막을 증착하는 단계; 및Depositing a transparent conductive film on the entire surface of the substrate including the photoresist pattern; And 상기 감광막 패턴과, 그 상부의 투명 도전막을 리프트 오프(lift-off)하여 상기 보호막 홀 내부 및 측벽에 투명 도전막 패턴을 형성하는 단계;를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.Forming a pad portion of the liquid crystal display device, comprising: lifting-off the photosensitive film pattern and the transparent conductive film thereon to form a transparent conductive film pattern in the protective film hole and on the sidewalls of the protective film hole. Way. 제 18항에 있어서,The method of claim 18, 상기 패드 배선은 데이터 패드 배선임을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.And the pad line is a data pad line. 제 19항에 있어서,The method of claim 19, 상기 데이터 패드 배선 형성시 상기 데이터 패드 배선 물질 하부에 반도체층을 먼저 증착하여, 상기 데이터 패드 배선과 동일 폭으로 반도체층을 패터닝하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.And depositing a semiconductor layer under the data pad wiring material to form a semiconductor layer with the same width as that of the data pad wiring when forming the data pad wiring. . 제 18항에 있어서,The method of claim 18, 상기 패드 배선은 게이트 패드 배선임을 특징으로 하는 액정 표시 장치의 패드부의 형성 방법.And forming the pad portion of the pad portion of the liquid crystal display device.
KR1020030100989A 2003-10-14 2003-12-30 Pad portion of liquid crystal display and forming method thereof Expired - Fee Related KR100672642B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030100989A KR100672642B1 (en) 2003-12-30 2003-12-30 Pad portion of liquid crystal display and forming method thereof
US10/962,452 US7760317B2 (en) 2003-10-14 2004-10-13 Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
JP2004300822A JP2005122186A (en) 2003-10-14 2004-10-14 THIN FILM TRANSISTOR ARRAY SUBSTRATE, ITS MANUFACTURING METHOD, LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME, LIQUID CRYSTAL DISPLAY DEVICE MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE INSPECTING METHOD
CNB2004100837050A CN100368909C (en) 2003-10-14 2004-10-14 Thin film transistor array substrate, liquid crystal display device and manufacturing and testing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100989A KR100672642B1 (en) 2003-12-30 2003-12-30 Pad portion of liquid crystal display and forming method thereof

Publications (2)

Publication Number Publication Date
KR20050069102A KR20050069102A (en) 2005-07-05
KR100672642B1 true KR100672642B1 (en) 2007-01-24

Family

ID=37259559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100989A Expired - Fee Related KR100672642B1 (en) 2003-10-14 2003-12-30 Pad portion of liquid crystal display and forming method thereof

Country Status (1)

Country Link
KR (1) KR100672642B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392268B1 (en) 2008-11-26 2014-05-08 엘지디스플레이 주식회사 Pad array of liquid crystal display device
KR101063186B1 (en) * 2010-01-22 2011-09-07 주식회사 코디에스 Probe unit with extremely fine pitch

Also Published As

Publication number Publication date
KR20050069102A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100422567B1 (en) Liquid crystal display device
CN100417998C (en) Thin film transistor array substrate and manufacturing method thereof
KR101253497B1 (en) Method of fabricating array substrate for liquid crystal display device
US20060139548A1 (en) Liquid crystal display device and fabricating method thereof
US20070002249A1 (en) Liquid crystal display device and fabricating method thereof
US8023088B2 (en) Liquid crystal display device and manufacturing method of the liquid crystal display device
KR101241129B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN101604102B (en) Array substrate for liquid crystal display device and method of manufacturing the same
US8174657B2 (en) Liquid crystal display device
US20050078233A1 (en) Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
US8542338B2 (en) In-plane switching mode liquid crystal display device including multi-layer electrode
US9019462B2 (en) Array substrate and method for manufacturing the same, and display device
US7300828B2 (en) Method of manufacturing a liquid crystal display device
US7649609B2 (en) Method of fabricating and repairing a short defect in LCD device having a residue pattern of a predetermined line width removed after forming photo-resist pattern through rear exposure
US9195080B2 (en) Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same
KR100672642B1 (en) Pad portion of liquid crystal display and forming method thereof
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100650400B1 (en) Array substrate for liquid crystal display device and manufacturing method thereof
KR101123452B1 (en) In Plane Switching Mode Liquid Crystal Display device and the fabrication method
KR101258082B1 (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR101392203B1 (en) Array substrate for In-Plane switching mode LCD and method of fabricating the same
KR20070036915A (en) Thin film transistor substrate, liquid crystal display device and manufacturing method thereof
KR100471393B1 (en) Manufacturing method of liquid crystal display device
KR101180273B1 (en) The method of fabricating the array substrate for liquid crystal display device
KR20070072204A (en) LCD and Manufacturing Method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031230

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050221

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20031230

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060720

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091218

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101228

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161214

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20201027