KR100670044B1 - Liquid Crystal Display and Manufacturing Method Thereof - Google Patents
Liquid Crystal Display and Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR100670044B1 KR100670044B1 KR1019990047566A KR19990047566A KR100670044B1 KR 100670044 B1 KR100670044 B1 KR 100670044B1 KR 1019990047566 A KR1019990047566 A KR 1019990047566A KR 19990047566 A KR19990047566 A KR 19990047566A KR 100670044 B1 KR100670044 B1 KR 100670044B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating
- layer
- gate
- insulating film
- color filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한 다음, 게이트 절연막과 반도체층, 저항성 접촉층을 차례로 증착하고 접촉층과 반도체층을 식각하여 접촉층 패턴 및 반도체 패턴을 형성한다. 이어, 도전체층을 증착하고 식각하여 데이터선과 소스 및 드레인 전극, 데이터 패드, 그리고 유지 전극선을 형성한다. 다음, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에 색 필터를 형성한다. 색 필터는 적, 녹, 청의 세 가지 색으로 이루어지고 각각의 화소 영역에 하나의 색이 들어가도록 하며 교대로 형성한다. 다음, 색 필터를 덮는 보호막을 형성하고, 그 위의 화소 영역에 해당하는 부분에서는 화소 영역의 가운데에서 데이터선 쪽으로 갈수록 기울기가 높아지는 형태를 가지며 게이트 패드와 데이터 패드, 드레인 전극 및 유지 전극선을 드러내는 접촉구를 가지는 유기 절연막을 형성한다. 유기 절연막 위에 투명 도전 물질로 화소 전극과 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 본 발명에서는 유기 절연막으로 돌기를 형성함으로써 돌기 형성이 원만하게 이루어지며, 색 필터 위에 유기 절연막을 형성하므로 색 필터가 손상되는 것을 막을 수 있다. 또한, 개구율이 높아질 수 있다.According to the present invention, a gate wiring including a gate line, a gate electrode, and a gate pad is formed on a substrate, and then a gate insulating film, a semiconductor layer, and an ohmic contact layer are sequentially deposited, and the contact layer and the semiconductor layer are etched to form a contact layer pattern and a semiconductor pattern. To form. Subsequently, the conductor layer is deposited and etched to form data lines, source and drain electrodes, data pads, and sustain electrode lines. Next, a color filter is formed in the pixel area defined by the intersection of the gate line and the data line. The color filter is composed of three colors of red, green, and blue, and forms one color in each pixel area and is alternately formed. Next, a passivation layer is formed to cover the color filter, and the portion corresponding to the pixel area thereon has a form in which the slope increases toward the data line from the center of the pixel area and exposes the gate pad and the data pad, the drain electrode, and the storage electrode line. An organic insulating film having a sphere is formed. A pixel electrode, an auxiliary gate pad, and an auxiliary data pad are formed of a transparent conductive material on the organic insulating layer. In the present invention, the projections are smoothly formed by forming the projections with the organic insulating film, and since the organic insulating film is formed on the color filter, it is possible to prevent the color filter from being damaged. In addition, the aperture ratio can be high.
돌기, 광시야각, 색 필터, 유기 절연막, 고개구율 Projection, wide viewing angle, color filter, organic insulating film, high opening ratio
Description
도 1은 본 발명의 제1 실시예에 따라 제작된 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display device manufactured according to a first embodiment of the present invention.
도 2a 및 도 2b는 각각 도 1에서 Ⅱa-Ⅱa´선 및 Ⅱb-Ⅱb´선을 따라 잘라 도시한 단면도이고,2A and 2B are cross-sectional views taken along the lines IIa-IIa 'and IIb-IIb' in FIG. 1, respectively.
도 3은 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,3 is a layout view of a thin film transistor substrate in a first step of manufacturing according to an embodiment of the present invention,
도 4a 및 도 4b는 각각 도 3에서 Ⅳa-Ⅳa´선 및 Ⅳb-Ⅳb´선을 따라 잘라 도시한 단면도이며,4A and 4B are cross-sectional views taken along line IVa-IVa ′ and IVb-IVb ′ in FIG. 3, respectively.
도 5는 도 4a 및 도 4b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,FIG. 5 is a layout view of a thin film transistor substrate at a next stage of FIGS. 4A and 4B;
도 6a 및 도 6b는 각각 도 5에서 Ⅵa-Ⅵa´선 및 Ⅵb-Ⅵb´선을 따라 잘라 도시한 단면도이고,6A and 6B are cross-sectional views taken along lines VIa-VIa ′ and VIb-VIb ′ in FIG. 5, respectively.
도 7은 도 6a 및 도 6b 다음 단계에서의 박막 트랜지스터 기판의 배치도이며, FIG. 7 is a layout view of a thin film transistor substrate in FIGS. 6A and 6B.
도 8a 및 도 8b는 각각 도 7에서 Ⅷa-Ⅷa´선 및 Ⅷb-Ⅷb´선을 따라 잘라 도시한 단면도이고,8A and 8B are cross-sectional views taken along the lines 'a-'a' and 'b-'b' in FIG. 7, respectively.
도 9는 도 8a 및 도 8b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,FIG. 9 is a layout view of a thin film transistor substrate at a next stage of FIGS. 8A and 8B;
도 10a 및 도 10b는 각각 도 9에서 Ⅹa-Ⅹa´선 및 Ⅹb-Ⅹb´선을 따라 잘라 도시한 단면도이며,10A and 10B are cross-sectional views taken along the lines 'a-'a' and 'b -'- b' in FIG. 9, respectively.
도 11a 및 도 11b는 각각 도 9에서 Ⅹa-Ⅹa´선 및 Ⅹb-Ⅹb´선을 따라 잘라 도시한 단면도로서, 도 10a 및 도 10b 다음 단계에서의 단면도이고,11A and 11B are cross-sectional views taken along line Xa-Xa 'and XB-Xb' in FIG. 9, respectively, and are cross-sectional views at the next steps of FIGS. 10A and 10B;
도 12는 도 11a 및 도 11b 다음 단계에서의 박막 트랜지스터 기판의 배치도이며,12 is a layout view of a thin film transistor substrate at a next step of FIGS. 11A and 11B;
도 13a 및 도 13b는 각각 도 12에서 ⅩⅢa-ⅩⅢa´선 및 ⅩⅢb-ⅩⅢb´선을 따라 잘라 도시한 단면도이고,13A and 13B are cross-sectional views taken along lines XIIIa-XIIIa 'and XIIIb-XIIIb' in FIG. 12, respectively.
도 14는 본 발명의 제2 실시예에 따라 제작된 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,14 is a layout view of a thin film transistor substrate for a liquid crystal display device manufactured according to a second embodiment of the present invention.
도 15a 및 도 15b는 각각 도 14에서 ⅩⅤa-ⅩⅤa´선 및 ⅩⅤb-ⅩⅤb´선을 따라 잘라 도시한 단면도이고,15A and 15B are cross-sectional views taken along the lines XVa-XVa 'and XVb-XVb' in FIG. 14, respectively.
도 16은 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,16 is a layout view of a thin film transistor substrate in a first step of manufacturing according to the second embodiment of the present invention,
도 17a 및 도 17b는 각각 도 16에서 ⅩⅦa-ⅩⅦa´선 및 ⅩⅦb-ⅩⅦb´선을 따라 잘라 도시한 단면도이며,17A and 17B are cross-sectional views taken along the lines 'a-'a' and 'b-'b' of FIG. 16, respectively;
도 18은 도 17a 및 도 17b 다음 단계에서의 박막 트랜지스터 기판의 배치도 이고,FIG. 18 is a layout view of a thin film transistor substrate in FIGS. 17A and 17B next step;
도 19a 및 도 19b는 각각 도 18에서 ⅩⅨa-ⅩⅨa´선 및 ⅩⅨb-ⅩⅨb´선을 따라 잘라 도시한 단면도이고,19A and 19B are cross-sectional views taken along the lines 'a-'a' and 'b -'- b' in FIG. 18, respectively;
도 20은 도 19a 및 도 19b 다음 단계에서의 박막 트랜지스터 기판의 배치도이며, 20 is a layout view of a thin film transistor substrate at a next stage of FIGS. 19A and 19B;
도 21a 및 도 21b는 각각 도 20에서 ⅩⅩⅠa-ⅩⅩⅠa´선 및 ⅩⅩⅠb-ⅩⅩⅠb´선을 따라 잘라 도시한 단면도이고,21A and 21B are cross-sectional views taken along the line XXXa-XXXI 'and XXXB-XIb' of FIG. 20, respectively;
도 22a 및 도 22b는 각각 도 20에서 ⅩⅩⅠa-ⅩⅩⅠa´선 및 ⅩⅩⅠb-ⅩⅩⅠb´선을 따라 잘라 도시한 단면도로서, 도 21a 및 도 21b 다음 단계에서의 단면도이고,22A and 22B are cross-sectional views taken along the line XIa-XIa 'and XIb-XIB' of FIG. 20, respectively, and are cross-sectional views at the next steps of FIGS. 21A and 21B,
도 23은 도 22a 및 도 22b 다음 단계에서의 박막 트랜지스터 기판의 배치도이며,FIG. 23 is a layout view of a thin film transistor substrate at a next step of FIGS. 22A and 22B;
도 24a 및 도 24b는 각각 도 23에서 ⅩⅩⅣa-ⅩⅩⅣa´선 및 ⅩⅩⅣb-ⅩⅩⅣb´선을 따라 잘라 도시한 단면도이고,24A and 24B are cross-sectional views taken along lines XIVa-XIVa 'and XIVb-XIVb' in FIG. 23, respectively.
도 25는 본 발명에 따른 액정 표시 장치의 상부 기판 및 하부 기판의 배치도이다.25 is a layout view of an upper substrate and a lower substrate of the liquid crystal display according to the present invention.
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device and a manufacturing method thereof.
액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules and thereby to control the light transmittance through which the image is expressed.
그런데, 액정 표시 장치는 시야각이 좁은 단점이 있다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방법이 제시되었는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 공통 전극에 개구 패턴을 형성하는 PVA(patterned vertical alignment) 방식이나 돌기를 형성하는 MVA(multi-domain vertical alignment) 방식이 그 예이다.However, the liquid crystal display has a disadvantage in that the viewing angle is narrow. In order to overcome this disadvantage, various methods for widening the viewing angle have been proposed. Among them, a patterned vertical alignment (PVA) method or protrusions are formed to align the liquid crystal molecules vertically with respect to the upper and lower substrates and to form an opening pattern in the pixel electrode and the common electrode. An example is a multi-domain vertical alignment (MVA) method.
그러나, PVA 방식의 경우 상부 기판의 색 필터 위에 형성되어 있는 공통 전극에 개구 패턴을 형성하는 사진 식각 공정이 추가되어야 하며, 공통 전극에 주로 사용되는 ITO 식각시 하부의 색 필터가 손상을 입게 된다.However, in the case of the PVA method, a photolithography process of forming an opening pattern must be added to the common electrode formed on the color filter of the upper substrate, and the lower color filter is damaged during ITO etching, which is mainly used for the common electrode.
한편, MVA 방식에서는 돌기를 형성하기 위해서 유기 절연막을 사용할 경우 공정이 추가되어야 하며, 질화막으로 돌기를 형성할 경우에는 질화막의 두께가 얇아 돌기 형성이 제대로 이루어지지 않는다.On the other hand, in the MVA method, a process must be added when an organic insulating film is used to form the protrusions, and when the protrusions are formed of the nitride film, the thickness of the nitride film is thin so that the protrusions are not properly formed.
또한, PVA 방식이나 MVA 방식은 개구 패턴 및 돌기 형성으로 인하여 개구율이 떨어진다.In addition, the PVA method and the MVA method have a lower opening ratio due to the opening pattern and protrusion formation.
본 발명의 과제는 액정 표시 장치의 색 필터가 손상을 입지 않도록 하는 것 이다.An object of the present invention is to prevent the color filter of the liquid crystal display from being damaged.
본 발명의 다른 과제는 돌기를 형성하면서도 공정수가 늘어나지 않도록 하는 것이다.Another object of the present invention is to not increase the number of steps while forming a projection.
본 발명의 다른 과제는 액정 표시 장치의 개구율을 향상시키는 것이다.Another object of the present invention is to improve the aperture ratio of a liquid crystal display device.
이러한 과제를 이루기 위하여 본 발명에서는 색필터를 하부 기판에 형성한다.In order to achieve this problem, the present invention forms a color filter on the lower substrate.
본 발명에 따른 액정 표시 장치는 제1 기판 위에 다수의 게이트선과 게이트선에 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있으며, 제1 절연막이 게이트 배선을 덮고 있다. 제1 절연막 상부에는 반도체층이 형성되어 있고, 데이터선, 데이터선 및 반도체층에 연결되어 있는 소스 전극, 데이터선 및 소스 전극과 분리되어 있으며 반도체층에 연결되어 있는 드레인 전극, 그리고 데이터선의 한쪽 끝에 위치한 데이터 패드를 포함하는 데이터 배선이 제1 절연막 위에 형성되어 있다. 그 위에 형성되어 있는 제2 절연막이 데이터 배선 및 반도체층을 덮고 있다. 이어, 제2 절연막 위에는 색 필터가 형성되어 있고, 그 위에 돌기 형태를 이루고 있는 제3 절연막이 형성되어 있으며, 제3 절연막의 상부에는 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다.In the liquid crystal display according to the present invention, a gate wiring including a plurality of gate lines and gate electrodes connected to the gate lines and a gate pad is formed on a first substrate, and the first insulating layer covers the gate wiring. A semiconductor layer is formed on the first insulating layer, and is connected to the data line, the data line, and the source electrode, the drain electrode connected to the semiconductor layer and separated from the data line and the source electrode, and one end of the data line. A data line including a data pad located thereon is formed on the first insulating film. The second insulating film formed thereon covers the data wiring and the semiconductor layer. Subsequently, a color filter is formed on the second insulating film, a third insulating film having a protrusion shape is formed thereon, and a pixel electrode connected to the drain electrode is formed on the third insulating film.
여기서 제3 절연막은 유기 절연 물질로 형성하는 것이 좋으며, 제3 절연막을 감광성 물질로 형성할 수도 있다.The third insulating film may be formed of an organic insulating material, and the third insulating film may be formed of a photosensitive material.
이때, 화소 전극은 게이트선 및 데이터선과 중첩되도록 형성할 수도 있다.In this case, the pixel electrode may be formed to overlap the gate line and the data line.
또한, 데이터 배선은 알루미늄과 크롬 또는 알루미늄-네오디늄과 크롬의 이중층으로 형성할 수도 있다.In addition, the data line may be formed of a double layer of aluminum and chromium or aluminum-neodymium and chromium.
본 발명에 따른 액정 표시 장치는 제1 절연막 위에 형성되어 있고 게이트선과 중첩되어 있는 유지 전극을 더 포함할 수 있으며, 이때 유지 전극은 화소 전극과 연결되도록 한다.The liquid crystal display according to the present invention may further include a storage electrode formed on the first insulating layer and overlapping the gate line, wherein the storage electrode is connected to the pixel electrode.
또한, 본 발명에서는 제3 절연막 위에 각각 게이트 패드와 데이터 패드를 덮는 보조 게이트 패드와 보조 데이터 패드를 더 형성할 수 있다.In the present invention, an auxiliary gate pad and an auxiliary data pad may be further formed on the third insulating layer to cover the gate pad and the data pad, respectively.
이와 같은 기판을 포함하는 액정 표시 장치에서, 제1 기판 위의 화소 전극 상부에 화소 전극을 덮는 제1 배향막이 형성되어 있고, 제1 기판과 마주 대하고 있는 제2 기판의 안쪽 면 위에 투명 전극과 제2 배향막이 차례로 형성되어 있으며, 제1 배향막과 제2 배향막의 사이에 블랙 스페이서가 형성되어 있을 수 있으며, 이때 제2 기판은 5mm 이하의 두께로 형성하는 것이 가능하다.In the liquid crystal display including the substrate, a first alignment layer covering the pixel electrode is formed on the pixel electrode on the first substrate, and the transparent electrode is formed on the inner surface of the second substrate facing the first substrate. The second alignment layer may be sequentially formed, and a black spacer may be formed between the first alignment layer and the second alignment layer, and the second substrate may be formed to a thickness of 5 mm or less.
본 발명에 따른 액정 표시 장치를 제조하는 방법은 다음과 같다. 기판 위에 다수의 게이트선과 게이트선에 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 제1 절연막, 반도체층 및 저항성 접촉층을 차례로 증착하고 저항성 접촉층 및 반도체층을 패터닝한다. 이어, 도전체층을 증착한 다음 식각하여 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 데이터 배선으로 덮이지 않은 저항성 접촉층을 제거하고, 제2 절연막을 증착한다. 다음, 제2 절연막 위에 색 필터를 형성하고 색 필터 상부에 절연 돌기를 형성한다. 이어, 색 필터 및 제2 절연막을 식각하여 드레인 전극 과 데이터 패드를 드러내는 각각 제1 및 제2 접촉구를 형성한 다음, 계속해서 제1 절연막을 식각하여 게이트 패드를 드러내는 제3 접촉구를 형성한다. 다음, 절연 돌기의 상부에 화소 전극을 형성한다.A method of manufacturing a liquid crystal display device according to the present invention is as follows. A gate line including a plurality of gate lines and gate electrodes connected to the gate lines and a gate pad is formed on the substrate. The first insulating film, the semiconductor layer, and the ohmic contact layer are sequentially deposited, and the ohmic contact layer and the semiconductor layer are patterned. Subsequently, the conductor layer is deposited and then etched to form a data line including a data line, a source electrode, a drain electrode, and a data pad. Next, the ohmic contact layer which is not covered by the data wiring is removed, and a second insulating film is deposited. Next, a color filter is formed on the second insulating film and an insulating protrusion is formed on the color filter. Subsequently, the color filter and the second insulating layer are etched to form first and second contact holes exposing the drain electrode and the data pad, respectively, followed by etching the first insulating film to form a third contact hole exposing the gate pad. . Next, a pixel electrode is formed on the insulating protrusion.
여기서, 절연 돌기의 형성은 제3 절연막을 증착하고 그 위에 감광막을 도포한 다음, 위치에 따라 투과율이 다른 마스크를 통하여 감광막을 노광한다. 다음, 감광막을 현상하고 감광막을 마스크로 제3 절연막을 식각하여 절연 돌기를 형성할 수 있다.Here, the formation of the insulating protrusions is performed by depositing a third insulating film, applying a photosensitive film thereon, and then exposing the photosensitive film through a mask having a different transmittance depending on the position. Next, the photoresist may be developed, and the third insulating film may be etched using the photoresist as a mask to form an insulation protrusion.
절연 돌기는 유기 절연 물질로 형성하는 것이 바람직하며 감광성 물질로 형성할 수 있다.Insulating projections are preferably formed of an organic insulating material and may be formed of a photosensitive material.
절연 돌기를 감광성 물질로 형성할 경우, 절연 돌기는 감광막을 도포하고 위치에 따라 투과율이 다른 마스크를 통하여 감광막을 노광한 다음, 감광막을 현상함으로써 형성할 수도 있다.When the insulating protrusions are formed of the photosensitive material, the insulating protrusions may be formed by applying the photosensitive film, exposing the photosensitive film through a mask having a different transmittance depending on the position, and then developing the photosensitive film.
이러한 액정 표시 장치는 다른 방법으로도 제조될 수 있는데, 기판 위에 다수의 게이트선과 게이트선에 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 제1 절연막, 반도체층, 저항성 접촉층 및 도전체층을 차례로 증착한 다음, 한 번의 사진 식각 공정으로 도전체층, 저항성 접촉층 및 반도체층을 패터닝하여 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선과 데이터 배선과 동일한 모양의 접촉층 패턴을 형성함과 동시에 데이터 배선 및 접촉층 패턴과 다른 모양의 반도체 패턴을 형성한다. 다음, 제2 절연막을 형성하고 그 위에 색 필터를 형성한 후, 색 필터 상부에 절연 돌기를 형성한다. 이어, 색 필터 및 제2 절연막을 식각하여 드레인 전극과 데이터 패드를 드러내는 각각 제1 및 제2 접촉구를 형성한 다음, 계속해서 제1 절연막을 식각하여 게이트 패드를 드러내는 제3 접촉구를 형성한다. 다음, 절연 돌기의 상부에 화소 전극을 형성한다.The liquid crystal display device may be manufactured by other methods. A gate line including a plurality of gate lines and gate electrodes connected to the gate lines and a gate pad is formed on the substrate. Subsequently, the first insulating layer, the semiconductor layer, the ohmic contact layer, and the conductor layer are deposited in sequence, and then the conductor layer, the ohmic contact layer, and the semiconductor layer are patterned in one photolithography process to form a data line, a source electrode, a drain electrode, and a data pad. Forming a contact layer pattern having the same shape as the data line and the data line including the same and forming a semiconductor pattern different from the data line and the contact layer pattern. Next, after forming a second insulating film and a color filter thereon, insulating protrusions are formed on the color filter. Subsequently, the color filter and the second insulating layer are etched to form first and second contact holes exposing the drain electrode and the data pad, respectively, followed by etching the first insulating film to form a third contact hole exposing the gate pad. . Next, a pixel electrode is formed on the insulating protrusion.
여기서, 절연 돌기의 형성은 제3 절연막을 증착하고 그 위에 감광막을 도포한 다음, 위치에 따라 투과율이 다른 마스크를 통하여 감광막을 노광한다. 다음, 감광막을 현상하고 감광막을 마스크로 제3 절연막을 식각하여 절연 돌기를 형성할 수 있다.Here, the formation of the insulating protrusions is performed by depositing a third insulating film, applying a photosensitive film thereon, and then exposing the photosensitive film through a mask having a different transmittance depending on the position. Next, the photoresist may be developed, and the third insulating film may be etched using the photoresist as a mask to form an insulation protrusion.
절연 돌기는 유기 절연 물질로 형성하는 것이 바람직하며 감광성 물질로 형성할 수 있다.Insulating projections are preferably formed of an organic insulating material and may be formed of a photosensitive material.
절연 돌기를 감광성 물질로 형성할 경우, 절연 돌기는 감광막을 도포하고 위치에 따라 투과율이 다른 마스크를 통하여 감광막을 노광한 다음, 감광막을 현상함으로써 형성할 수도 있다.When the insulating protrusions are formed of the photosensitive material, the insulating protrusions may be formed by applying the photosensitive film, exposing the photosensitive film through a mask having a different transmittance depending on the position, and then developing the photosensitive film.
이와 같은 액정 표시 장치의 제조 방법에서는 도전체층, 저항성 접촉층, 반도체층의 패터닝 단계에서 부분에 따라 투과율이 다른 마스크를 이용하는 것이 좋다.In such a method of manufacturing a liquid crystal display device, it is preferable to use a mask having a different transmittance depending on the portion in the patterning step of the conductor layer, the ohmic contact layer, and the semiconductor layer.
이와 같은 액정 표시 장치용 박막 트랜지스터 기판에서는 데이터 배선을 형성한 후 컬러 필터를 만들고 이후 화소 전극을 형성하므로 화소 전극 형성시 데이터선이 부식되는 것을 막을 수 있다. 또한, 유기 절연막에 돌기를 형성하여 액정 분자의 배열 상태를 변화시킴으로써 액정 표시 장치의 시야각을 넓힐 수 있다. 그 리고 컬러 필터를 하부 기판에 형성하므로 상부 기판의 블랙 매트릭스의 폭을 좁게 형성할 수 있기 때문에 개구율을 높일 수 있다.In the thin film transistor substrate for a liquid crystal display device, a color filter is formed after the data line is formed and a pixel electrode is subsequently formed, thereby preventing the data line from being corroded when the pixel electrode is formed. In addition, the viewing angle of the liquid crystal display can be widened by forming protrusions on the organic insulating film to change the arrangement state of the liquid crystal molecules. In addition, since the color filter is formed on the lower substrate, the width of the black matrix of the upper substrate can be narrowed, thereby increasing the aperture ratio.
그러면 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 상세히 설명한다.Next, a liquid crystal display and a manufacturing method thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2a 및 도 2b는 각각 도 1에서 Ⅱa-Ⅱa´선 및 Ⅱb-Ⅱb´선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention, and FIGS. 2A and 2B are cross-sectional views taken along the lines IIa-IIa 'and IIb-IIb', respectively, in FIG. 1. to be.
먼저, 기판(10) 위에 가로 방향으로 뻗어 있는 다수의 게이트선(21)과 게이트선(21)의 분지인 게이트 전극(22) 및 게이트선(21)의 한쪽 끝에 위치하며 외부로부터의 주사 신호를 인가 받기 위한 게이트 패드(23)를 포함하는 게이트 배선이 형성되어 있다. 게이트 배선(21, 22, 23)은 단일층으로 형성할 수 있으나, 이중층 또는 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 한 층은 다른 물질과 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.First, a plurality of
게이트 배선(21, 22, 23) 위에는 게이트 절연막(30)이 형성되어 게이트 배선(21, 22, 23)을 덮고 있다.The
게이트 절연막(30) 위에는 비정질 규소 같은 물질로 이루어진 반도체층(40)이 게이트 전극(22) 상부에 형성되어 있으며, 그 위에는 인(P) 등 n형 불순물로 고농도로 도핑된 비정질 규소 등으로 이루어진 저항성 접촉층(51, 52)이 형성되어 있다. 저항성 접촉층(51, 52)은 게이트 전극(22)을 중심으로 분리된 두 부분으로 이 루어진다.A
게이트 절연막(30) 및 저항성 접촉층(51, 52) 위에는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 연장되어 있으며 게이트선(21)과 교차하는 데이터선(61), 데이터선(61)에서 이어져 나온 소스 전극(62) 및 이들과 분리되어 있는 드레인 전극(63), 그리고 데이터선(61)의 한쪽 끝에 형성되어 외부로부터 화상 신호를 인가 받기 위한 데이터 패드(64)를 포함한다. 소스 전극(62) 및 드레인 전극(63)의 일부는 각각 저항성 접촉층의 두 부분(51, 52)과 접촉하고 있다. 데이터 배선(61, 62, 63, 64)도 게이트 배선(21, 22, 23)과 마찬가지로 단일층으로 형성할 수 있으며 이중층이나 삼중층으로도 형성할 수 있다. 인접한 데이터선(61)의 사이에 있는 게이트선(21) 상부에는 데이터 배선(61, 62, 63, 64)과 같은 물질로 유지 전극(65)이 형성되어 있으며 이는 후술할 화소 전극(91)과 연결되어 게이트선(21)과 함께 유지 용량을 형성한다.Data wirings are formed on the
데이터 배선(61, 62, 63, 64) 및 유지 전극(65)과 노출된 반도체층(40) 위에는 질화규소 따위로 이루어진 보호막(70)이 형성되어 이들을 덮고 있다.On the data lines 61, 62, 63, and 64, the sustain
보호막(70) 상부의 게이트선(21)과 데이터선(61)이 교차하여 정의되는 화소 영역에는 적(R), 녹(G), 청(B)의 세 가지 색으로 이루어진 색 필터(71)가 각각 형성되어 있다. 색 필터(71)는 가장자리가 데이터선(61)과 중첩되어 있고, 전단의 게이트선(21) 및 유지 전극(65)과 중첩되어 있다. The
색 필터(71) 상부에는 유기 절연막(80)이 형성되어 이를 덮고 있으며, 화소 영역의 가운데 부분에서 데이터선(61) 쪽으로 갈수록 낮아지는 돌기 모양을 이루고 있다. 또한, 유기 절연막(80)에는 색 필터(71)나 보호막(70) 또는 게이트 절연막(30)과 함께 게이트 패드(23), 데이터 패드(64) 및 드레인 전극(63), 그리고 유지 전극(65)을 드러내는 접촉구(81, 82, 83, 84, 85)가 형성되어 있다.An organic insulating
유기 절연막(80) 상부에는 ITO 같은 투명 도전 물질로 이루어진 화소 전극(91)과 보조 게이트 패드(92) 및 보조 데이터 패드(93)가 형성되어 있다. 화소 전극(91)의 가장자리는 데이터선(61)과 중첩되어 있고, 접촉구(84, 85)를 통해 유지 전극(65)과 연결되어 있다. 또한, 화소 전극(91)은 접촉구(83)를 통해 드레인 전극(63)과도 연결되어 있다. 외부의 구동 회로에 연결되는 보조 게이트 패드(92)와 보조 데이터 패드(93)는 각각 게이트 패드(23)와 데이터 패드(64)의 상부에 형성되어 있다.A
이와 같은 액정 표시 장치의 제조 방법에 대하여 도 3 내지 도 14b 및 앞서의 도 1 내지 도 2b를 참조하여 상세히 설명한다.A method of manufacturing such a liquid crystal display will be described in detail with reference to FIGS. 3 to 14B and FIGS. 1 to 2B.
먼저, 도 3 내지 도 4b에 도시한 바와 같이 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등과 같은 물질로 게이트 배선(21, 22, 23)을 형성한다. 게이트선(21)의 폭은 15μm 내지 20μm 정도로 종래의 6μm 내지 7μm에 비해 넓게 형성하여 광 차단막의 역할을 하도록 한다.First, as shown in FIGS. 3 to 4B, aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo), or molybdenum-tungsten (MoW) alloy, chromium (Cr), and tantalum (Ta) are formed on the
앞서 언급한 바와 같이 게이트 배선(21, 22, 23)은 이중층이나 삼중층으로 형성될 수도 있으며, 이때 화소 전극(91)을 ITO로 형성하는 경우 ITO와 접촉 특성이 좋은 물질로는 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 등이 있으므로 크롬과 알루미늄(또는 알루미늄 합금)의 이중층 또는 알루미늄과 몰리브덴의 이중층으로 형성할 수 있다. As mentioned above, the gate wirings 21, 22, and 23 may be formed of a double layer or a triple layer. In this case, when the
다음, 도 5 내지 도 6b에 도시한 바와 같이 게이트 절연막(30), 반도체층(40) 및 저항성 접촉층(50)을 연속 증착한 후, 게이트 전극(22) 상부를 제외한 저항성 접촉층(50)과 반도체층(40)을 제거한다.Next, as shown in FIGS. 5 to 6B, the
다음, 도 7 내지 도 8b에 도시한 바와 같이 도전 물질을 증착하고 식각하여 데이터 배선(61, 62, 63, 64)과 유지 전극(65)을 형성한다. 데이터 배선(61, 62, 63, 64)과 유지 전극(65)은 크롬이나 몰리브덴 등의 화학적으로 안정한 도전 물질로 형성할 수 있으며, 알루미늄과 크롬 또는 알루미늄-네오디늄과 크롬 또는 알루미늄과 몰리브덴의 이중층으로 형성할 수도 있다. 본 발명에서는 데이터 배선(61, 62, 63, 64) 위에 색 필터(71)와 유기 절연막(80)이 두껍게 형성되어 있으므로 알루미늄을 데이터 배선(61, 62, 63, 64)으로 사용해도 화소 전극(91) 형성시 식각액에 손상을 입지 않는다. 이때, 데이터선(61)의 폭을 15μm 내지 20μm로 형성하여 광 차단막의 역할을 하도록 한다. Next, as illustrated in FIGS. 7 to 8B, the conductive material is deposited and etched to form the data lines 61, 62, 63, and 64 and the
이어, 데이터 배선(61, 62, 63, 64)과 유지 전극(65)으로 덮이지 않은 저항성 접촉층(50)을 식각하여 두 부분(51, 52)으로 분리하는 동시에 그 하부의 반도체층(40)을 드러낸다. Subsequently, the
다음, 질화규소 등으로 데이터 배선(61, 62, 63, 64) 및 유지 전극(65) 상부에 보호막(70)을 형성한다.Next, the
다음, 도 9 내지 도 10b에 도시한 바와 같이 게이트선(21)과 데이터선(61)이 교차하여 정의되는 화소 영역의 보호막(70) 상부에 색 필터(71)를 형성한다. 색 필터(71)는 적(R), 녹(G), 청(B)의 세 가지 색으로 이루어지며 하나의 색이 하나의 화소 영역에 들어가도록 형성한다.Next, as illustrated in FIGS. 9 to 10B, the
이어, 도 11a 및 도 11b에 도시한 바와 같이 2~4μm 정도의 두께로 유기 절연막(80)을 형성한 다음 패터닝하여 화소 영역에 돌기를 형성하고 게이트 패드(23) 및 데이터 패드(64), 그리고 드레인 전극(63)과 유지 전극(65)을 드러내는 접촉구(81, 82, 83, 84, 85)에 해당하는 부분은 유기 절연막(80)이 제거되도록 한다. 유기 절연막(80)은 감광성 유기 물질로 형성할 수 있으며, 이때에는 마스크를 통한 노광과 현상 공정만으로 유기 절연막(80)을 패터닝할 수 있다. 여기서, 노광할 때 부분적으로 슬릿이나 빛의 투과율이 다른 막이 형성된 마스크를 이용하여 돌기의 모양이 화소 영역의 가운데 부분에서 데이터선(61) 쪽으로 갈수록 높이가 낮아지도록 형성한다.Subsequently, as shown in FIGS. 11A and 11B, the organic insulating
다음, 도 12 내지 도 13b에 도시한 바와 같이 유기 절연막(80)을 마스크로 색 필터(71) 및 보호막(70)을 식각하여 드레인 전극(63)과 데이터 패드(64), 유지 전극(65)을 드러내는 접촉구(83, 82, 84, 85)를 각각 형성한 다음, 계속해서 게이트 절연막(30)을 식각하여 게이트 패드(23)를 드러내는 접촉구(81)를 형성한다. Next, as shown in FIGS. 12 to 13B, the
이어, 도 1 내지 도 2b에 도시한 바와 같이 ITO와 같은 투명 도전 물질을 증착한 다음 식각하여 화소 전극(91)과 보조 게이트 패드(92) 및 보조 데이터 패드(93)를 형성한다. 여기서, 화소 전극(91)을 데이터선(61)과 중첩되도록 형성하여 개구율을 넓게 할 수 있으며, 화소 전극(91)과 데이터선(61)이 중첩되더라도 유기 절연막(80)이 두꺼우므로 화소 전극(91)과 데이터선(61) 사이의 기생 용량 발생이 적다.Subsequently, as illustrated in FIGS. 1 and 2B, a transparent conductive material such as ITO is deposited and then etched to form the
이러한 본 발명에서는 색 필터(71)를 하부 기판에 형성하므로 게이트선(21)이나 데이터선(61)의 폭을 넓게 형성하여 광 차단막의 역할을 하도록 하며, 배선의 폭이 넓어지므로 배선의 저항을 감소시킬 수 있고, 이에 따라 상부 기판의 광 차단막인 블랙 매트릭스(black matrix)의 폭을 좁게 형성할 수 있으므로 개구율을 높일 수 있다.In the present invention, since the
본 발명은 5매 마스크 공정을 기본으로 하였으나, 반도체층(41)과 저항성 접촉층(53, 54) 및 데이터 배선(61, 62, 63, 64)을 하나의 사진 식각 공정으로 형성하는 4매 마스크 공정에도 적용할 수 있다.Although the present invention is based on a five-sheet mask process, a four-sheet mask for forming the
그러면 첨부한 도 14 내지 도 24b를 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 상세히 설명한다.Next, a thin film transistor substrate for a liquid crystal display device and a method of manufacturing the same according to the second embodiment of the present invention will be described in detail with reference to FIGS. 14 to 24b.
먼저, 도 14는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 15a 및 도 15b는 각각 도 14에서 ⅩⅤa-ⅩⅤa´선 및 ⅩⅤb-ⅩⅤb´선을 따라 잘라 도시한 단면도이다.First, FIG. 14 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIGS. 15A and 15B are cut along the lines XVa-XVa 'and XVb-XVb' in FIG. 14, respectively. One cross section.
도 14 내지 도 15b에 도시한 바와 같이 본 발명의 제2 실시예는 제1 실시예와 거의 동일하게 형성되어 있으나 저항성 접촉층(53, 54, 55)이 데이터 배선(61, 62, 63, 64) 및 유지 전극(65)과 같은 형태로 형성되어 있으며, 반도체층(41, 45)도 채널 부위를 제외하고는 저항성 접촉층(53, 54, 55) 및 데이터 배선(61, 62, 63, 64), 그리고 유지 전극(65)과 동일하게 되어 있다.As shown in Figs. 14 to 15B, the second embodiment of the present invention is formed in almost the same manner as the first embodiment, but the
이러한 액정 표시 장치의 제조 방법에 대하여 도 16 내지 도 24b 및 앞서의 도 14 내지 도 15b를 참조하여 상세히 설명한다.A method of manufacturing the liquid crystal display will be described in detail with reference to FIGS. 16 to 24b and the foregoing FIGS. 14 to 15b.
먼저, 도 16 내지 도 17b에 도시한 바와 같이 기판(10) 위에 크롬(Cr)과 알루미늄-네오디늄(Al-Nd 또는 알루미늄) 따위의 도전체층으로 게이트 배선(21, 22, 23)을 형성한다.First, as shown in FIGS. 16 to 17B, gate wirings 21, 22, and 23 are formed on a
다음, 도 18 내지 도 19b에 도시한 바와 같이 게이트 절연막(30), 반도체층(41, 45) 및 저항성 접촉층(53, 54, 55)을 연속 증착하고 도전 물질을 증착한 후, 박막 트랜지스터의 채널에 해당하는 부분에 슬릿이나 투과율이 다른 막을 가지고 있는 마스크를 이용하여 한 번의 사진 식각 공정으로 데이터 배선(61, 62, 63, 64)과 유지 전극(65), 저항성 접촉층(53, 54, 55) 및 반도체층(41, 45)을 형성한다.Next, as shown in FIGS. 18 to 19B, the
다음, 도 20 내지 도 21b에 도시한 바와 같이 보호막(70)을 증착하고 화소 영역에 색 필터(71)를 형성한다.Next, as shown in FIGS. 20 to 21B, the
이어, 도 22a 및 도 22b에 도시한 바와 같이 유기 절연막(80)을 도포한 다음 패터닝하여 돌기를 형성하고 접촉구(81, 82, 83, 84, 85)에 해당하는 부분은 유기 절연막(80)이 제거되도록 한다.Subsequently, as shown in FIGS. 22A and 22B, the organic insulating
다음, 도 23 내지 도 24b에 도시한 바와 같이 유기 절연막(80)을 마스크로 색 필터(71) 및 보호막(70)을 식각하여 드레인 전극(63), 데이터 패드(63), 유지 전극(65)을 드러내는 접촉구(83, 82, 84, 85)를 각각 형성한 다음, 계속해서 게이 트 절연막(30)을 식각하여 게이트 패드(23)를 드러내는 접촉구(81)를 형성한다.Next, as illustrated in FIGS. 23 to 24B, the
다음, 도 14 내지 도 15b에 도시한 바와 같이 ITO와 같은 투명 도전 물질로 화소 전극(91)을 형성한다. 화소 전극(91)은 데이터선(61)과 중첩되며 전단의 게이트선(21) 및 유지 전극(65)과도 중첩되도록 형성한다.Next, as illustrated in FIGS. 14 to 15B, the
이와 같은 박막 트랜지스터 기판을 이용하는 액정 표시 장치에서 박막 트랜지스터 기판의 박막 트랜지스터 상부에 감광성 블랙 스페이서(spacer)를 형성하면 상부 기판에 블랙 매트릭스를 형성하지 않아도 된다.In the liquid crystal display using the thin film transistor substrate, when the photosensitive black spacer is formed on the thin film transistor of the thin film transistor substrate, the black matrix may not be formed on the upper substrate.
이러한 액정 표시 장치의 상부 기판 및 하부 기판 배치도를 도 25에 도시하였다.FIG. 25 illustrates a top substrate and a bottom substrate layout of the liquid crystal display.
도 25에 도시한 바와 같이 하부 기판은 본 발명의 제1 실시예와 동일하게 형성되어 있고 그 위에 수직 배향막(110)이 형성되어 있다. 수직 배향막(110) 상부의 박막 트랜지스터 위에는 감광성 블랙 스페이서(300)가 형성되어 있어 상부 기판과의 거리를 유지하고 광 차단막의 역할을 한다. 하부 기판과 마주 대하고 있는 상부 기판은 절연 기판(200)의 안쪽 면 위에 ITO와 같은 투명 도전 물질로 이루어진 공통 전극(210)이 형성되어 있으며, 그 위에 수직 배향막(220)이 형성되어 있다.As shown in FIG. 25, the lower substrate is formed in the same manner as in the first embodiment of the present invention, and a
이와 같이 상부 기판에는 공통 전극(210)과 배향막(220)만을 형성하면 되므로, 상부 기판의 기판(200)을 두께가 5mm 이하로 얇고 가격이 낮은 것으로 형성할 수 있다. 따라서, 제조 비용을 감소시킬 수 있다.As such, since only the
본 발명은 색 필터 상부에 유기 절연막을 형성하여 전극 형성시 색 필터가 손상되는 것을 방지할 수 있으며 공정의 추가 없이 돌기를 형성할 수 있다. 또한, 유기 절연막 상부의 화소 전극을 데이터 배선과 중첩되도록 형성하고, 색 필터를 하부 기판에 형성하여 상부 기판의 블랙 매트릭스 폭을 좁게 형성할 수 있으므로 개구율을 증가시킬 수 있다. 또한 화소 전극 형성시 컬러 필터와 유기 절연막이 데이터 배선의 손상을 방지할 수 있다. According to the present invention, an organic insulating layer may be formed on the color filter to prevent the color filter from being damaged when the electrode is formed, and the protrusion may be formed without the addition of a process. In addition, the pixel electrode on the organic insulating layer may be formed to overlap the data line, and the color filter may be formed on the lower substrate to narrow the black matrix width of the upper substrate, thereby increasing the aperture ratio. In addition, the color filter and the organic insulating layer may prevent the data wiring from being damaged when the pixel electrode is formed.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990047566A KR100670044B1 (en) | 1999-10-29 | 1999-10-29 | Liquid Crystal Display and Manufacturing Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990047566A KR100670044B1 (en) | 1999-10-29 | 1999-10-29 | Liquid Crystal Display and Manufacturing Method Thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010039260A KR20010039260A (en) | 2001-05-15 |
KR100670044B1 true KR100670044B1 (en) | 2007-01-16 |
Family
ID=19617697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990047566A Expired - Fee Related KR100670044B1 (en) | 1999-10-29 | 1999-10-29 | Liquid Crystal Display and Manufacturing Method Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100670044B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4041336B2 (en) * | 2001-06-29 | 2008-01-30 | シャープ株式会社 | Substrate for liquid crystal display device, liquid crystal display device including the same, and manufacturing method thereof |
KR100831281B1 (en) * | 2001-12-29 | 2008-05-22 | 엘지디스플레이 주식회사 | LCD and its manufacturing method |
KR100786835B1 (en) * | 2002-01-21 | 2007-12-20 | 삼성에스디아이 주식회사 | Liquid crystal display device and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990034037A (en) * | 1997-10-28 | 1999-05-15 | 윤종용 | Liquid Crystal Display and Manufacturing Method Thereof |
KR19990052392A (en) * | 1997-12-22 | 1999-07-05 | 김영환 | LCD in Vertical Orientation Mode |
KR19990058996A (en) * | 1997-12-30 | 1999-07-26 | 구자홍 | LCD panel and method of manufacturing the same |
-
1999
- 1999-10-29 KR KR1019990047566A patent/KR100670044B1/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990034037A (en) * | 1997-10-28 | 1999-05-15 | 윤종용 | Liquid Crystal Display and Manufacturing Method Thereof |
KR19990052392A (en) * | 1997-12-22 | 1999-07-05 | 김영환 | LCD in Vertical Orientation Mode |
KR19990058996A (en) * | 1997-12-30 | 1999-07-26 | 구자홍 | LCD panel and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20010039260A (en) | 2001-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7858452B2 (en) | Manufacturing method of array substrate for liquid crystal display device with color filter layer on thin film transistor | |
US7659958B2 (en) | Method of manufacturing liquid crystal display and thin film transistor array panel including a data wire having first and second data lines | |
US7632723B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US7709304B2 (en) | Thin film transistor array panel, manufacturing method thereof, and mask therefor | |
KR100690517B1 (en) | Manufacturing Method Of Liquid Crystal Display | |
US6531392B2 (en) | Method of forming a thin film transistor array panel using photolithography techniques | |
US8305536B2 (en) | Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer | |
US20030136971A1 (en) | Thin film transistor array panel for display and manufacturing method thereof | |
US7279371B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US7507594B2 (en) | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
GB2314209A (en) | Method of forming a thin film transistor electrode with a tapered edge | |
US7422916B2 (en) | Method of manufacturing thin film transistor panel | |
JP2005018082A (en) | Method for manufacturing thin film transistor array panel | |
US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR100848108B1 (en) | liquid crystal display, thin film transistor array plate and method for fabricating the plate | |
KR100670044B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
JPH11295760A (en) | Array substrate for display device and method of manufacturing the same | |
US7547588B2 (en) | Thin film transistor array panel | |
KR100910563B1 (en) | Thin film transistor array panel | |
KR100945576B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
JP4863667B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20140128551A (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
KR20070122000A (en) | Array board for transverse electric field type liquid crystal display device and manufacturing method thereof | |
KR20020064067A (en) | manufacturing method of thin film transistor array panel for liquid crystal display | |
KR20020081719A (en) | thin film transistor array panel for a liquid crystal display and a manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19991029 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20041007 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19991029 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060623 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061213 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070110 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20070111 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20091215 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20101215 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20111214 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20121214 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20121214 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20140102 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20141231 Start annual number: 9 End annual number: 9 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20161209 |