[go: up one dir, main page]

KR100660640B1 - 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법 - Google Patents

웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법 Download PDF

Info

Publication number
KR100660640B1
KR100660640B1 KR1020050075505A KR20050075505A KR100660640B1 KR 100660640 B1 KR100660640 B1 KR 100660640B1 KR 1020050075505 A KR1020050075505 A KR 1020050075505A KR 20050075505 A KR20050075505 A KR 20050075505A KR 100660640 B1 KR100660640 B1 KR 100660640B1
Authority
KR
South Korea
Prior art keywords
input pattern
data
chip data
pattern
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050075505A
Other languages
English (en)
Inventor
윤병희
서기명
변도훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050075505A priority Critical patent/KR100660640B1/ko
Priority to US11/435,499 priority patent/US20070061659A1/en
Priority to DE102006033646A priority patent/DE102006033646A1/de
Application granted granted Critical
Publication of KR100660640B1 publication Critical patent/KR100660640B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법이 개시된다. 본 발명은 복수의 테스트 대상 소자들에 테스트를 위한 입력 패턴 및 테스트 대상 소자들의 식별을 위한 데이터를 기입하는 장치에 관한 것으로, 호스트 컴퓨터 및 테스터를 포함한다. 호스트 컴퓨터는 입력 패턴 및 각 테스트 대상 소자에 대한 데이터를 생성하여 덤프한다. 테스터는 입력 패턴 및 데이터를 저장하고, 입력 패턴을 논리 신호 패턴으로 변환하며, 논리 신호 패턴 및 데이터를 병렬로 각 테스트 대상 소자에 기입한다.

Description

웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법{Data writing apparatus and method for EDS test}
도 1은 종래의 데이터 기입 방식을 도시한 것이다.
도 2는 본 발명에 따른 반도체 장치에 데이터를 기입하는 장치를 개략적으로 도시한 것이다.
도 3은 도 1의 호스트 컴퓨터 및 테스터의 내부 블록도를 도시한 것이다.
도 4는 본 발명에 따른 반도체 장치에 데이터를 기입하는 방법에 대한 흐름도를 도시한 것이다.
본 발명은 웨이퍼 자동선별(Electrical Die Sorting, EDS) 테스트를 위한 데이터 기입 장치 및 방법에 관한 것으로, 반도체 공정중에서 EDS 테스트를 위해 웨이퍼 상의 복수의 칩에 데이터를 기입하는 장치 및 그 방법에 관한 것이다.
EDS 테스트 공정은 테스터와 웨이퍼 프로버를 이용하여 웨이퍼상의 칩들의 전기적인 동작여부를 검사하여 불량품을 자동선별 하는 공정이다. 즉, 테스터를 통해 입력 패턴을 웨이퍼 상의 칩에 기입하고, 기입된 패턴을 독출하여 옳은 값과 비 교함으로써 양호, 불량을 판별하는 것이다.
테스터는 웨이퍼상의 칩, 즉 테스트 대상 소자(Device Under Test, DUT)에 칩을 식별하기위한 데이터, 예를 들어, 로트 번호, 웨이퍼 번호, 제품명, 웨이퍼상의 좌표 등과 같은 칩 데이터와 칩의 동작과 관련된 논리 신호 패턴을 기입하고, 칩의 출력 단자에서 발생되는 출력 논리 신호 패턴을 확인한다. 이 때, 테스터는 테스트 패턴과 DUT별로 각각 다른 칩 데이터를 테스트중에 갱신하면서 순차적으로 기입한다.
도 1은 종래의 데이터 기입 방식을 도시한 것이다. 도시된 바에 따르면, 64개의 DUT가 있는 경우, 좌측 상단의 DUT1번으로부터 하향으로 순차적으로 기입하며, 기입이 완료되면 다시 우측 상단으로 이동하여 하향으로 순차적으로 기입하게 된다. 전체 64개의 DUT에 대해서 기입하는 시간은 하나의 DUT에 기입하는 시간보다 64배 증가하게된다. 따라서 전체 DUT에 기입하는 시간이 DUT 개수만큼 늘어나게되어 그만큼 테스트 시간이 길어지게된다.
본 발명이 이루고자하는 기술적 과제는 DUT에 칩 데이터 및 패턴을 기입할 때, 모든 DUT에 병렬로 기입할 수 있도록 모든 DUT에 대한 칩 데이터 및 테스트 패턴을 생성하고, 생성된 테스트 패턴 및 칩 데이터를 테스터에 덤프(dump)하여 DUT들에 병렬로 기입하는 데이터 기입 장치 및 그 방법을 제공하는데 있다.
상기 기술적 과제를 이루기위한, 본 발명은 복수의 테스트 대상 소자들에 테 스트를 위한 입력 패턴 및 상기 테스트 대상 소자들의 식별을 위한 데이터를 기입하는 장치에 관한 것으로, 호스트 컴퓨터 및 테스터를 포함한다. 호스트 컴퓨터는 입력 패턴 및 각 테스트 대상 소자에 대한 상기 데이터를 생성하여 덤프한다. 테스터는 상기 입력 패턴 및 데이터를 저장하고, 상기 입력 패턴을 논리 신호 패턴으로 변환하며, 상기 논리 신호 패턴 및 데이터를 병렬로 상기 각 테스트 대상 소자에 기입한다.
상기 기술적 과제를 이루기 위한, 본 발명은 복수의 테스트 대상 소자들에 테스트를 위한 입력 패턴 및 상기 테스트 대상 소자들의 식별을 위한 데이터를 기입하는 방법에 관한 것이다. 먼저, 호스트 컴퓨터는 상기 입력 패턴 및 상기 각 테스트 대상 소자에 대한 상기 데이터를 생성하여 덤프한다. 테스터는 덤프된 입력 패턴 및 데이터를 상기 테스트 대상 소자별로 저장부에 저장한다. 상기 테스터는 상기 입력 패턴 및 데이터를 상기 저장부로부터 병렬로 독출한다. 상기 테스터는 상기 입력 패턴을 논리 신호 패턴으로 변환하고, 상기 논리 신호 패턴 및 데이터를 해당 테스트 대상 소자에 병렬로 기입한다.
상기 기술적 과제를 이루기위한 본 발명은 웨이퍼 자동 선별 테스트를 위한 데이터 기입 장치에 관한 것으로, 소자 인터페이스부, 저장부 및 기입부를 포함한다 . 상기 소자 인터페이스부는 복수의 테스트 대상 소자들을 동시에 연결시킨다. 상기 저장부는 컴퓨터로부터 상기 테스트 대상 소자들의 테스트를 위한 입력 패턴 및 상기 테스트 대상 소자들의 식별을 위한 칩 데이터를 덤프받아, 상기 입력 패턴 및 상기 칩 데이터를 상기 테스트 대상 소자별로 구분하여 저장한다. 상기 기입부 는 상기 입력 패턴을 논리 신호 패턴으로 변환하며, 상기 논리 신호 패턴 및 상기 칩 데이터를 상기 소자 인터페이스부를 통하여 병렬로 상기 각 테스트 대상 소자에 기입한다.
이하에서 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 반도체 장치에 데이터를 기입하는 장치를 개략적으로 도시한 것이다. 도시된 데이터 기입 장치는 호스트 콤퓨터(1) 및 테스터(2)를 포함한다. 참조번호 3은 복수의 데이터 기입 대상 장치(DUT)를 나타낸다.
호스트 컴퓨터(1)는 DUT들(3)에 입력 패턴 및 칩 데이터를 각각 생성하고, 입력 패턴 및 칩 데이터를 테스터(2)에 덤프한다. 테스터(2)는 입력 패턴 및 칩 데이터를 저장하고, 입력 패턴을 하이 또는 로우 레벨의 논리 신호 패턴으로 변환하여 칩 데이터와 함께 DUT들(3)에 병렬로 기입한다.
도 3은 도 1의 호스트 컴퓨터(1) 및 테스터(2)의 내부 블록도를 도시한 것이다. 참조번호 3은 복수의 DUT들을 나타낸다.
호스트 컴퓨터(1)는 프로그래밍부(11) 및 저장부(12)를 포함한다.
프로그래밍부(11)는 복수의 DUT(3)에 기입할 입력 패턴과 각 DUT(3)별로 다른 칩 데이터를 생성하고, 생성된 패턴과 칩 데이터를 저장부(12)에 저장한다. 여기서, 입력 패턴은 모든 DUT(3)에 동일하게 적용되는 것으로, DUT(3)의 특성에 따라 결정된다. 칩 데이터는 상술한 바와 같이, 로트 번호, 웨이퍼 번호, 제품명 및 웨이퍼상의 좌표 등으로, 각 DUT(3)마다 달라진다.
모든 DUT(3)에 대한 패턴과 칩 데이터가 저장되면, 프로그래밍부(11)는 저장부(12)에 저장된 패턴과 칩 데이터를 테스터(2)로 덤프(dump)한다.
테스터(2)는 제어부(21), 저장부(22) 및 기입부(23)를 포함한다. 기입부(23)에는 복수의 DUT(3)와 인터페이싱하는 소자 인터페이스부(미도시)가 더 연결될 수 있다.
제어부(21)는 덤프된 입력 패턴과 칩 데이터를 저장부(22)에 저장한다. 이때 저장부(22)는 각 DUT(3)별로 입력 패턴과 해당 칩 데이터를 저장하는 복수의 저장수단으로 구성되는 것이 바람직하다.
기입부(23)는 입력 패턴을 논리 신호 패턴으로 변환하여 각 DUT(3)의 해당 핀들로 출력하고, 칩 데이터를 해당 DUT(3)의 지정된 영역에 기입한다. 여기서, 각 DUT(3)에서 입력 패턴에 대한 핀 번호들과 칩 데이터가 저장되는 영역은 프로그래밍부(11)에서 지정되어 전달된다.
기입부(23)는 제어부(21)에서 출력되는 제1제어신호에 따라 저장부(22)에서 각 DUT(3)에 기입할 입력 패턴 및 칩 데이터를 병렬로 독출하고, 제2제어신호에 따라 입력 패턴을 논리 신호 패턴으로 변환하며, 논리 신호 패턴과 칩 데이터를 각 DUT(3)에 병렬로 기입한다. 기입은 각 DUT(3)와 인터페이싱하는 소자 인터페이스부를 통해 이루어질 수 있다.
도 4는 본 발명에 따른 반도체 장치에 데이터를 기입하는 방법에 대한 흐름도를 도시한 것이다.
호스트 컴퓨터(1)의 프로그래밍부(11)는 DUT들(3)의 특성에 따른 입력 패턴 을 생성한다(31단계). 또한 프로그래밍부(11)는 각 DUT(3)별로 로트 번호, 웨이퍼 번호, 제품명 및 웨이퍼상의 좌표 등을 포함하는 칩 데이터를 생성한다(32단계). 모든 DUT(3)에 대해 칩 데이터가 생성되지않았다면(33단계), 웨이퍼상에서 다음 순서의 DUT의 좌표를 반영하여(34단계) 칩 데이터를 생성한다. 33단계에서 모든 DUT(3)에 대해 칩 데이터를 생성하였다면, 생성된 패턴 및 칩 데이터를 테스터(2)의 제어부(21)로 덤프한다(35단계).
제어부(21)는 입력 패턴과 칩 데이터를 저장부(22)에 각 DUT(3)별로 저장한다. 기입부(23)는 저장부(22)로부터 입력 패턴 및 칩 데이터를 병렬로 독출한다(36단계). 기입부(23)는 입력 패턴을 논리 신호 패턴으로 변환하고, 변환된 신호와 칩 데이터를 각 DUT(3)에 병렬로 기입한다(37단계).
본 발명에 대해 상기 실시예를 참고하여 설명하였으나, 이는 예시적인 것에 불과하며, 본 발명에 속하는 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야할 것이다.
본 발명에 따르면, EDS 테스트시 복수의 DUT들에 테스트하고자하는 패턴 및 칩 데이터를 병렬로 출력하여 실질적으로 동시에 기입함으로써 기입 시간과 아울러 테스트 시간을 줄일 수 있다. 또한 엔지니어링 활동시 모든 DUT들의 결과를 동시에 확인할 수 있으므로 편의성을 높일 수 있다.

Claims (4)

  1. 복수의 테스트 대상 소자들에 테스트를 위한 입력 패턴 및 상기 테스트 대상 소자들의 식별을 위한 칩 데이터를 기입하는 장치에 있어서,
    상기 입력 패턴 및 각 테스트 대상 소자에 대한 상기 칩 데이터를 생성하여 덤프하는 호스트 컴퓨터; 및
    상기 입력 패턴 및 칩 데이터를 저장하고, 상기 입력 패턴을 논리 신호 패턴으로 변환하며, 상기 논리 신호 패턴 및 데이터를 병렬로 상기 각 테스트 대상 소자에 기입하는 테스터를 포함함을 특징으로하는 데이터 기입 장치.
  2. 제1항에 있어서, 상기 테스터는
    상기 입력 패턴 및 칩 데이터를 저장하는 저장부;
    상기 입력 패턴 및 칩 데이터를 상기 테스트 대상 소자별로 상기 저장부에 저장하고, 제1 및 제2제어신호를 출력하는 제어부; 및
    상기 제1제어신호에 따라 상기 입력 패턴 및 칩 데이터를 상기 저장부로부터 병렬로 독출하고, 상기 제2제어신호에 따라 상기 입력 패턴을 논리 신호 패턴으로 변환하여 상기 논리 신호 패턴 및 칩 데이터를 병렬로 상기 테스트 대상 소자들에 기입하는 기입부를 포함함을 특징으로하는 데이터 기입 장치.
  3. 복수의 테스트 대상 소자들에 테스트를 위한 입력 패턴 및 상기 테스트 대상 소자들의 식별을 위한 칩 데이터를 기입하는 방법에 있어서,
    호스트 컴퓨터는 상기 입력 패턴 및 상기 각 테스트 대상 소자에 대한 상기 칩 데이터를 생성하여 덤프하는 단계;
    테스터는 덤프된 입력 패턴 및 칩 데이터를 상기 테스트 대상 소자별로 저장부에 저장하는 단계;
    상기 입력 패턴 및 칩 데이터를 상기 저장부로부터 병렬로 독출하는 단계; 및
    상기 입력 패턴을 논리 신호 패턴으로 변환하고, 상기 논리 신호 패턴 및 데이터를 해당 테스트 대상 소자에 병렬로 기입하는 단계를 포함함을 특징으로하는 데이터 기입 방법.
  4. 웨이퍼 자동 선별 테스트를 위한 데이터 기입 장치에 있어서,
    복수의 테스트 대상 소자들을 동시에 연결시키는 소자 인터페이스부;
    호스트 컴퓨터로부터 상기 테스트 대상 소자들의 테스트를 위한 입력 패턴 및 상기 테스트 대상 소자들의 식별을 위한 칩 데이터를 덤프받아, 상기 입력 패턴 및 상기 칩 데이터를 상기 테스트 대상 소자별로 구분하여 저장하는 저장부; 및
    상기 입력 패턴을 논리 신호 패턴으로 변환하며, 상기 논리 신호 패턴 및 상기 칩 데이터를 상기 소자 인터페이스부를 통하여 병렬로 상기 각 테스트 대상 소자에 기입하는 기입부를 포함함을 특징으로하는 데이터 기입 장치.
KR1020050075505A 2005-08-18 2005-08-18 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법 Expired - Fee Related KR100660640B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050075505A KR100660640B1 (ko) 2005-08-18 2005-08-18 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
US11/435,499 US20070061659A1 (en) 2005-08-18 2006-05-17 Methods for testing a plurality of semiconductor devices in parallel and related apparatus
DE102006033646A DE102006033646A1 (de) 2005-08-18 2006-07-14 Vorrichtung und Verfahren zum Testen von Halbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050075505A KR100660640B1 (ko) 2005-08-18 2005-08-18 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100660640B1 true KR100660640B1 (ko) 2006-12-21

Family

ID=37697502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050075505A Expired - Fee Related KR100660640B1 (ko) 2005-08-18 2005-08-18 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법

Country Status (3)

Country Link
US (1) US20070061659A1 (ko)
KR (1) KR100660640B1 (ko)
DE (1) DE102006033646A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10296433B2 (en) * 2012-06-01 2019-05-21 Litepoint Corporation Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence
CN112488254B (zh) * 2020-11-02 2024-07-02 昆山丘钛生物识别科技有限公司 一种防呆测试机台
CN113492114B (zh) * 2021-09-08 2021-11-16 苏州贝克微电子有限公司 一种用于集成电路的半导体芯片测试方法及其测试装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255854A (ja) 2001-12-26 2003-09-10 Toshiba Corp 表示装置の製造方法及びその製造装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6363510B1 (en) * 1999-08-31 2002-03-26 Unisys Corporation Electronic system for testing chips having a selectable number of pattern generators that concurrently broadcast different bit streams to selectable sets of chip driver circuits
US6988232B2 (en) * 2001-07-05 2006-01-17 Intellitech Corporation Method and apparatus for optimized parallel testing and access of electronic circuits
US6641050B2 (en) * 2001-11-06 2003-11-04 International Business Machines Corporation Secure credit card
KR100544223B1 (ko) * 2001-11-09 2006-01-23 가부시키가이샤 아드반테스트 반도체 디바이스 시험 장치
DE602004019651D1 (de) * 2003-07-23 2009-04-09 Intellitech Corp System und verfahren für optimierten test und konfigurationsdurchsatz elektronischer schaltungen
KR100498509B1 (ko) * 2003-11-12 2005-07-01 삼성전자주식회사 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법
US7210634B2 (en) * 2004-02-12 2007-05-01 Icid, Llc Circuit for generating an identification code for an IC

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255854A (ja) 2001-12-26 2003-09-10 Toshiba Corp 表示装置の製造方法及びその製造装置

Also Published As

Publication number Publication date
US20070061659A1 (en) 2007-03-15
DE102006033646A1 (de) 2007-02-22

Similar Documents

Publication Publication Date Title
US9121892B2 (en) Semiconductor circuit and methodology for in-system scan testing
US6256760B1 (en) Automatic test equipment scan test enhancement
KR100599348B1 (ko) 단일 테스터 채널을 이용하여 다수의 디바이스의 테스트를 병렬 테스트하기 위한 분산형 인터페이스
EP1377981B1 (en) Method and system to optimize test cost and disable defects for scan and bist memories
US7114110B2 (en) Semiconductor device, and the method of testing or making of the semiconductor device
KR20010104362A (ko) 교차-ｄｕｔ 및 내부-ｄｕｔ 비교를 이용한 집적 회로디바이스의 병렬 테스트
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
US7356435B2 (en) Semiconductor test apparatus and control method therefor
US20030120985A1 (en) Method and apparatus for memory self testing
US6901542B2 (en) Internal cache for on chip test data storage
CN110120242A (zh) 存储器测试方法、装置、计算机设备以及存储介质
JP3804733B2 (ja) ストレス用電圧を用いてメモリをテストする機能を有する集積回路
US12007438B2 (en) Method and system for testing an integrated circuit
JP4377238B2 (ja) 半導体試験装置
JP2988380B2 (ja) 半導体試験装置およびこの試験装置を用いた試験方法
US7673205B2 (en) Semiconductor IC and testing method thereof
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
KR101199771B1 (ko) 모드별 논리적 어드레스를 설정하는 반도체 메모리 테스트장치 및 방법
US6694495B1 (en) Method of analyzing static current test vectors for semiconductor integrated circuits
US6885961B2 (en) Hybrid tester architecture
KR101034661B1 (ko) 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치
KR100319711B1 (ko) 디버깅기능을갖는내장자기테스트회로
JPH10253707A (ja) 集積回路試験装置
JP2720761B2 (ja) 半導体集積回路試験装置
JPS6039186B2 (ja) 半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050818

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061025

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061215

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee