[go: up one dir, main page]

KR100659153B1 - 지지판을 구비하는 반도체 패키지용 인서트 - Google Patents

지지판을 구비하는 반도체 패키지용 인서트 Download PDF

Info

Publication number
KR100659153B1
KR100659153B1 KR1020060008303A KR20060008303A KR100659153B1 KR 100659153 B1 KR100659153 B1 KR 100659153B1 KR 1020060008303 A KR1020060008303 A KR 1020060008303A KR 20060008303 A KR20060008303 A KR 20060008303A KR 100659153 B1 KR100659153 B1 KR 100659153B1
Authority
KR
South Korea
Prior art keywords
insert
semiconductor package
contact
contact pad
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060008303A
Other languages
English (en)
Inventor
정혁진
오선주
윤석영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060008303A priority Critical patent/KR100659153B1/ko
Priority to US11/488,597 priority patent/US20070182432A1/en
Application granted granted Critical
Publication of KR100659153B1 publication Critical patent/KR100659153B1/ko
Priority to CNA2007100081329A priority patent/CN101009237A/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/32Holders for supporting the complete device in operation, i.e. detachable fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 발명은 반도체 패키지용 인서트에 관한 것으로, 종래 인서트에서는 수납이 불가능하던 반도체 패키지를 안정적으로 수납하여, 테스트 소켓과 전기적으로 연결하는 것이 가능한 인서트를 구현하는 것을 목적으로 한다.
이를 위해, 본 발명에 따른 반도체 패키지용 인서트는 반도체 패키지를 전면에서 지지하는 지지판을 구비하는 것을 특징으로 하며, 지지판의 상하부면에는 각각 반도체 패키지의 외부 접속 단자와 연결되고, 테스트 소켓의 접속 단자와 연결되는 접촉 패드가 형성되어 반도체 패키지의 외부 접속 단자와 테스트 소켓의 접속 단자 간의 전기적 연결을 제공한다.
인서트, 테스트 소켓, 지지판, 접촉 패드, 피치

Description

지지판을 구비하는 반도체 패키지용 인서트{Insert for semiconductor package having supporting substrate}
도 1은 종래 반도체 패키지용 인서트의 단면을 도시하는 단면도이다.
도 2는 종래 반도체 패키지용 인서트에 BGA 패키지가 수납되는 경우를 도시하는 단면도이다.
도 3a 및 3b는 본 발명의 일 실시예에 따른 반도체 패키지용 인서트의 단면도 및 부분 확대도이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 패키지용 인서트의 부분 확대 단면도이다.
도 5a 및 5b는 본 발명의 제3 실시예에 따른 반도체 패키지용 인서트의 단면도 및 부분 확대도이다.
<도면의 주요 부분에 대한 부호 설명>
1, 10, 100 : 반도체 패키지용 인서트
2, 20 : 반도체 패키지
3, 30 : 도전성 볼
5, 50, 500 : 지지부 7, 70 : 몸체부
51, 510 : 제1 접촉 단자 52, 520 : 제2 접촉 단자
53, 530 : 비아 홀 80 : 보조 시트
81 : 절연 시트 82 : 접촉 매개 단자
본 발명은 반도체 패키지용 인서트(insert)에 관한 것으로, 더욱 상세하게는 외부 접속 단자로 사용되는 도전성 볼 중 최외곽 도전성 볼과 반도체 패키지의 가장자리 단부 사이의 거리 매우 작은 반도체 패키지를 안정적으로 수납할 수 있는 인서트에 관한 것이다.
일반적으로 반도체 패키지 제조 공정에 의해 제조된 반도체 패키지는 출하되기 전에 전기적 특성 검사와 기능 테스트(function test)와 같은 신뢰성 테스트를 거치게 된다. 제조된 반도체 패키지를 테스트 장치로 이송하며, 테스트 완료된 반도체 패키지를 분류하기 위해 이송하는 장비로 핸들러(handler)가 주로 사용되고 있다.
핸들러는 다수의 반도체 패키지를 테스트 장치 내에 반송하고, 각 반도체 패키지를 테스트 소켓을 통하여 테스트 헤드에 전기적으로 접촉시켜 테스트 공정을 진행한다. 그리고 테스트가 완료된 각 반도체 패키지를 테스트 헤드(test head)로부터 반출하여 테스트 결과에 따라서 분류한다.
이때 핸들러는 복수개의 반도체 패키지가 각각 수납되는 인서트가 설치된 테스트 트레이(test tray) 단위로 반도체 패키지를 이송하게 된다. 통상, 인서트가 설치된 테스트 트레이는 반도체 패키지 중에서 외부접속단자로서 도전성 볼을 사용하는 볼 그리드 어레이(Ball Grid Array; BGA) 패키지 수납용으로 주로 사용된다.
도 1은 종래 반도체 패키지용 인서트의 단면을 도시하는 단면도이다. 도 1에서 도시하는 바와 같이, 반도체 패키지용 인서트(1)는 반도체 패키지(2)가 삽입되어 수납될 수 있도록 하는 공간인 포켓(4)이 중앙부에 형성되어 있는 몸체부(7)와 포켓(4)에 수납된 반도체 패키지(2)를 지지하는 지지부(5)로 구성된다. 반도체 패키지용 인서트(1)의 구성들 중에서 본 발명과 관련이 없는 부분에 대한 설명은 생략한다.
래치(6)는 인서트(1)로 반도체 패키지(2)가 삽입되는 과정에서는 안쪽으로 밀려들어갔다가, 반도체 패키지(2)가 지지부(5)에 안착되면, 바깥쪽으로 다시 나와 반도체 패키지(2)의 상부면과 접촉하여 반도체 패키지(2)를 고정시키는 기능을 한다.
인서트(1)의 지지부(5)는 반도체 패키지(2)의 가장자리 부분과 접촉하여, 반도체 패키지(2)를 지지한다. 도전성 볼(3)은 인서트 외부로 노출되어 테스트 소켓(미도시)의 포고 핀 등의 접속 단자(미도시)와 접촉되어 테스트가 수행된다.
이와 같이, 종래의 인서트(1)에서 지지부(5)가 반도체 패키지(2)를 지지하기 위해서는 도전성 볼(3) 중 최외곽에 있는 도전성 볼(3)과 반도체 패키지(2) 가장자리 단부 사이의 간격(A)이 어느 정도 확보되어야 한다. 종래 인서트(1)는 도전성 볼(3)과 반도체 패키지(2) 가장자리 단부 사이의 간격(A)으로 0.8mm 정도의 공간이 확보될 것을 요구하고 있다.
그러나, 최근의 반도체 패키지는 소형화 박형화 추세와 함께, 외부 접속 단자의 수가 증가하는 추세에 있어, 최외곽에 있는 도전성 볼과 반도체 패키지 가장자리 단부 사이의 간격은 점점 줄어들고 있다. 이러한 최근의 반도체 패키지 중에는 최외곽에 있는 도전성 볼과 반도체 패키지 가장자리 단부 사이의 간격이 0.2mm 정도의 제품뿐 아니라, 0.1mm 이하의 간격을 가지는 제품들도 출시되고 있는 상황이다.
도 2는 도전성 볼과 반도체 패키지 가장자리 단부 사이의 간격이 좁은 반도체 패키지가 종래의 인서트에 삽입되는 경우를 도시하는 단면도이다.
도 2에서 도시하는 바와 같이, 종래의 인서트(1)에서는 최외곽 도전성 볼(30)과 반도체 패키지 가장자리 단부 사이의 간격(B)이 0.2mm 이하의 반도체 패키지(20)가 삽입되는 경우, 지지부(5)에 최외곽 도전성 볼(30)이 걸리는 현상이 발생하는 문제점이 있다. 즉, 종래의 인서트(1)에서는 간격 B가 0.2mm 이하로 좁은 반도체 패키지(20)에 대해서는 외부 접속 단자인 도전성 볼(30) 중 일부는 테스트 소켓과 접촉시킬 수 없게 되는 것이다.
이를 해결하기 위한 방법으로, 지지부에 의해 제공되는 공간의 크기를 최대한으로 줄이는 방법을 산정해 볼 수 있기는 하나, 종래 인서트의 경우 지지부가 삽입되는 반도체 패키지를 안정적으로 지지하기 위한 최소한의 공간 확보는 필수적일 수 밖에 없어, 지지부에 의해 제공되는 공간의 크기를 줄이는 데에는 한계가 있다.
예를 들어, 종래의 인서트(1) 구조에서는, 도 2에 도시된 간격 B가 0.2mm인 반도체 패키지(20)를 지지하기 위해서는, 지지부(5)에 의해 제공되는 공간의 크기 가 0.2mm 보다 작게 되도록 해야 하는데, 이 정도의 좁은 공간으로는 반도체 패키지(20)를 안정적으로 지지할 수가 없다.
본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 최외곽에 있는 도전성 볼과 반도체 패키지 가장자리 단부 사이의 간격이 매우 좁은 반도체 패키지도 안정적으로 지지하여 수납할 수 있는 반도체 패키지용 인서트를 제공하려는 것을 기술적 과제로 한다.
상기한 바와 같은 기술적 과제를 해결하기 위해, 본 발명의 일 실시예에 따른 반도체 패키지용 인서트는 외부 접속 단자를 포함하는 반도체 패키지가 삽입되어 수납되는 공간이 형성된 몸체부 및 상부면 및 하부면을 포함하며, 상기 몸체부와 연결되며, 수납된 상기 반도체 패키지를 지지하는 지지판을 포함하는 반도체 패키지용 인서트로서, 상기 지지판은 상기 상부면 전면에서 상기 외부 접속 단자와 접촉하고, 상기 외부 접속 단자와 테스트 소켓을 전기적으로 연결하는 것을 특징으로 한다.
이와 같이, 본 발명의 일 실시예에 따른 반도체 패키지용 인서트에서는 지지판 전면에 의해 반도체 패키지가 지지됨에 따라, 반도체 패키지의 최외곽 외부 접속 단자와 반도체 패키지의 가장자리 단부 사이의 간격이 매우 좁은 반도체 패키지도 안정되게 수납하는 것이 가능하게 된다.
또한, 지지판은 그 상부면 전면에 걸쳐 형성되며, 외부 접속 단자와 일대일 로 대응되는 제1 접촉 패드 및 제1 접촉 패드와 전기적으로 연결되며, 지지판의 하부면 전면에 걸쳐 형성되고, 테스트 소켓의 접속 단자와 일대일로 대응되는 제2 접촉 패드를 포함하는 것이 바람직하며, 제1 접촉 패드 및 제2 접촉 패드는 지지판을 관통하는 비아 홀에 의해 전기적으로 연결되는 것이 일반적이다.
한편, 본 발명의 다른 일 실시예에 따른 반도체 패키지용 인서트에서, 지지판은 그 상부면에 형성되며, 탄성을 가지는 물질을 포함하는 보조 시트를 더 포함하는 경우도 있다. 이 때, 보조 시트는 탄성을 가지는 절연성 물질로 된 절연 시트 와 절연 시트 내부에 제1 접촉 패드와 대응되도록 도전성 물질로 형성되는 접촉 매개 단자를 포함하는 구성을 가지는 것이 바람직하며, 절연성 물질로는 고무를 사용하는 것이 일반적이다. 접촉 매개 단자의 피치는 제1 접촉 패드의 피치와 동일하도록 형성된다. 또한, 이러한 보조 시트에 형성되는 접촉 매개 단자는 도전성 고무로 이루어지는 것이 바람직하다. 절연 시트는 절연성 수지로 된 필름이어도 좋다.
본 발명에 따른 반도체 패키지용 인서트에서, 제1 접촉 패드의 피치는 외부 접속 단자의 피치와 동일하고, 제2 접촉 패드의 피치는 테스트 소켓의 접속 단자의 피치와 동일한 것이 바람직하다.
제1 접촉 패드의 피치와 상기 제2 접촉 패드의 피치는 동일할 수도 있고, 서로 다른 경우도 가능하다. 피치가 서로 다른 경우에는, 제2 접촉 패드의 피치가 제1 접촉 패드의 피치보다 큰 것이 바람직하다.
한편, 지지판은 상기 몸체부와 일체로 형성되어도 좋고, 별도로 형성된 후, 체결 수단 등에 의해, 체결되어도 좋다. 또한, 본 발명에 따른 반도체 패키지용 인 서트에 삽입되는 반도체 패키지는 볼 그리드 어레이(BGA) 패키지인 경우가 일반적이다.
이하에서는 본 발명에 따른 반도체 패키지용 인서트의 구체적인 실시예들을 도면과 함께 보다 상세하게 설명한다. 참고로, 이하의 설명에서는 동일한 구성요소에 대해서는 동일한 식별번호를 사용하며, 본 발명의 주요 기술 내용과 무관한 것으로 본 발명의 기술 분야에서 널리 알려진 내용에 대해서는 구체적인 설명을 생략하기로 한다.
반도체 패키지용 인서트의 제1 실시예
도 3a 및 3b는 본 발명의 제1 실시예에 따른 반도체 패키지용 인서트의 단면도 및 부분 확대도이다.
본 발명의 제1 실시예에 따른 반도체 패키지용 인서트(10)를 구성하는 구성 요소들 중에서 몸체부(70)나 포켓(4), 래치(6) 등은 도 1에 도시된 종래 인서트(1)와 동일한 구성 요소들로, 종래 기술의 문제점 부분에서 이미 설명하였으므로 이하에서는 이들 구성 요소들에 대한 설명은 생략하고, 본 발명의 제1 실시예에 따른 반도체 패키지용 인서트(10)의 특징적 구성 요소들에 대해 자세히 설명하기로 한다.
도 3a에서 도시하는 바와 같이, 본 발명의 제1 실시예에 따른 반도체 패키지용 인서트(10)는 삽입되는 반도체 패키지(20)를 지지하는 지지판(50)을 구비하고 있다.
지지판(50)의 상부면에는 반도체 패키지(20)의 도전성 볼(30)과 대응되는 위치에 형성되며, 도전성 볼(30)과 전기적으로 연결되는 제1 접촉 패드(51)가 형성되어 있다. 제1 접촉 패드(51)는 도전성 볼(30)들과 일대일로 대응되도록 형성되며, 도전성 볼(30)들의 피치(C)와 동일한 피치(C)를 가지도록 형성된다.
지지판(50)은 상부면 전체에서 도전성 볼(30)들과 접촉하면서, 반도체 패키지(20)를 지지하게 되므로, 최외곽 도전성 볼(30)과 반도체 패키지(20)의 가장 자리 단부 사이의 간격(B)이 0.2mm 이하로 좁게 형성되는 반도체 패키지(20)도 안정적으로 지지할 수 있다.
한편, 지지판(50)의 하부면에는 테스트 소켓(미도시)의 접속 단자(미도시)와 전기적으로 연결되는 제2 접촉 패드(52)가 형성된다. 제2 접촉 패드(52)는 지지판(50)을 관통하는 비아 홀(53)에 의해 제1 접촉 패드(51)와 전기적으로 연결된다. 비아 홀(53) 내부는 도전성 물질로 충전된다. 제2 접촉 패드(52)의 피치(C)도 제1 접촉 패드(51)의 피치와 동일하게 설정된다. 이 경우 도시되지는 않지만, 테스트 소켓의 접속 단자의 피치 역시 제2 접촉 패드(52)의 피치와 동일하다.
이와 같이, 제1 접촉 패드(51)와 제2 접촉 패드(52)의 전기적 연결에 의해, 반도체 패키지(20)의 도전성 볼(30)은 테스트 소켓의 접속 단자와 전기적으로 연결이 가능하게 되며, 반도체 패키지(20)의 테스트가 가능해진다.
지지판(50)은 인서트(10)의 몸체부(70)와 일체로 제조될 수도 있으며, 별도로 지지판(50)을 먼저 형성한 후 기계적 또는 화학적 연결 수단을 이용해 몸체부(70)에 연결하는 방식으로 제조될 수도 있다.
반도체 패키지용 인서트의 제2 실시예
도 4는 본 발명의 제2 실시예에 따른 반도체 패키지용 인서트의 일부분을 확대한 단면도이다.
도 4에서 도시하는 바와 같이, 본 발명의 제2 실시예에 따른 반도체 패키지용 인서트는 지지판(500)을 제외하고는 제1 실시예의 구성과 동일하다. 제1 실시예와 동일한 구성 부분에 대한 설명은 생략한다.
제2 실시예에서도 지지판(500)의 구성 자체는 제1 실시예와 마찬가지로 제1 및 제2 접촉 패드(510, 520)과 비아 홀(530)로 구성되나, 제1 접촉 패드(510)의 피치(C)와 제2 접촉 패드(520)의 피치(D)가 서로 상이한 구성을 갖는다는 점에서 차이가 있다.
제1 접촉 패드와 제2 접촉 패드의 피치가 동일한 구성으로는 반도체 패키지(20)의 도전성 볼(30) 사이의 피치가 0.3mm 인 파인 피치 BGA를 테스트하는 경우, 다음과 같은 몇 가지 문제들이 발생할 수 있다.
우선, 반도체 패키지를 인서트에 삽입한 상태로 테스트를 수행하는 과정에서, 각 장치들, 즉 반도체 패키지(20), 인서트(10), 및 테스트 소켓 사이에서 클리어런스(clearance)가 발생할 수 있다. 통상 반도체 패키지(20)가 인서트(10) 삽입 안착되는 경우에 발생하는 클리어런스나 인서트(10)가 테스트 소켓과 접촉하는 과정에서 발생하는 클리어런스는 대략 0.1mm 내외이다. 이에 따라, 파인 피치 BGA 패키지와 같이 도전성 볼(30) 사이의 피치가 매우 좁은 반도체 패키지의 경우, 도전성 볼(30)과 테스트 소켓의 접속 단자 사이의 전기적 연결이 정확하게 이루어지지 않게 되는 경우가 발생할 수 있다. 또한, 테스트 소켓의 접속 단자의 피치를 0.3mm 정도의 협피치로 제작하는 것은 제작 공정상 어려움을 야기시킬 수 있다.
본 발명의 제2 실시예에 따른 반도체 패키지용 인서트는 이와 같이 파인 피치 BGA 패키지를 테스트하기에 적합한 구조의 인서트로, 테스트 소켓의 접속 단자와 접촉하는 제2 접촉 패드(520)의 피치(D)를 제1 접촉 패드(510)의 피치(C) 보다 크도록 구성한다. 제2 접촉 패드(520)의 피치(D)를 0.5mm 정도로 더 크게 설정하는 경우, 장치들 사이에서 발생하는 클리어런스로 인한 전기적 접속 불량을 방지할 수 있고, 테스트 소켓의 제작 공정상의 어려움을 해소할 수 있다.
제2 실시예에서는 지지판(500)의 비아 홀(530)을 수직으로 동일하게 형성하지 않고, 비스듬하게 경사를 가지도록 형성해야 한다.
제1 접촉 패드(510)의 피치와 제2 접촉 패드(520)의 피치의 차이는 테스트 대상이 되는 반도체 패키지나 테스트 소켓의 접속 단자의 피치 등을 고려하여 적절히 설정할 수 있다.
반도체 패키지용 인서트의 제3 실시예
도 5a 및 5b는 본 발명의 제3 실시예에 따른 반도체 패키지용 인서트의 단면도 및 부분 확대도이다.
도 5a에서 도시하는 바와 같이, 제3 실시예에 따른 반도체 패키지용 인서트(100)는 지지판(50) 상부면에 형성되는 보조 시트(80)를 더 구비한다. 보조 시트(80)는 절연성 물질로 형성하는 절연 시트(81)와 절연 시트(81) 내부에 형성되며, 탄성을 가지는 도전성 고무(pressure conductive rubber; PCR)로 형성되는 접촉 매 개 단자(82)로 이루어진다.
절연 시트(81)로는 절연 수지로 된 필름을 사용할 수도 있고, 고무와 같은 탄성이 있는 절연성 물질을 사용할 수도 있다. 접촉 매개 단자(82)는 반도체 패키지(20)의 도전성 볼(30)과 제1 접촉 패드(51) 사이의 전기적 연결을 매개하는 것으로, 절연성 고무 내부에 수많은 도전성 입자들이 조밀하게 배열된 구조를 가진다. 절연성 고무는 외부로부터 가해지는 압력이 없는 경우에는 도전성 입자들이 거리를 두고 서로 떨어져 있으므로, 전기적 경로를 형성하지 않지만, 외부로부터 압력이 가해지면, 고무의 수축에 의해 도전성 입자들이 서로 접촉하면서 두께 방향으로 전기적 경로가 형성되는 성질을 갖는다.
이와 같이, 도전성 고무로 된 접촉 매개 단자(82)는 반도체 패키지(20)를 가압체(8)에 의해 가압하는 경우 전기적 경로를 형성하여, 제1 접촉 패드(51)와 도전성 볼(30) 사이의 전기적 연결을 매개하게 된다.
통상, 고도의 정밀도로 반도체 패키지(20)와 인서트(10)를 제작한다 하더라도 도전성 볼(30)들에 접하는 면과 제1 접촉 패드(51)가 이루는 면이 정확하게 일치하는 것만은 아니고, 다소간의 오차가 발생할 수 있다. 즉, 모든 도전성 볼(30)들에 동일한 높이로 형성되지 않고, 높이에 차이가 발생할 수도 있고, 제1 접촉 패드(51)들 역시 모두 동일한 높이로 형성되지 않게 되는 경우가 발생할 수 있다. 이러한 경우, 제1 접촉 패드(51)에 도전성 볼(30)이 접촉하는 과정에서, 일부 도전성 볼(30)은 제1 접촉 패드(51)와 접촉하지 못하는 경우가 발생할 수 있다
제3 실시예는 이러한 현상이 발생하더라도 모든 도전성 볼(30)들이 안정적으 로 전기적 접촉이 되도록 하기 위해서, 탄성을 가지는 도전성 고무로 된 접촉 매개 단자(82)를 구비하는 보조 시트(80)를 더 포함하는 구성을 가진다.
즉, 다른 도전성 볼(30)들에 비해 높이가 낮은 도전성 볼(30)이 있더라도, 가압체(8)에 의해 가압이 되는 경우, 접촉 매개 단자(82)가 두께 방향으로 수축하게 되므로, 다른 도전성 볼(30)들에 비해 높이가 낮게 형성된 도전성 볼(30)도 제1 접촉 패드(51)와 정확하게 전기적 접촉을 할 수 있게 된다. 이를 위해, 접촉 매개 단자(82) 소정의 높이 만큼 절연 시트(81) 상부면 위로 돌출되어 형성된다.
접촉 매개 단자(82)의 피치는 제1 접촉 패드(51)나 도전성 볼(30)의 피치와 동일하게 형성되며, 도 5a 및 5b에 도시된 제3 실시예에서는 제2 접촉 패드(52)의 피치도 동일한 경우가 도시되고 있으나, 도 4에 도시된 바와 같이 제2 접촉 패드의 피치가 제1 접촉 패드의 피치보다 큰 경우도 가능하다.
이상과 같이, 본 발명의 바람직한 실시예들을 구체적으로 설명하였으나, 본 발명에 따른 반도체 패키지용 인서트는 상술한 실시예들에 기재된 내용으로 한정되는 것은 아니며, 이하 기재되는 특허청구범위에 기재된 내용의 범위 내에서 본 발명과 관련된 기술 분야에서 통상의 지식을 가진 자가 용이하게 산정할 수 있는 여러 가지 변형된 형태 역시 본 발명의 범위 내에 포함된다.
이상에 기재된 바와 같은 본 발명에 따른 반도체 패키지용 인서트는 최외곽에 있는 도전성 볼과 반도체 패키지 가장자리 단부 사이의 간격이 매우 좁은 반도체 패키지도 안정적으로 지지하여 수납할 수 있으며, 도전성 볼과 테스트 소켓의 접속 단자의 피치를 서로 다르게 조정하여 전기적 접촉의 안정성을 제고하고, 인서트나 테스트 소켓의 제작 공정을 보다 용이하게 수행할 수 있도록 하는 효과를 구현한다.
또한, 본 발명에 따른 반도체 패키지용 인서트는 탄성을 가지는 접촉 매개 단자를 통해 도전성 볼이나 제1 접촉 패드의 높이 차이로 인해 야기될 수 있는 전기적 접촉 불량을 방지하는 효과도 구현한다.

Claims (15)

  1. 외부 접속 단자를 포함하는 반도체 패키지가 삽입되어 수납되는 공간이 형성된 몸체부; 및
    상부면 및 하부면을 포함하며, 상기 몸체부와 연결되며, 수납된 상기 반도체 패키지를 지지하는 지지판;을 포함하는 반도체 패키지용 인서트로서,
    상기 지지판은 상기 상부면 전면에서 상기 외부 접속 단자와 접촉하고, 상기 외부 접속 단자와 테스트 소켓을 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지용 인서트.
  2. 제1항에 있어서, 상기 지지판은,
    상기 상부면 전면에 걸쳐 형성되며, 상기 외부 접속 단자와 일대일로 대응되는 제1 접촉 패드; 및
    상기 제1 접촉 패드와 전기적으로 연결되며, 상기 하부면 전면에 걸쳐 형성되고, 상기 테스트 소켓의 접속 단자와 일대일로 대응되는 제2 접촉 패드;를 포함하는 것을 특징으로 하는 반도체 패키지용 인서트.
  3. 제2항에 있어서, 상기 제1 접촉 패드 및 제2 접촉 패드는 상기 지지판을 관통하는 비아 홀에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지용 인서트.
  4. 제2항에 있어서, 상기 지지판은 상기 상부면에 형성되며, 탄성을 가지는 물질을 포함하는 보조 시트를 더 포함하는 것을 특징으로 하는 반도체 패키지용 인서트.
  5. 제4항에 있어서, 상기 보조 시트는 탄성을 가지는 절연성 물질로 된 절연 시트 와 상기 절연 시트 내부에 상기 제1 접촉 패드와 대응되도록 탄성을 가지는 도전성 물질로 형성되는 접촉 매개 단자를 포함하는 것을 특징으로 하는 반도체 패키지용 인서트.
  6. 제5항에 있어서, 상기 접촉 매개 단자의 피치는 상기 제1 접촉 패드의 피치와 동일한 것을 특징으로 하는 반도체 패키지용 인서트.
  7. 제5항에 있어서, 상기 절연성 물질은 고무인 것을 특징으로 하는 반도체 패키지용 인서트.
  8. 제5항에 있어서, 상기 접촉 매개 단자는 도전성 고무로 형성되는 것을 특징으로 하는 반도체 패키지용 인서트.
  9. 제5항에 있어서, 상기 보조 시트는 절연 수지로 된 필름으로 형성되는 절연 시트와 상기 절연 시트 내부에 상기 제1 접촉 패드와 대응되도록 탄성을 가지는 도전성 물질로 형성되는 접촉 매개 단자를 포함하는 것을 특징으로 하는 반도체 패키지용 인서트.
  10. 제2항에 있어서, 상기 제1 접촉 패드의 피치와 상기 제2 접촉 패드의 피치는 동일한 것을 특징으로 하는 반도체 패키지용 인서트.
  11. 제2항에 있어서, 상기 제1 접촉 패드의 피치와 상기 제2 접촉 패드의 피치는 서로 다른 것을 특징으로 하는 반도체 패키지용 인서트.
  12. 제11항에 있어서, 상기 제2 접촉 패드의 피치가 상기 제1 접촉 패드의 피치보다 큰 것을 특징으로 하는 반도체 패키지용 인서트.
  13. 제1항에 있어서, 상기 지지판은 상기 몸체부와 일체로 형성되는 것을 특징으로 하는 반도체 패키지용 인서트.
  14. 제1항에 있어서, 상기 지지판은 상기 몸체부와 별도로 형성된 후, 상기 몸체부와 연결되는 것을 특징으로 하는 반도체 패키지용 인서트.
  15. 제1항에 있어서, 상기 반도체 패키지는 볼 그리드 어레이(BGA) 패키지인 것을 특징으로 하는 반도체 패키지용 인서트.
KR1020060008303A 2006-01-26 2006-01-26 지지판을 구비하는 반도체 패키지용 인서트 Expired - Fee Related KR100659153B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060008303A KR100659153B1 (ko) 2006-01-26 2006-01-26 지지판을 구비하는 반도체 패키지용 인서트
US11/488,597 US20070182432A1 (en) 2006-01-26 2006-07-19 Insert with support for semiconductor package
CNA2007100081329A CN101009237A (zh) 2006-01-26 2007-01-26 具有用于半导体封装的支撑的卡盘及组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060008303A KR100659153B1 (ko) 2006-01-26 2006-01-26 지지판을 구비하는 반도체 패키지용 인서트

Publications (1)

Publication Number Publication Date
KR100659153B1 true KR100659153B1 (ko) 2006-12-19

Family

ID=37814821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060008303A Expired - Fee Related KR100659153B1 (ko) 2006-01-26 2006-01-26 지지판을 구비하는 반도체 패키지용 인서트

Country Status (3)

Country Link
US (1) US20070182432A1 (ko)
KR (1) KR100659153B1 (ko)
CN (1) CN101009237A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979313B1 (ko) * 2006-12-29 2010-08-31 이수호 반도체 테스트 소켓
KR101339165B1 (ko) * 2012-03-26 2013-12-09 주식회사 아이에스시 메쉬시트를 가진 핸들러용 인서트 및 핸들러용 인서트
KR20180043095A (ko) * 2016-10-19 2018-04-27 주식회사 오킨스전자 마이크로 범프 인터포저, 및 이를 포함하는 테스트 소켓

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106290990A (zh) * 2015-06-10 2017-01-04 鸿劲科技股份有限公司 可同时多颗电子元件定位的定位装置及其应用的作业设备
KR101864939B1 (ko) * 2016-08-31 2018-06-05 세메스 주식회사 반도체 소자 테스트 장치
JP6842355B2 (ja) * 2017-04-28 2021-03-17 株式会社アドバンテスト 電子部品試験装置用のキャリア
CN111058006B (zh) * 2019-12-11 2021-07-27 江苏长电科技股份有限公司 一种bga电磁屏蔽产品的磁控溅射方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04317348A (ja) * 1991-04-16 1992-11-09 Fujitsu Ltd Icキャリア
JPH11287842A (ja) 1998-04-02 1999-10-19 Advantest Corp Ic試験装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179619A (en) * 1977-12-02 1979-12-18 General Electric Company Optocoupler having internal reflection and improved isolation capabilities
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5590908A (en) * 1995-07-07 1997-01-07 Carr; Donald W. Sports board having a pressure sensitive panel responsive to contact between the sports board and a surface being ridden
TW369692B (en) * 1997-12-26 1999-09-11 Samsung Electronics Co Ltd Test and burn-in apparatus, in-line system using the apparatus, and test method using the system
US7263677B1 (en) * 2002-12-31 2007-08-28 Cadence Design Systems, Inc. Method and apparatus for creating efficient vias between metal layers in semiconductor designs and layouts
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
KR100639704B1 (ko) * 2005-09-30 2006-11-01 삼성전자주식회사 독립적 동작이 가능한 레치를 갖는 반도체 패키지 수납용인서트

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04317348A (ja) * 1991-04-16 1992-11-09 Fujitsu Ltd Icキャリア
JPH11287842A (ja) 1998-04-02 1999-10-19 Advantest Corp Ic試験装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979313B1 (ko) * 2006-12-29 2010-08-31 이수호 반도체 테스트 소켓
KR101339165B1 (ko) * 2012-03-26 2013-12-09 주식회사 아이에스시 메쉬시트를 가진 핸들러용 인서트 및 핸들러용 인서트
KR20180043095A (ko) * 2016-10-19 2018-04-27 주식회사 오킨스전자 마이크로 범프 인터포저, 및 이를 포함하는 테스트 소켓

Also Published As

Publication number Publication date
CN101009237A (zh) 2007-08-01
US20070182432A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
KR100659153B1 (ko) 지지판을 구비하는 반도체 패키지용 인서트
US6805563B2 (en) Socket for electrical parts
US7129730B2 (en) Probe card assembly
US20080164893A1 (en) Probe card for testing wafer
TWI753277B (zh) 檢查用導電薄片
US10908182B2 (en) Electrical connecting apparatus and contact
JP2011099841A (ja) 半導体チップ検査用ソケット
US7737711B2 (en) Test apparatus having pogo probes for chip scale package
TW565698B (en) Low compliance tester interface
JP2008134170A (ja) 電気的接続装置
JP5491581B2 (ja) 半導体チップ検査用ソケット
US7221147B2 (en) Method and socket assembly for testing ball grid array package in real system
US7511375B2 (en) Semiconductor device carrier unit and semiconductor socket provided therewith
KR101446146B1 (ko) 검사장치
KR200313240Y1 (ko) 볼 그리드 어레이(bga) 패키지용 테스트 소켓
US7556518B2 (en) Burn-in socket having loading plate with uneven seating surface
CN111474465A (zh) 用于emmi分析的扁平封装半导体器件夹具及分析方法
JP2007127488A (ja) プローブカード
KR101981522B1 (ko) S-타입 pion 핀, 및 이를 포함하는 테스트 소켓
KR20080003564A (ko) 접속체, 접속체 제조 방법 및 접속체를 갖는 프로브 카드
KR101000735B1 (ko) 반도체 칩 검사용 소켓
KR200260959Y1 (ko) 웨이퍼 검사용 프로브 장치
KR20160002559U (ko) 검사용 소켓
US20250004012A1 (en) Probe card structure including probe sets with different lengths
KR101320645B1 (ko) 반도체 패키지 테스트용 소켓에 장착되는 연결모듈 및 이를 포함하는 반도체 패키지 테스트용 소켓

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060126

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061211

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee