KR100651163B1 - 박막 트랜지스터형 광 감지 센서 및 그 제조방법 - Google Patents
박막 트랜지스터형 광 감지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100651163B1 KR100651163B1 KR1020050112237A KR20050112237A KR100651163B1 KR 100651163 B1 KR100651163 B1 KR 100651163B1 KR 1020050112237 A KR1020050112237 A KR 1020050112237A KR 20050112237 A KR20050112237 A KR 20050112237A KR 100651163 B1 KR100651163 B1 KR 100651163B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- thin film
- film transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000003287 optical effect Effects 0.000 title claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 69
- 239000004065 semiconductor Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- 239000011651 chromium Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 2
- 238000003860 storage Methods 0.000 description 24
- 238000000151 deposition Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000013642 negative control Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000013641 positive control Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/198—Contact-type image sensors [CIS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 박막 트랜지스터형 광 감지 센서 및 그 제조방법에 관한 것으로서, 하나의 박막 트랜지스터로 센싱 동작 및 스위칭 동작을 모두 수행하며, 센싱 동작시에는 광 감지 특성이 우수한 비정질 실리콘층을 전하의 이동 경로로 사용하고, 스위칭 동작시에는 비정질 실리콘층 하부에 형성되며 전하 이송 능력이 우수한 다결정 실리콘층을 채널로 사용하는 것을 특징으로 한다.
본 발명에 의하면, 센싱 동작시에는 광 감지 특성이 우수한 비정질 실리콘층을 전하의 이동 경로로 사용하고, 스위칭 동작시에는 전하 이송 능력이 우수한 다결정 실리콘층을 채널로 사용함으로써, 우수한 센싱 특성과 스위칭 특성을 나타내는 효과가 있다.
그리고, 하나의 박막 트랜지스터로 센싱 동작 및 스위칭 동작을 수행함으로써, 소자의 구조를 단순화할 수 있고 빛이 투과할 수 있는 영역을 넓혀 주어 우수한 센서 특성을 가져올 수 있다.
생체 인식, 센서, 박막 트랜지스터, 비정질 실리콘, 다결정 실리콘
Description
도 1은 종래의 박막 트랜지스터형 광 감지 센서를 나타낸 단면도.
도 2는 본 발명의 박막 트랜지스터형 광 감지 센서를 나타낸 평면도.
도 3은 본 발명의 박막 트랜지스터형 광 감지 센서를 나타낸 단면도.
도 4a는 본 발명의 박막 트랜지스터형 광 감지 센서가 입력된 빛을 감지하여 전하를 생성하는 센싱 동작을 수행하는 경우의 상태를 나타낸 도면.
도 4b는 본 발명의 박막 트랜지스터형 광 감지 센서가 축적된 전하를 출력하는 스위칭 동작을 수행하는 경우의 상태를 나타낸 도면.
도 5a 내지 도 5h는 본 발명의 박막 트랜지스터형 광 감지 센서의 제조방법의 실시예를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 박막 트랜지스터 110 : 게이트 전극
120 : 제1 전극 130 : 제2 전극
140 : 반도체 이중층 143 : 비정질 실리콘층
146 : 다결정 실리콘층 150 : 기판
200 : 스토리지 커패시터 210 : 제1 커패시터 전극
215 : 절연막 220 : 제2 커패시터 전극
본 발명은 박막 트랜지스터형 광 감지 센서 및 그 제조방법에 관한 것으로서, 특히 하나의 박막 트랜지스터로 입력된 빛을 감지하여 전하를 생성하는 센싱 동작 및 스토리지 커패시터에 축적된 전하를 출력하는 스위칭 동작을 모두 수행하며, 센싱 동작시에는 비정질 실리콘층을 전하의 이동 경로로 사용하고, 스위칭 동작시에는 비정질 실리콘층 하부에 형성된 다결정 실리콘층을 채널로 사용하는 박막 트랜지스터형 광 감지 센서 및 그 제조방법에 관한 것이다.
최근 정보 통신 기술의 발달과 더불어 개인의 안전 의식 및 기업에서의 효율적이고 안전한 보안/감시 시스템에 대한 관심이 날로 증가하고 있다.
특히, 쉽고 자연스럽게 사용할 수 있으면서 위조 및 변조가 어렵고 분실의 염려가 없는 생체학적 특징들을 이용한 생체 인식 시스템들이 많은 관심을 받고 있다.
현재 개발되고 있는 생체학적 특성을 이용한 인증 시스템 중에서 가장 많이 이용되는 부분은 지문, 음성, 홍채, 안면을 이용한 생체 인식 시스템이며, 그 중 현재 기술 수준에서 가장 정확하고 편리하게 사용할 수 있는 기술이 지문을 이용한 생체 인식 시스템이다.
지문 인식 시스템은 사용자의 손가락을 전자적으로 읽은 후, 미리 입력된 데 이터와 비교하여 본인 여부를 판별함으로써 사용자의 신분을 확인하는 시스템을 말한다.
사용자의 손에 이상이 생기거나 입력을 받는 스캐너의 문제로 인해 정확한 영상이 인식되지 않는 불편함이 있지만, 생체 인식 기술 분야에서 보편적으로 알려져 있는 방식으로 편리성과 안전성에서 기능이 뛰어나다.
상기 지문 인식 시스템으로는 주로 박막 트랜지스터형 광 감지 센서가 이용되며, 박막 트랜지스터형 광 감지 센서는 피사체에 의해 반사된 빛을 감지하여 전하를 발생시키는 센서용 박막 트랜지스터와, 상기 센서용 박막 트랜지스터에서 발생한 전하를 축적하는 스토리지 커패시터와, 상기 스토리지 커패시터에 축적된 전하를 외부로 출력하는 스위치용 박막 트랜지스터를 포함한다.
여기서, 상기 센서용 박막 트랜지스터, 스토리지 커패시터 및 스위치용 박막 트랜지스터는 하나의 지문 인식 셀(Cell)로서, 지문 인식 시스템은 이러한 지문 인식 셀들이 광 투과형 기판 상에 2차원적으로 어레이되어 구성된다.
도 1은 종래의 박막 트랜지스터형 광 감지 센서를 나타낸 단면도이다. 이에 도시된 바와 같이, 손가락의 지문에 의해 반사된 빛을 감지하여 전하를 발생시키는 센서용 박막 트랜지스터(20)와, 상기 센서용 박막 트랜지스터(20)에서 발생한 전하를 축적하는 스토리지 커패시터(Storage Capacitor)(30)와, 상기 스토리지 커패시터(30)에 축적된 전하를 외부로 출력하는 스위치용 박막 트랜지스터(40)를 포함하여 구성된다.
상기 센서용 박막 트랜지스터(20)는 센서 게이트 전극(21), 센서 소스 전극(22), 센서 드레인 전극(23) 및 센서 반도체층(24)으로 구성된다.
상기 센서 게이트 전극(21)은 광 투과형 기판(10) 상부에 형성되고, 센서 반도체층(24)은 절연막(32)을 사이에 두고 상기 센서 게이트 전극(21) 상부에 형성되며, 센서 소스 전극(22)과 센서 게이트 전극(21)은 상기 절연막(32) 상부에 상호 이격하여 있으며, 상기 센서 반도체층(24)과 각각 접촉되어 형성된다.
상기 스위치용 박막 트랜지스터(40)는 스위치 게이트 전극(41), 스위치 소스 전극(42), 스위치 드레인 전극(43) 및 스위치 반도체층(44)으로 구성된다.
상기 스위치 게이트 전극(41)은 광 투과형 기판(10) 상부에 상기 센서 게이트 전극(41)과 상호 이격하여 형성되고, 스위치 반도체층(44)은 상기 절연막(32)을 사이에 두고 상기 스위치 게이트 전극(41) 상부에 형성되며, 스위치 소스 전극(42)과 스위치 드레인 전극(43)은 상기 절연막(32) 상부에 상호 이격하여 있으며, 상기 스위치 반도체층(44)과 각각 접촉되어 형성된다.
상기 스토리지 커패시터(30)는 제1 커패시터 전극(31), 절연막(32) 및 제2 커패시터 전극(33)으로 구성되며, 상기 제1 커패시터 전극(31)은 상기 광 투과형 기판(10) 상부에 형성되고, 절연막(32)은 상기 제1 커패시터 전극(31) 상부에 형성되며, 제2 커패시터 전극(33)은 상기 절연막(32) 상부에 형성된다.
상기 제1 커패시터 전극(31)은 센서 게이트 전극(21)과는 접촉되어 있으나, 스위치 게이트 전극(41)과는 분리되어 있으며, 상기 제2 커패시터 전극(33)은 센서 드레인 전극(23) 및 스위치 소스 전극(42)과 접촉되어 있다.
그리고, 센서용 박막 트랜지스터(20), 스토리지 커패시터(30) 및 스위치용 박막 트랜지스터(40)의 상부에는 패시베이션(Passivation)층(50)이 형성되어 있으며, 스위치용 박막 트랜지스터(40)의 상부에 형성된 패시베이션층(50)의 상부에는 광 차단막(60)이 형성되어 있다.
이와 같이 구성된 종래의 박막 트랜지스터형 광 감지 센서에 있어서, 광 감지 센서에 손가락을 접촉시키면 상기 광 투과형 기판(10)을 통하여 조사된 광은 손가락의 지문에 접촉되고, 지문의 굴곡에 따라 다르게 반사된다.
그리고, 상기 반사된 광은 센서용 박막 트랜지스터의 센서 반도체층(24)의 캐리어(Carrier)를 증가시켜 센서 소스 전극(22)과 센서 드레인 전극(23) 사이에 흐르는 전류를 변하게 한다.
이때, 지문의 굴곡에 따라, 어레이되어 있는 지문 인식 셀들의 전류값은 다르게 되고, 이를 각각의 지문 인식 셀들에 연결된 스토리지 커패시터(30)들에 저장하여 순차적으로 전류값을 읽으면 지문 인식이 완료된다.
여기서, 상기 스위치용 박막 트랜지스터(40)는 각각의 지문 인식 셀들의 전류값을 순차적으로 읽기 위하여, 센서용 박막 트랜지스터(20)의 구동을 온(On)/오프(Off) 시키는 스위칭 동작을 수행한다.
상기 센서 반도체층(24)에서 발생하는 광 전류는 이미지 정보에 해당하는데, 상기 광 전류의 양은 반사된 빛의 세기에 따라 달라지며, 또한 상기 센서 반도체층(24)의 너비와 길이의 비(W/L)에 따라 달라진다.
즉, 센서 반도체층(24)의 길이가 일정하다고 할 때 센서 반도체층(24)의 너비가 클수록 다시 말하면, 센서 반도체층(24)의 너비 대 길이의 비가 클수록 센서 반도체층(24)에서 발생하는 광 전류의 양이 증가하게 된다.
그리고, 상기 센서 반도체층(24)에서 발생하는 광 전류의 양이 클수록 외부 회로에 전달되는 손가락 지문에 대한 화상 정보가 정확해 진다.
종래의 박막 트랜지스터형 광 감지 센서의 경우, 센서 및 스위치 반도체층(24)(44)이 비정질 실리콘(a-Si:H)으로 이루어지는데 비정질 실리콘은 다결정 실리콘에 비하여 전하 이동도가 매우 낮다는 단점이 있다.
즉, 다결정 실리콘의 전하 이동도는 50 ~ 500 ㎠/VS 인데 반하여, 비정질 실리콘의 전하 이동도는 0.1 ~ 1 ㎠/VS 로 다결정 실리콘의 전하 이동도의 1/500 수준이다.
이러한 낮은 전하 이동도의 문제를 보완하기 위해서는 매우 큰 채널 너비 대 길이의 비(Channel Width : Channel Length)가 요구되며, 큰 값의 채널 너비 대 길이의 비를 구현하려면 결과적으로 스위치용 박막 트랜지스터(40)의 면적을 넓게 해주어야 한다.
그런데, 스위치용 박막 트랜지스터(40)의 면적이 넓어지면 광 투과용 기판(10) 하부로부터 투사된 빛이 투과할 수 있는 투과 영역이 좁아지게 되고 이는 결국 광 감지 센서의 센싱 기능을 저하시키는 문제점을 야기시키게 된다.
또한, 종래의 박막 트랜지스터형 광 감지 센서는 각 지문 인식 셀 내에 센서용 박막 트랜지스터(20)와 스위치용 박막 트랜지스터(40)를 구비하여야 하며, 광의 입출력 및 바이어스 인가를 위한 전극 라인을 구비하여야 하므로, 각 지문 인식 셀의 구조가 복잡하고 집적도가 떨어진다는 문제점이 있다.
게다가, 종래의 박막 트랜지스터형 광 감지 센서에서는 광이 조사되는 경우 스위치용 박막 트랜지스터(40)의 동작은 이에 영향을 받지 않아며 하며, 이를 위해 스위치용 박막 트랜지스터(40)의 상부에 광 차단막(60)을 형성하여야 한다.
이 경우, 상기 광 차단막(60)을 접지에 연결시키는 추가적인 공정을 수행하여야 하므로, 제작 공정의 증가에 따른 수율 저하의 문제를 야기시키는 요인이 된다.
따라서, 본 발명의 목적은 하나의 박막 트랜지스터로 입력된 빛을 감지하여 전하를 생성하는 센싱 동작 및 스토리지 커패시터에 축적된 전하를 출력하는 스위칭 동작을 모두 수행함으로써, 소자의 구조가 단순한 박막 트랜지스터형 광 감지 센서 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 박막 트랜지스터의 채널층으로 전하 이송 능력이 높은 다결정 실리콘층과 광 감지 특성이 우수한 비정질 실리콘층으로 이루어진 반도체 이중층을 구비함으로써, 빛이 통과할 수 있는 영역을 넓히고 고 감도의 특성을 지니는 박막 트랜지스터형 광 감지 센서 및 그 제조방법을 제공하는 데 있다.
본 발명의 박막 트랜지스터형 광 감지 센서의 실시예는, 기판 상부에 형성된 게이트 전극과, 상기 기판 상부에 상기 게이트 전극과 접촉하며 형성된 제1 커패시터 전극과, 상기 기판 상부에 상기 게이트 전극 및 제1 커패시터 전극을 감싸며 형성된 절연막과, 상기 게이트 전극과 대응되는 상기 절연막 상부에 형성되며, 입력된 빛을 감지하여 전하를 생성하는 제1 반도체층과, 상기 제1 반도체층 하부에 형성되며 상기 게이트 전극에 의해 채널로 작용하는 제2 반도체층으로 이루어지는 반도체 이중층과, 상기 절연막 상부에 상호 이격하여 형성되며 상기 반도체 이중층과 각각 접촉하는 제1 전극 및 제2 전극과, 상기 절연막 상부에 상기 제2 전극과 접촉하며 형성된 제2 커패시터 전극을 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 박막 트랜지스터형 광 감지 센서의 제조방법의 실시예는, 기판 상부에 게이트 전극을 형성하는 단계와, 상기 기판 상부에 상기 게이트 전극과 접촉하는 제1 커패시터 전극을 형성한 후, 상기 기판 상부에 상기 게이트 전극 및 상기 제1 커패시터 전극을 감싸며 절연막을 형성하는 단계와, 상기 게이트 전극이 형성된 영역의 절연막 상부에, 입력된 빛을 감지하여 전하를 생성하는 제1 반도체층 및 상기 제1 반도체층 하부에 형성되며 상기 게이트 전극에 의해 채널로 작용하는 제2 반도체층으로 이루어지는 반도체 이중층을 형성하는 단계와, 상기 절연막 상부에 상호 이격하여 있으며, 상기 반도체 이중층과 각각 접촉하는 제1 전극 및 제2 전극을 형성하는 단계와, 상기 절연막 상부에 상기 제2 전극과 접촉하는 제2 커패시터 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도 2 내지 도 5를 참조하여 본 발명의 박막 트랜지스터형 광 감지 센서 및 그 제조방법에 대해 상세히 설명한다. 도 2는 본 발명의 박막 트랜지스터형 광 감지 센서를 나타낸 평면도이다.
이에 도시된 바와 같이, 본 발명의 박막 트랜지스터형 광 감지 센서는 입력된 빛을 감지하여 전하를 생성하는 센싱 동작 및 스토리지 커패시터(200)에 축적된 전하를 출력하는 스위칭 동작을 모두 수행하는 박막 트랜지스터(100)와 상기 박막 트랜지스터(100)에서 발생한 전하를 축적하는 스토리지 커패시터(200)를 포함하여 이루어진다.
상기 박막 트랜지스터(100)는 게이트 전극(110), 제1 전극(120), 제2 전극(130), 반도체 이중층(140)으로 구성된다.
상기 게이트 전극(110)은 게이트 라인(115)에 연결되어 있고, 반도체 이중층(140)은 절연막(미도시)을 사이에 두고 상기 게이트 전극(110) 상부에 형성되어 있고, 제1 전극(120)은 상기 반도체 이중층(140)과 접촉되며 바이어스/데이터 라인(125)에 연결되어 있고, 제2 전극(130)은 상기 반도체 이중층(140)과 접촉되며 상기 제1 전극(120)과 상호 이격되어 있다.
스토리지 커패시터(200)는 제1 커패시터 전극(210), 절연막(미도시), 제2 커패시터 전극(220)으로 구성된다.
제1 커패시터 전극(210)은 상기 게이트 전극(110)에 접촉되어 있고, 제2 커패시터 전극(220)은 상기 제2 전극(130)에 접촉되어 있고, 상기 제1 커패시터 전극 (210)과 제2 커패시터 전극(220) 사이에 절연막(미도시)이 개재되어 있다.
여기서, 박막 트랜지스터의 반도체 이중층(140)은 비정질 실리콘층 하부에 다결정 실리콘층이 형성된 구조를 가지고 있으며, 지문으로부터 반사된 빛이 상기 비정질 실리콘층에 조사되면 비정질 실리콘층에 전하가 생성되고, 조사된 광량에 따라 서로 다른 전하를 스토리지 커패시터(200)에 축적하게 된다.
그리고, 상기 스토리지 커패시터(200)에 축적된 전하는 상기 다결정 실리콘층을 통하여 외부로 출력되게 된다.
도 3은 본 발명의 박막 트랜지스터형 광 감지 센서를 나타낸 단면도이다. 이에 도시된 바와 같이, 광 투과형 기판(150) 상부에 형성된 게이트 전극(110)과, 상기 광 투과형 기판(150) 상부에 상기 게이트 전극(110)과 접촉하며 형성된 제1 커패시터 전극(210)과, 상기 기판(150) 상부에 상기 게이트 전극(110) 및 제1 커패시터 전극(210)을 감싸며 형성된 절연막(215)과, 상기 게이트 전극(110)과 대응되는 상기 절연막(215) 상부에 형성된 반도체 이중층(140)과, 상기 절연막(215) 상부에 상호 이격하여 형성되며 상기 반도체 이중층(140)과 각각 접촉하는 제1 전극(120) 및 제2 전극(130)과, 상기 절연막(215) 상부에 상기 제2 전극(130)과 접촉하며 형성된 제2 커패시터 전극(220)을 포함하여 구성된다.
본 발명의 박막 트랜지스터형 광 감지 센서는 크게 게이트 전극(110), 제1 전극(120) 및 제2 전극(130), 반도체 이중층(140)으로 이루어지는 박막 트랜지스터(100)와 제1 커패시터 전극(210), 절연막(215), 제2 커패시터 전극(220)으로 이루 어지는 스토리지 커패시터(200)로 구분된다.
여기서, 상기 반도체 이중층(140)은 상기 절연막(215) 상부에 형성되며 전하 이송 능력이 우수한 다결정 실리콘층(146)과 상기 다결정 실리콘층(146) 상부에 형성되며 광 감지 특성이 우수한 비정질 실리콘층(a-Si : H)(143)으로 이루어진다.
상기 제1 전극(120) 및 제2 전극(130)과 상기 비정질 실리콘층(143)과의 접촉 저항을 낮추기 위해 상기 반도체 이중층(140) 상부에 오믹 컨택층(n+ a-Si : H)을 더 형성할 수 있다.
그리고, 상기 제1 전극(120) 및 제2 전극(130), 반도체 이중층(140), 제2 커패시터 전극(220)을 감싸며 보호막을 더 형성할 수 있다.
이와 같이 구성된 본 발명의 박막 트랜지스터형 광 감지 센서에 있어서, 광 감지 센서 소자가 입력된 빛을 감지하여 전하를 생성하는 센싱 동작을 수행하는 동안에는 상기 제1 전극(120)은 드레인 전극의 기능을 수행하고, 상기 제2 전극(130)은 소스 전극의 기능을 수행한다.
그리고, 광 감지 센서 소자가 상기 스토리지 커패시터(200)에 축적된 전하를 출력하는 스위칭 동작을 수행하는 동안에는 상기 제1 전극(120)은 소스 전극의 기능을 수행하고, 상기 제2 전극(130)은 드레인 전극의 기능을 수행한다.
본 발명의 박막 트랜지스터형 광 감지 센서의 동작 방식에 대해 도 4a 내지 도 4b를 참조하여 설명한다. 도 4a는 광 감지 센서가 입력된 빛을 감지하여 전하를 생성하는 센싱 동작을 수행하는 경우의 상태를 나타낸 도면이고, 도 4b는 광 감지 센서가 축적된 전하를 출력하는 스위칭 동작을 수행하는 경우의 상태를 나타낸 도면이다.
광 감지 센서가 센싱 동작을 수행하는 경우는, 먼저 게이트 전극(110)에 박막 트랜지스터를 턴오프(Turn Off) 상태로 유지시킬 수 있는 전압을 인가하고, 제1 전극(120)에는 일정한 바이어스 전압을 인가한다.
이때, 상기 게이트 전극(110)에 인가하는 전압의 경우, 다결정 실리콘 박막 트랜지스터가 p-type 인 경우에는 양의 제어 전압을 인가하고, 다결정 실리콘 박막 트랜지스터가 n-type 인 경우에는 음의 제어 전압을 인가한다.
여기서, 박막 트랜지스터의 비정질 실리콘층(143)에 지문에서 반사된 빛이 조사되면, 상기 비정질 실리콘층(143)에서 전자-정공 쌍(Electron-Hole Pair)이 형성되며, 이때 형성된 전자-정공 쌍들로 인해 비정질 실리콘층(143)의 캐리어 수가 증가하여 상기 제1 전극(120)으로부터 비정질 실리콘층(143)을 지나 제2 전극(130)으로 전류가 흐르게 된다.
즉, 광 감지 센서가 센싱 동작을 수행하는 경우 상기 제1 전극(120)은 드레인 전극의 기능을 수행하고, 상기 제2 전극(130)은 소스 전극의 기능을 수행한다.
이때, 상기 비정질 실리콘층(143) 하부에 형성된 다결정 실리콘층(146)을 통해 흐르는 전류는 박막 트랜지스터가 턴오프의 상태에 있기 때문에 아주 미약하며, 비정질 실리콘층(143)을 통해 흐르는 전류에 비해 매우 낮은 값을 가지게 된다.
상기 비정질 실리콘층(143)을 통해 흐르는 전류는 스토리지 커패시터(200)에 축적되는데, 이때 상기 스토리지 커패시터(200)에 축적되는 전하의 양은 상기 지문에서 반사되는 빛의 세기와 관련된다.
즉, 상기 지문에서 반사되는 빛의 세기가 클수록 비정질 실리콘층(143)에서 생성되는 캐리어의 수가 많아지며, 상기 스토리지 커패시터(200)에 축적되는 전하의 양이 많아지게 된다.
광 감지 센서가 스위칭 동작을 수행하는 경우 즉, 상기 스토리지 커패시터(200)에 축적된 전하를 외부로 출력하는 경우에는, 상기 비정질 실리콘층(143) 하부에 형성된 다결정 실리콘층(146)이 전하의 주된 이동 경로(Path)가 된다.
스위칭 동작시에는 센싱 동작시와는 반대로 상기 게이트 전극(110)에 다결정 실리콘 박막 트랜지스터를 턴온(Turn On) 상태로 유지시킬 수 있는 전압을 인가한다.
이때, 상기 다결정 실리콘 박막 트랜지스터가 p-type 인 경우에는 음의 제어 전압을 인가하고, 상기 다결정 실리콘 박막 트랜지스터가 n-type 인 경우에는 양의 제어 전압을 인가한다.
그리고, 상기 제1 전극(120)에 인가했던 바이어스 전압을 제거하여 스토리지 커패시터(200)에 축적된 전하가 외부로 출력될 수 있도록 한다.
이때, 외부로 출력되는 전하는 바이어스/데이터 라인(125)을 따라 출력되며, 상기 외부로 출력되는 전하는 상기 스토리지 커패시터(200)에 축적되어 있던 전하량과 비례하게 된다.
따라서, 바이어스/데이터 라인(125)을 따라 출력되는 전압 또는 전하를 읽어들임으로써, 광 감지 센서의 센싱 동작시 감지한 광량의 값을 알 수 있고 이를 이용해 이미지 등을 생성하게 된다.
광 감지 센서가 스위칭 동작을 수행하는 경우에는 센싱 동작을 수행하는 경우와 반대로, 상기 제1 전극(120)은 소스 전극의 기능을 수행하고, 상기 제2 전극(130)은 드레인 전극의 기능을 수행한다.
이와 같이, 광 감지 센서가 센싱 동작을 수행하는 경우에는 광 감지 특성이 우수한 비정질 실리콘층을 전하의 이동 경로로 사용하고, 스위칭 동작을 수행하는 경우에는 전하 이송 능력이 우수한 다결정 실리콘층을 채널층으로 사용함으로써, 광 감지 센서의 구조를 단순화 할 수 있고, 빛이 투과할 수 있는 영역을 넓혀 주어 고 감도의 특성을 지니는 광 감지 센서를 제공할 수 있다.
도 5a 내지 도 5h는 본 발명의 박막 트랜지스터형 광 감지 센서의 제조방법의 실시예를 나타낸 단면도이다. 이에 도시된 바와 같이, 먼저 광 투과형 기판 상부(150)에 게이트 전극(110)을 형성한다(도 5a).
여기서, 상기 게이트 전극(110)은 금속성 도전막인 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리브덴-텅스텐의 합금(W-Mo) 중에서 선택된 어느 하나의 물질로 이루어진다.
상기 게이트 전극(110)은 상기 광 투과형 기판(150) 상부에 상기 금속성 도전 물질을 진공 증착 방법으로 100 ~ 500㎚의 두께로 증착한 후, 소정의 방법으로 패터닝하여 형성한다.
다음으로, 상기 광 투과형 기판(150) 상부에 상기 게이트 전극(110)과 접촉하는 제1 커패시터 전극(210)을 형성한다(도 5b).
여기서, 상기 제1 커패시터 전극(210)은 빛이 투과해야 하므로, 광을 투과시킬 수 있는 도전성 물질로 이루어지며, 50 ~ 300㎚의 두께로 형성한다.
광을 투과시킬 수 있는 도전성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 산화 티타늄(TiO) 및 산화주석(SnO) 등의 TCO(Transparent Conducting Oxide)를 사용한다.
이어서, 상기 광 투과형 기판(150) 상부에 상기 게이트 전극(110) 및 제1 커패시터 전극(210)을 감싸며 절연막(215)을 형성한다(도 5c).
상기 절연막(215)은 상기 게이트 전극(110)과 추후 형성될 소정의 막과의 전기적 절연을 위하여 형성하는 것으로, 상기 절연막(215)은 실리콘 질화막(SiNX) 또는 실리콘 산화막(SiO2)으로 이루어진다.
상기 절연막(215)은 진공 증착 방법 혹은 스핀 코팅 방법을 이용하여 상기 기판(150) 상부에 상기 게이트 전극(110) 및 제1 커패시터 전극(210)을 감싸며 형성하며, 50 ~ 500㎚의 두께로 형성한다.
연이어, 상기 절연막(215) 상부에 스위칭 동작시 채널 역할을 하는 다결정 실리콘층(146)을 형성한다(도 5d).
상기 다결정 실리콘층(146)은 직접 증착하는 방법 또는 레이저 조사 방법을 통하여 형성할 수 있는데, 직접 증착하는 방법은 진공 중에서 증착 가스를 여기시키거나 열분해하여 유리 기판에 증착하는 방법으로 대면적 기판에 균일하게 증착시킬 수 있다는 장점이 있다.
레이저 조사 방법은 비정질 실리콘층을 형성한 후, 열처리 및 엑시머 레이저(Excimer Laser)광을 조사하여 상기 비정질 실리콘층을 결정화된 다결정 실리콘층으로 전이시키는 방법으로, 그레인(Grain) 내에 결함이 없기 때문에 전기적 특성이 우수한 박막을 형성시킬 수 있다.
그리고, 상기 다결정 실리콘층(146)은 상기 방법들 뿐만 아니라 고상 결정화 방법(Solid Phase Crystallization : SPC) 등 여러 다양한 방법을 이용하여 형성할 수 있으며, 30 ~ 300㎚의 두께를 갖도록 형성한다.
다음으로, 상기 다결정 실리콘층(146) 상부에 광 감지 센싱 동작시 채널 역할을 수행하는 수소화 비정질 실리콘층(a-Si : H)(143)을 형성한다(도 5e).
상기 수소화 비정질 실리콘층(143)은 100 ~ 700㎚의 두께를 갖도록 형성하는 것이 바람직하다.
여기서, 상기 수소화 비정질 실리콘층(143) 상부에 추후 형성될 도전성 막과의 접촉 저항을 낮추기 위해 오믹 컨택트층을 더 형성할 수 있다. 이때, 상기 오믹 컨택트층은 n+ 도핑된 수소화 비정질 실리콘(n+ a-Si : H)을 사용할 수 있다.
이어서, 소정의 패터닝 방법을 사용하여 상기 수소화 비정질 실리콘층(143) 및 다결정 실리콘층(146)을 식각한다(도 5f).
이와 같이 상기 수소화 비정질 실리콘층(143) 및 다결정 실리콘층(146)을 식각하여, 상기 게이트 전극(110)에 대응되는 위치에 수소화 비정질 실리콘층(143) 및 다결정 실리콘층(146)으로 이루어지는 반도체 이중층(140)을 형성한다.
그 후, 상기 절연막(215) 상부에 상호 이격하여 형성되며, 상기 반도체 이중층(140)에 각각 접촉하는 제1 전극(120) 및 제2 전극(130)을 형성한다(도 5g).
여기서, 상기 제1 전극(120) 및 제2 전극(130)은 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리브덴-텅스텐의 합금(W-Mo) 중에서 선택된 어느 하나의 물질로 이루어진다.
연이어, 상기 절연막(215) 상부에 상기 제2 전극(130)과 접촉하는 제2 커패시터 전극(220)을 형성한다(도 5h).
상기 제2 커패시터 전극(220)은 빛이 투과해야 하므로, 광을 투과시킬 수 있는 도전성 물질인 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 산화 티타늄(TiO) 및 산화주석(SnO) 등의 TCO(Transparent Conducting Oxide)를 사용한다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면 하나의 박막 트랜지스터로 입 력된 빛을 감지하여 전하를 생성하는 센싱 동작 및 스토리지 커패시터에 축적된 전하를 출력하는 스위칭 동작을 모두 수행함으로써, 소자의 구조를 단순화할 수 있고 빛이 투과할 수 있는 영역을 넓혀 주어 우수한 센서 특성을 가져오는 효과가 있다.
그리고, 종래 기술에서처럼 스위치용 박막 트랜지스터 상부에 별도의 광 차단막을 형성할 필요가 없어 공정이 단순해지고 수율의 향상을 가져올 수 있다.
또한, 센싱 동작시에는 반도체 이중층 중 상부에 형성되며 광 감지 특성이 우수한 비정질 실리콘층을 전하의 이동 경로로 이용하고, 스위칭 동작시에는 반도체 이중층 중 하부에 형성되며 전하 이동도가 우수한 다결정 실리콘층을 채널층으로 이용함으로써, 우수한 센싱 특성과 스위칭 특성을 나타내는 효과가 있다.
Claims (11)
- 기판 상부에 형성된 게이트 전극;상기 기판 상부에 상기 게이트 전극과 접촉하며 형성된 제1 커패시터 전극;상기 기판 상부에 상기 게이트 전극 및 제1 커패시터 전극을 감싸며 형성된 절연막;상기 게이트 전극과 대응되는 상기 절연막 상부에 형성되며, 입력된 빛을 감지하여 전하를 생성하는 제1 반도체층과, 상기 제1 반도체층 하부에 형성되며 상기 게이트 전극에 의해 채널로 작용하는 제2 반도체층으로 이루어지는 반도체 이중층;상기 절연막 상부에 상호 이격하여 형성되며, 상기 반도체 이중층과 각각 접촉하는 제1 전극 및 제2 전극; 및상기 절연막 상부에 상기 제2 전극과 접촉하며 형성된 제2 커패시터 전극을 포함하여 이루어지는 박막 트랜지스터형 광 감지 센서.
- 제1항에 있어서, 상기 게이트 전극, 제1 전극 및 제2 전극은 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리브덴-텅스텐의 합금(W-Mo) 중에서 선택된 어느 하나의 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터형 광 감지 센서.
- 제1항에 있어서, 상기 제1 커패시터 전극 및 제2 커패시터 전극은 TCO(Transparent Conducting Oxide)로 이루어지는 것을 특징으로 하는 박막 트랜지스터형 광 감지 센서.
- 제1항에 있어서, 상기 제1 반도체층은 비정질 실리콘층으로 이루어지며, 상기 제2 반도체층은 다결정 실리콘층으로 이루어지는 것을 특징으로 하는 박막 트랜지스터형 광 감지 센서.
- 제1항에 있어서, 상기 반도체 이중층 상부에 상기 제1 전극 및 제2 전극과의 접촉 저항을 낮추어 주는 오믹 컨택트층이 더 포함된 것을 특징으로 하는 박막 트랜지스터형 광 감지 센서.
- 제1항에 있어서, 상기 제1 전극 및 제2 전극, 반도체 이중층, 제2 커패시터 전극을 감싸는 보호막이 더 포함된 것을 특징으로 하는 박막 트랜지스터형 광 강지 센서.
- 기판 상부에 게이트 전극을 형성하는 단계;상기 기판 상부에 상기 게이트 전극과 접촉하는 제1 커패시터 전극을 형성한 후, 상기 기판 상부에 상기 게이트 전극 및 상기 제1 커패시터 전극을 감싸며 절연막을 형성하는 단계;상기 게이트 전극이 형성된 영역의 절연막 상부에, 입력된 빛을 감지하여 전하를 생성하는 제1 반도체층 및 상기 제1 반도체층 하부에 형성되며 상기 게이트 전극에 의해 채널로 작용하는 제2 반도체층으로 이루어지는 반도체 이중층을 형성하는 단계;상기 절연막 상부에 상호 이격하여 있으며, 상기 반도체 이중층과 각각 접촉하는 제1 전극 및 제2 전극을 형성하는 단계; 및상기 절연막 상부에 상기 제2 전극과 접촉하는 제2 커패시터 전극을 형성하는 단계를 포함하여 이루어지는 박막 트랜지스터형 광 감지 센서의 제조방법.
- 제7항에 있어서,상기 반도체 이중층을 형성하는 단계는,상기 절연막 상부에 제2 반도체층을 형성하는 단계;상기 제2 반도체층 상부에 제1 반도체층을 형성하는 단계;소정의 패턴된 마스크를 이용하여 상기 제1 반도체층과 제2 반도체층을 식각 하는 단계로 이루어지는 것을 특징으로 하는 박막 트랜지스터형 광 감지 센서의 제조방법.
- 제8항에 있어서,상기 제1 반도체층은 비정질 실리콘층으로 이루어지며, 상기 제2 반도체층은 다결정 실리콘층으로 이루어지는 것을 특징으로 하는 박막 트랜지스터형 광 감지 센서의 제조방법.
- 제9항에 있어서,상기 다결정 실리콘층은, 상기 절연막 상부에 비정질 실리콘층을 형성한 후, 엑시머 레이저를 조사하여 형성하는 것을 특징으로 하는 박막 트랜지스터형 광 감지 센서의 제조방법.
- 제7항에 있어서,상기 반도체 이중층을 형성한 후, 상기 반도체 이중층 상부에 상기 제1 전극 및 제2 전극과의 접촉 저항을 낮추어 주는 오믹 컨택트층을 더 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터형 광 감지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050112237A KR100651163B1 (ko) | 2005-11-23 | 2005-11-23 | 박막 트랜지스터형 광 감지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050112237A KR100651163B1 (ko) | 2005-11-23 | 2005-11-23 | 박막 트랜지스터형 광 감지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100651163B1 true KR100651163B1 (ko) | 2006-11-30 |
Family
ID=37714062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050112237A Expired - Fee Related KR100651163B1 (ko) | 2005-11-23 | 2005-11-23 | 박막 트랜지스터형 광 감지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100651163B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8410479B2 (en) | 2009-11-13 | 2013-04-02 | Samsung Electronics Co., Ltd. | Transistors, electronic devices including a transistor and methods of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130772A (en) | 1989-12-15 | 1992-07-14 | Samsung Electron Devices Co., Ltd. | Thin film transistor with a thin layer of silicon nitride |
| KR20030075400A (ko) * | 2002-03-18 | 2003-09-26 | (주) 제이.에스.씨.앤.아이 | 지문인식 센서 및 그 제조방법 |
| KR20040019142A (ko) * | 2002-08-21 | 2004-03-05 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터형 광감지 센서 및 그 제조 방법 |
| KR20040099930A (ko) * | 2003-05-20 | 2004-12-02 | (주)실리콘이미지웍스 | 프론트 라이트를 이용한 박막 트랜지스터형 이미지 센서 및 그 제조 방법 |
-
2005
- 2005-11-23 KR KR1020050112237A patent/KR100651163B1/ko not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130772A (en) | 1989-12-15 | 1992-07-14 | Samsung Electron Devices Co., Ltd. | Thin film transistor with a thin layer of silicon nitride |
| KR20030075400A (ko) * | 2002-03-18 | 2003-09-26 | (주) 제이.에스.씨.앤.아이 | 지문인식 센서 및 그 제조방법 |
| KR20040019142A (ko) * | 2002-08-21 | 2004-03-05 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터형 광감지 센서 및 그 제조 방법 |
| KR20040099930A (ko) * | 2003-05-20 | 2004-12-02 | (주)실리콘이미지웍스 | 프론트 라이트를 이용한 박막 트랜지스터형 이미지 센서 및 그 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8410479B2 (en) | 2009-11-13 | 2013-04-02 | Samsung Electronics Co., Ltd. | Transistors, electronic devices including a transistor and methods of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8097927B2 (en) | Highly sensitive photo-sensing element and photo-sensing device using the same | |
| EP2490264A1 (en) | Photoelectric conversion device and electronic apparatus | |
| KR102561102B1 (ko) | 2차원 절연체를 포함하는 근적외선 센서 | |
| TWI672544B (zh) | 紅外光偵測薄膜、紅外光偵測器件、紅外光偵測顯示裝置及紅外光偵測薄膜的製備方法 | |
| US11152409B2 (en) | Display panel for processing biometrics using TFT photodetectors integrated thereon | |
| CN105789226A (zh) | 指纹采集器件及其制作方法、指纹采集面板及显示面板 | |
| US10032941B2 (en) | Method of manufacturing photoelectric conversion element, photoelectric conversion element, and photoelectric conversion device | |
| US6242769B1 (en) | Thin film transistor type photo sensor | |
| KR100608571B1 (ko) | 박막 트랜지스터형 광 감지소자 | |
| KR100841244B1 (ko) | 광 감지 센서 및 그의 제조 방법 | |
| KR100651163B1 (ko) | 박막 트랜지스터형 광 감지 센서 및 그 제조방법 | |
| KR100464175B1 (ko) | 지문인식 센서 및 그 제조방법 | |
| KR100525044B1 (ko) | 박막 트랜지스터형 광 감지소자 제조방법 | |
| JP2006332287A (ja) | 薄膜ダイオード | |
| KR100443901B1 (ko) | 박막 트랜지스터형 광 감지소자 및 그 제조방법 | |
| KR100532025B1 (ko) | 박막트랜지스터 광센서 및 그 제조방법_ | |
| KR100575032B1 (ko) | 박막트랜지스터형 광 감지센서의 제조방법 | |
| JPH06350089A (ja) | 逆スタガード型薄膜電界効果トランジスタ | |
| KR20000038298A (ko) | 이미지소자, 센서박막트랜지스터와 그 제조방법. | |
| KR100575033B1 (ko) | 박막트랜지스터형 광 감지센서와 그 제조방법 | |
| KR20030065237A (ko) | 스위칭 박막 트랜지스터, 이를 이용하는 이미지 입력소자및 그 제조방법 | |
| JP2002289823A (ja) | Ｘ線平面検出器 | |
| KR100540197B1 (ko) | 박막 트랜지스터형 광 감지소자 및 제조방법 | |
| JPS60227467A (ja) | イメ−ジセンサ | |
| WO2024190877A1 (ja) | 二次元フォトセンサ及び二次元フォトセンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20051123 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061121 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061122 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20061123 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090701 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100701 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110720 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120711 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120711 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130621 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20151009 |