[go: up one dir, main page]

KR100650048B1 - Semiconductor Chip Package Substrate - Google Patents

Semiconductor Chip Package Substrate Download PDF

Info

Publication number
KR100650048B1
KR100650048B1 KR1020000032949A KR20000032949A KR100650048B1 KR 100650048 B1 KR100650048 B1 KR 100650048B1 KR 1020000032949 A KR1020000032949 A KR 1020000032949A KR 20000032949 A KR20000032949 A KR 20000032949A KR 100650048 B1 KR100650048 B1 KR 100650048B1
Authority
KR
South Korea
Prior art keywords
molding
wiring board
printed wiring
resin
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000032949A
Other languages
Korean (ko)
Other versions
KR20010112969A (en
Inventor
이민호
조병연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000032949A priority Critical patent/KR100650048B1/en
Publication of KR20010112969A publication Critical patent/KR20010112969A/en
Application granted granted Critical
Publication of KR100650048B1 publication Critical patent/KR100650048B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 오목부가 형성된 반도체 칩 패키지용 기판에 관한 것이다. 본 발명의 목적은 인쇄 배선 기판 위에 탑재된 여러 개의 반도체 칩을 동시에 성형할 때, 최외곽 칩 주위에 기공이 생성되는 것을 방지하는 데 있다. 이러한 목적을 달성하기 위해서 본 발명의 실시예는 일면에 회로가 형성된 본체 및 본체의 일면에 배열된 복수 개의 칩 탑재부를 포함하는 인쇄 배선 기판에 있어서, 최외곽 칩 탑재부에 인접하여 수지 충진부가 형성되고, 수지 충진부는 칩 탑재부가 위치하는 본체의 일면에 오목하게 형성되는 것을 특징으로 하는 인쇄 배선 기판을 제공한다.The present invention relates to a substrate for a semiconductor chip package having a recess. An object of the present invention is to prevent the generation of pores around the outermost chip when simultaneously molding a plurality of semiconductor chips mounted on a printed wiring board. In order to achieve the above object, an embodiment of the present invention provides a printed wiring board including a main body having a circuit formed on one surface and a plurality of chip mounting parts arranged on one surface of the main body, wherein a resin filling part is formed adjacent to the outermost chip mounting part. The resin filling part provides a printed wiring board, which is formed concave on one surface of the main body in which the chip mounting part is located.

인쇄 배선 기판, 인쇄 회로 기판, BGA, FPBGA, 성형 수지, 수지 충진부Printed wiring board, printed circuit board, BGA, FPBGA, molding resin, resin filling part

Description

반도체 칩 패키지용 기판{Substrate for semiconductor chip package}Substrate for semiconductor chip package

도 1은 인쇄 배선 기판 위에서 성형 공정이 완료된 일반적인 FBGA 패키지를 나타내는 평면도,1 is a plan view showing a typical FBGA package in which a molding process is completed on a printed wiring board;

도 2는 성형 중의 인쇄 회로 기판의 일부를 나타내는 평면도,2 is a plan view showing a part of a printed circuit board during molding;

도 3은 성형 중의 성형 금형 내부를 나타내는 단면도,3 is a cross-sectional view showing the inside of a molding die during molding;

도 4는 종래 기술에 따른 인쇄 배선 기판을 사용하여 인쇄 회로 기판을 성형한 모습의 일부를 나타내는 평면도,4 is a plan view showing a part of a state in which a printed circuit board is molded using a printed wiring board according to the prior art;

도 5는 본 발명의 제 1 실시예에 따른 인쇄 배선 기판을 나타내는 사시도,5 is a perspective view showing a printed wiring board according to a first embodiment of the present invention;

도 6은 본 발명의 제 1 실시예에 따른 인쇄 회로 기판을 성형한 모습의 일부를 나타내는 평면도,6 is a plan view showing a part of a state in which the printed circuit board according to the first embodiment of the present invention is molded;

도 7은 VII-VII 선을 따라 절단한 단면도,7 is a cross-sectional view taken along the line VII-VII,

도 8은 성형 금형에서 본 발명의 제 2 실시예에 따른 인쇄 회로 기판을 성형한 모습을 나타내는 단면도,8 is a cross-sectional view showing a molded state of a printed circuit board according to a second embodiment of the present invention in a molding die;

도 9는 본 발명의 제 3 실시예에 따른 인쇄 회로 기판을 성형한 모습을 나타내는 평면도,9 is a plan view showing a state in which the printed circuit board according to the third embodiment of the present invention is molded;

도 10은 X-X 선을 따라 절단한 단면도,10 is a cross-sectional view taken along the X-X line,

도 11은 성형 금형에서 본 발명의 제 4 실시예에 따른 인쇄 회로 기판을 성 헝한 모습을 나타내는 단면도이다.11 is a cross-sectional view showing a state in which a printed circuit board according to a fourth embodiment of the present invention is formed in a molding die.

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

1; 인쇄 회로 기판 10, 110, 210; 본체One; Printed circuit boards 10, 110, 210; main body

12, 112, 212; 성형부 14, 14a, 114, 114a; 반도체 칩12, 112, 212; Molded parts 14, 14a, 114, 114a; Semiconductor chip

16, 116; 위치 정렬 구멍 18; 기공16, 116; Positioning hole 18; pore

20; 성형 수지 22, 122, 132, 222, 232; 상부 금형20; Molding resins 22, 122, 132, 222, 232; Upper mold

24, 124, 224, 234; 하부 금형24, 124, 224, 234; Lower mold

26, 122a, 124a, 132a, 132b, 222a, 224a, 232a, 232b; 캐버티26, 122a, 124a, 132a, 132b, 222a, 224a, 232a, 232b; Cavities

100; 인쇄 배선 기판 102; 회로100; Printed wiring board 102; Circuit

104, 104a, 204; 칩 탑재부 106, 206; 수지 충진부104, 104a, 204; Chip mounting portions 106 and 206; Resin filling part

108, 226; 주입구 115; 접착제108, 226; Inlet 115; glue

본 발명은 반도체 칩 패키지용 기판에 관한 것으로서, 보다 구체적으로는 오목부가 형성된 반도체 칩 패키지용 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package substrate, and more particularly, to a semiconductor chip package substrate having recesses.

반도체 칩 패키지 조립 공정의 마지막 단계는 에폭시 수지 등의 성형 수지로 패키지 몸체를 형성하는 것이다. 일반적인 반도체 칩 패키지는 각 반도체 칩에 대해서 개별로 성형 공정이 이루어지지만, BGA(Ball Grid Array, 이하 'BGA'라 한다) 패키지, 특히 FBGA(Fine Pitch Ball Grid Array, 이하 'FBGA'라 한다) 패키지와 같 은 반도체 칩 패키지의 성형 공정에서는 인쇄 배선 기판(Printed Wiring Board) 위에 탑재된 여러 개의 반도체 칩을 동시에 성형한다. 따라서, 성형 후에 단위 반도체 칩 패키지로 분리하는 공정이 필요하다.The final step of the semiconductor chip package assembly process is to form the package body with a molding resin such as epoxy resin. In general, a semiconductor chip package is formed separately for each semiconductor chip, but a BGA (BGA) package, particularly a FBGA (Fine Pitch Ball Grid Array) package, is referred to as a package. In the process of forming a semiconductor chip package as described above, a plurality of semiconductor chips mounted on a printed wiring board are simultaneously formed. Therefore, a process of separating the unit semiconductor chip package after molding is required.

아래의 설명에서는 회로 설계에 준하여 부품간을 접속하기 위해 도체 패턴을 절연 기판의 표면 또는 표면과 그 내부에 프린트에 의해 형성한 것을 인쇄 배선 기판이라 한다. 또한, 인쇄 배선 기판에 반도체 칩 패키지 등의 부품을 탑재하고 접합하여 전기적으로 연결한 것을 인쇄 회로 기판(Printed Circuit Board)이라 한다.In the following description, a printed wiring board is formed by forming a conductor pattern on the surface or the surface of the insulating substrate and the inside thereof in order to connect the parts according to the circuit design. In addition, a printed circuit board is mounted on a printed wiring board, such as a semiconductor chip package, and connected to each other to be electrically connected.

도 1은 인쇄 배선 기판 위에서 성형 공정이 완료된 일반적인 FBGA 패키지를 나타내는 평면도이다.1 is a plan view illustrating a general FBGA package in which a molding process is completed on a printed wiring board.

도 1을 참조하면, FBGA 패키지(13)는 복수의 반도체 칩(14)이 인쇄 배선 기판의 본체(10) 위에 탑재되어 성형된다. 격자 형태로 배열된 반도체 칩(13) 각각은 인쇄 배선 기판의 본체(10)와 전기적으로 연결된다. 탑재된 반도체 칩(14) 전체 또는 몇개의 군으로 나누어진 반도체 칩(14)에 대해서 성형을 하여 하나의 성형부(12)에 여러개의 반도체 칩(14)이 내장된다. 도면에서는 인쇄 배선 기판의 본체(10) 위에 4개의 성형부(12)가 형성되고, 하나의 성형부(12)에는 4개의 반도체 칩(14)이 내장된다.Referring to FIG. 1, the FBGA package 13 is formed by mounting a plurality of semiconductor chips 14 on a main body 10 of a printed wiring board. Each of the semiconductor chips 13 arranged in a lattice form is electrically connected to the main body 10 of the printed wiring board. A plurality of semiconductor chips 14 are embedded in one molding portion 12 by molding the entire semiconductor chip 14 or the semiconductor chips 14 divided into several groups. In the drawing, four molding parts 12 are formed on the main body 10 of the printed wiring board, and four semiconductor chips 14 are embedded in one molding part 12.

반도체 칩(14)과 외부 장치(도시되지 않음)와의 전기적, 기계적 연결은 인쇄 배선 기판의 본체(10) 상에 형성된 솔더 볼(Solder Ball; 도시되지 않음)을 이용한다. 성형부(12)에는 복수의 반도체 칩(14)이 내장되므로 성형부(12)를 절단하여 FBGA 패키지(13)를 낱개로 분리(Singulation)한다. The electrical and mechanical connection between the semiconductor chip 14 and an external device (not shown) uses a solder ball (not shown) formed on the main body 10 of the printed wiring board. Since the plurality of semiconductor chips 14 are embedded in the molding unit 12, the molding unit 12 is cut to separate the FBGA package 13 individually.                         

도 2는 성형 중의 인쇄 회로 기판의 일부를 나타내는 평면도, 도 3은 성형 중의 성형 금형 내부를 나타내는 단면도이다.2 is a plan view showing a part of a printed circuit board during molding, and FIG. 3 is a cross-sectional view showing the inside of a molding die during molding.

도 2는 성형 금형 내에서 성형 공정이 진행 중인 인쇄 회로 기판만을 도시한 것으로서 성형 금형은 도시하지 않았다. 도 2와 도 3에서 화살표는 성형 수지의 흐름 방향을 나타낸다.FIG. 2 illustrates only a printed circuit board in which a molding process is being performed in the molding die, and the molding die is not illustrated. In FIG. 2 and FIG. 3, the arrow shows the flow direction of molded resin.

도 2 및 3을 참조하면, 인쇄 회로 기판(1)의 본체(10) 위에 탑재되는 반도체 칩(14)의 크기가 작아지면 반도체 칩(14)과 반도체 칩(14) 사이의 간격(a)이 커지게 된다. 이러한 경우에 성형 금형(22, 24)의 캐버티(26) 내를 유동하는 성형 수지(20)의 흐름에 차이가 생기게 된다. 즉, 반도체 칩(14)과 상부 성형 금형(22) 사이의 공간이 인쇄 회로 기판(1)의 본체(10)와 상부 성형 금형(22) 사이의 공간에 비해 작으므로, 반도체 칩(14)과 상부 성형 금형(22) 사이의 공간을 유동하는 성형 수지(20)의 유속이 줄어들게 된다.2 and 3, when the size of the semiconductor chip 14 mounted on the main body 10 of the printed circuit board 1 decreases, the distance a between the semiconductor chip 14 and the semiconductor chip 14 is reduced. It becomes bigger. In this case, a difference occurs in the flow of the molding resin 20 flowing in the cavity 26 of the molding dies 22 and 24. That is, since the space between the semiconductor chip 14 and the upper shaping mold 22 is smaller than the space between the main body 10 and the upper shaping mold 22 of the printed circuit board 1, the semiconductor chip 14 and The flow rate of the molding resin 20 flowing through the space between the upper molding die 22 is reduced.

따라서, 성형 금형(22, 24)의 캐버티(26) 내에서 성형 수지(20)의 흐름이 균일하지 않게 되므로, 도 2에서 보는 바와 같이 반도체 칩(14) 상부에서 성형 수지(20)가 느리게 진행하게 된다. 도면 부호 16은 인쇄 회로 기판(1)의 위치를 정렬하는데 사용되는 위치정렬 구멍(Location Hole)을 나타낸다.Therefore, since the flow of the molding resin 20 in the cavity 26 of the molding dies 22 and 24 is not uniform, the molding resin 20 is slow in the upper portion of the semiconductor chip 14 as shown in FIG. Will proceed. Reference numeral 16 denotes a positioning hole used to align the position of the printed circuit board 1.

도 4는 종래 기술에 따른 인쇄 배선 기판을 사용하여 인쇄 회로 기판을 성형한 모습의 일부를 나타내는 평면도이다.4 is a plan view showing a part of a state in which a printed circuit board is molded by using a printed wiring board according to the prior art.

도 4를 참조하면, 위에서 설명한 바와 같이 반도체 칩(14, 14a) 상부에서 성형 수지의 유속이 작아짐에 따라 성형부(12) 내부에 성형 수지가 덜 채워지는 부분(18)이 발생하게 된다. 즉, 반도체 칩(14, 14a) 상부에서 부분적으로 성형 수지의 유속이 느려지기 때문에, 성형 수지가 흐르는 방향에서 볼 때 가장 뒷쪽에 위치하는 최외곽 칩(14a)에는 성형 수지가 도달하지 못하여 성형이 불완전하게 될 수 있다. 이러한 불완전 성형으로 인해 성형부(12) 내에 상당한 크기의 기공(18)이 생겨서 완성된 FBGA 패키지의 불량의 원인이 된다.Referring to FIG. 4, as described above, as the flow rate of the molding resin decreases on the semiconductor chips 14 and 14a, a portion 18 in which the molding resin is less filled in the molding part 12 may be generated. That is, since the flow rate of the molding resin is partially lowered on the upper portions of the semiconductor chips 14, 14a, the molding resin does not reach the outermost chip 14a, which is located at the rearmost side when viewed in the direction in which the molding resin flows, and molding is not achieved. It can be incomplete. Due to this incomplete molding, a significant size of pores 18 are formed in the molding part 12, which causes a failure of the completed FBGA package.

따라서, 본 발명의 목적은 인쇄 배선 기판 위에 탑재된 여러 개의 반도체 칩을 동시에 성형할 때, 최외곽 칩 주위에 기공이 생성되는 것을 방지하는 데 있다.Accordingly, an object of the present invention is to prevent the generation of pores around the outermost chip when simultaneously molding a plurality of semiconductor chips mounted on a printed wiring board.

이러한 목적을 달성하기 위해서 본 발명의 실시예는 일면에 회로가 형성된 본체 및 본체의 일면에 배열된 복수 개의 칩 탑재부를 포함하는 인쇄 배선 기판에 있어서, 최외곽 칩 탑재부에 인접하여 수지 충진부가 형성되고, 수지 충진부는 칩 탑재부가 위치하는 본체의 일면에 오목하게 형성되는 것을 특징으로 하는 인쇄 배선 기판을 제공한다.In order to achieve the above object, an embodiment of the present invention provides a printed wiring board including a main body having a circuit formed on one surface and a plurality of chip mounting parts arranged on one surface of the main body, wherein a resin filling part is formed adjacent to the outermost chip mounting part. The resin filling part provides a printed wiring board, which is formed concave on one surface of the main body in which the chip mounting part is located.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하고자 한다. 도면 전반에 걸쳐서 동일한 도면 부호는 동일한 구성 요소를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like numbers refer to like elements throughout.

도 5는 본 발명의 제 1 실시예에 따른 인쇄 배선 기판을 나타내는 사시도이다.5 is a perspective view showing a printed wiring board according to a first embodiment of the present invention.

도 5를 참조하면, 인쇄 배선 기판(100)은 비티 수지(BT Resin) 등의 절연물질로 이루어진 본체(110) 위에 회로(102)와 수지 충진부(106)가 형성된다. 본체(110)의 일면에는 반도체 칩(도시되지 않음)이 탑재되는 복수 개의 칩 탑재부(104, 104a)가 격자 형태로 배열된다. 칩 탑재부(104, 104a) 주위에는 회로(102)가 형성되어 후공정에서 탑재되는 반도체 칩과 전기적으로 연결된다. 본체(110)의 뒷면에는 외부 단자인 솔더 볼(도시되지 않음)이 형성되어 회로(102)와 전기적으로 연결된다. 위치정렬 구멍(116)은 본체(110)를 관통하여 형성된다.Referring to FIG. 5, in the printed wiring board 100, a circuit 102 and a resin filling part 106 are formed on a main body 110 made of an insulating material such as BT resin. On one surface of the main body 110, a plurality of chip mounting units 104 and 104a on which semiconductor chips (not shown) are mounted is arranged in a lattice form. A circuit 102 is formed around the chip mounting portions 104 and 104a to be electrically connected to a semiconductor chip mounted in a later process. Solder balls (not shown), which are external terminals, are formed on the rear surface of the main body 110 to be electrically connected to the circuit 102. The alignment hole 116 is formed through the main body 110.

성형 금형(도시되지 않음) 내에서 성형 수지가 흐르는 방향(화살표 방향)으로 가장 뒤쪽에 위치하는 최외곽 칩 탑재부(104a)의 뒤쪽에는 수지 충진부(106)가 형성된다. 수지 충진부(106)는 칩 탑재부(104, 104a)가 위치하는 본체(110)의 일면에 형성된다. 이때, 칩 탑재부(104, 104a)와 수지 충진부(106)는 성형 수지의 흐름 방향에서 볼 때 일직선 상에 위치한다. 즉, 칩 탑재부(104, 104a)가 격자 형태로 배열되는 경우, 수지 충진부(106)는 칩 탑재부(104, 104a)에 의해 이루어지는 격자의 연장선 상에서 최외곽 칩 탑재부(104a)에 인접하여 위치한다. 수지 충진부(106)는 오목한 형태로 형성되거나 본체(110)를 관통하여 형성된다.In the molding die (not shown), a resin filling portion 106 is formed on the rear side of the outermost chip mounting portion 104a positioned at the rearmost portion in the direction in which the molding resin flows (arrow direction). The resin filling part 106 is formed on one surface of the main body 110 in which the chip mounting parts 104 and 104a are located. At this time, the chip mounting portions 104 and 104a and the resin filling portion 106 are located in a straight line when viewed in the flow direction of the molding resin. That is, when the chip mounting portions 104 and 104a are arranged in a lattice form, the resin filling portion 106 is positioned adjacent to the outermost chip mounting portion 104a on an extension line of the lattice formed by the chip mounting portions 104 and 104a. . The resin filling part 106 may be formed in a concave shape or penetrate the body 110.

도 6은 본 발명의 제 1 실시예에 따른 인쇄 회로 기판을 성형한 모습의 일부를 나타내는 평면도이다. 인쇄 배선 기판은 성형 금형 내에 삽입되어 있으나, 편의상 성형 금형은 나타내지 않고 인쇄 배선 기판과 성형부만을 도시한다.6 is a plan view showing a part of a state in which the printed circuit board according to the first embodiment of the present invention is molded. Although the printed wiring board is inserted in the molding die, the molding die is not shown for convenience and only the printed wiring board and the molding portion are shown.

도 6을 참조하면, 성형 수지가 수지 충진부에 채워지는 동안 성형 수지가 더 유동하게 되므로, 최외곽 칩(114a) 위에서의 성형 수지의 느린 유속을 보상한다. 즉, 성형 수지가 수지 충진부를 채우는 동안에 최외곽 칩114a) 주위로 성형 수지가 더 공급되므로, 최외곽 칩(114a) 주위에 발생하는 기공(도 4의 18)이 제거된다. 따라서, 성형부(112)는 기공 없이 치밀하게 제조될 수 있다.Referring to FIG. 6, the molding resin is further flowed while the molding resin is filled in the resin filling part, thereby compensating for the slow flow rate of the molding resin on the outermost chip 114a. That is, since the molding resin is further supplied around the outermost chip 114a while the molding resin fills the resin filling portion, pores (18 in FIG. 4) generated around the outermost chip 114a are removed. Therefore, the molding part 112 may be manufactured precisely without pores.

도 7은 VII-VII 선을 따라 절단한 단면도이다.7 is a cross-sectional view taken along the line VII-VII.

도 7을 참조하면, 성형 금형(122, 124) 내에서 수지 충진부(106)에 성형 수지가 채워지면서 인쇄 배선 기판 위에 성형부(112)가 형성된다. 인쇄 배선 기판의 본체(110)에는 반도체 칩(114)이 칩 탑재부 위에 접착제(115)에 의해 접착된다. 반도체 칩(114)은 인쇄 배선 기판의 회로와 전기적으로 연결된다. 하부 금형(124)의 캐버티(124a)에 인쇄 배선 기판의 본체(110)가 삽입되고, 상부 금형(122)이 하부 금형(124)과 결합한다.Referring to FIG. 7, the molding part 112 is formed on the printed wiring board while the molding resin is filled in the resin filling part 106 in the molding dies 122 and 124. The semiconductor chip 114 is bonded to the main body 110 of the printed wiring board by the adhesive 115 on the chip mounting portion. The semiconductor chip 114 is electrically connected to the circuit of the printed wiring board. The main body 110 of the printed wiring board is inserted into the cavity 124a of the lower mold 124, and the upper mold 122 is coupled to the lower mold 124.

상부 금형(122)의 캐버티(122a)는 하부 금형(124)의 캐버티(124a)와 달리 본체(110)의 일부만을 덮어 씌운다. 즉, 상부 금형(122)의 캐버티(122a)는 반도체 칩(114)이 탑재된 부분과 수지 충진부(106)의 일부만을 덮고 있다. 따라서, 캐버티(122a)와 수지 충진부(106)가 중첩하는 부분이 수지 충진부(106)에 대한 성형 수지의 주입구가 된다. 성형 수지 주입구(108)를 통해 성형 수지가 주입되면 성형부(112)가 형성되고 수지 충진부(106)가 채워지게 된다. The cavity 122a of the upper mold 122 covers only a part of the main body 110, unlike the cavity 124a of the lower mold 124. That is, the cavity 122a of the upper mold 122 covers only the part where the semiconductor chip 114 is mounted and the part of the resin filling part 106. Therefore, the part where the cavity 122a and the resin filling part 106 overlap is used as the injection hole of the molding resin to the resin filling part 106. When the molding resin is injected through the molding resin injection hole 108, the molding part 112 is formed and the resin filling part 106 is filled.

도 8은 성형 금형에서 본 발명의 제 2 실시예에 따른 인쇄 회로 기판을 성형한 모습을 나타내는 단면도이다.FIG. 8 is a cross-sectional view illustrating a molded shape of a printed circuit board according to a second exemplary embodiment of the present invention in a molding die. FIG.

도 8은 참조하면, 최외곽 칩 부분에 더 많은 성형 수지가 유동하도록 하기 위해서 상부 금형(132)의 제 1 캐버티(132a) 옆에 제 2 캐버티(132b)를 형성한다. 제 1 캐버티(132a)는 도 7에 도시된 상부 금형의 캐버티와 동일하다. 그런데, 제 2 캐버티(132b)가 추가 되므로 수지 충진부(106)에 채워지는 성형 수지의 양이 증 가하게 된다. 따라서, 최외곽 칩 주위를 지나가는 성형 수지의 양이 늘어나게 되므로 최외곽 칩 주위에 발생하는 기공(도 4의 18)을 보다 확실히 제거할 수 있다.Referring to FIG. 8, a second cavity 132b is formed next to the first cavity 132a of the upper mold 132 to allow more molding resin to flow to the outermost chip portion. The first cavity 132a is the same as the cavity of the upper mold shown in FIG. However, since the second cavity 132b is added, the amount of the molding resin filled in the resin filling part 106 increases. Therefore, since the amount of the molding resin passing around the outermost chip increases, it is possible to more reliably remove pores (18 in FIG. 4) generated around the outermost chip.

위와 같이 제조된 인쇄 회로 기판(도 7 및 8 참조)에는 복수 개의 반도체 칩(114)이 탑재되어 있으므로 단위 반도체 칩 패키지로 분리(Singulation)하고, 솔더 볼을 형성하면 FPBGA 패키지가 완성된다.Since the plurality of semiconductor chips 114 are mounted on the printed circuit board (see FIGS. 7 and 8) manufactured as described above, the FPBGA package is completed by separating into unit semiconductor chip packages and forming solder balls.

도 9는 성형 금형에서 본 발명의 제 3 실시예에 따른 인쇄 회로 기판을 성형한 모습을 나타내는 평면도이고, 도 10은 X-X 선을 따라 절단한 단면도이다. 도 9에서 인쇄 배선 기판은 성형 금형 내에 삽입되어 있으나, 편의상 성형 금형은 나타내지 않고 인쇄 배선 기판과 성형부만을 도시한다.FIG. 9 is a plan view illustrating a printed circuit board according to a third exemplary embodiment of the present invention in a molding die, and FIG. 10 is a cross-sectional view taken along an X-X line. In FIG. 9, the printed wiring board is inserted into the molding die, but for the sake of convenience, only the printed wiring board and the molded part are illustrated without showing the molding die.

도 9 및 10을 참조하면, 인쇄 회로 기판(200)은 BGA 패키지를 제조하기 위한 것이다. 상부 금형(222)의 캐버티(222a)와 하부 금형(224)의 캐버티(224a) 사이에 반도체 칩(214)이 탑재된 인쇄 배선 기판이 삽입된다. 도 5에 도시된 것과 마찬가지로 인쇄 배선 기판의 본체(210)에는 수지 충진부(206)가 형성된다. 즉, 수지 충진부(206)는 성형 수지가 흐르는 방향(화살표 방향)으로 칩 탑재부의 뒤쪽에 형성된다. 이때, 칩 탑재부와 수지 충진부(206)는 성형 수지의 흐름 방향에서 볼 때 일직선 상에 위치한다. 수지 충진부(206)는 오목한 형태로 형성되거나 본체(210)를 관통하여 형성된다.9 and 10, the printed circuit board 200 is for manufacturing a BGA package. A printed wiring board on which the semiconductor chip 214 is mounted is inserted between the cavity 222a of the upper mold 222 and the cavity 224a of the lower mold 224. As shown in FIG. 5, the resin filling part 206 is formed in the main body 210 of the printed wiring board. That is, the resin filling portion 206 is formed behind the chip mounting portion in the direction in which the molding resin flows (arrow direction). At this time, the chip mounting portion and the resin filling portion 206 are located in a straight line when viewed in the flow direction of the molding resin. The resin filling part 206 is formed in a concave shape or penetrated through the main body 210.

BGA 패키지를 제조하기 위한 인쇄 회로 기판(200)에서 반도체 칩(214)은 각각 성형된다. 수지 충진부(206)와 칩 탑재부 사이에는 성형 수지가 수지 충진부(206)에 주입되는 주입구(226)가 형성된다. 인쇄 회로 기판(200)에서 개별 BGA 패키지를 분리할 때, 수지 충진부(206)에 충진된 성형 수지는 주입구(226) 부분에서 분리된다. The semiconductor chips 214 are each molded in a printed circuit board 200 for manufacturing a BGA package. An injection hole 226 is formed between the resin filling part 206 and the chip mounting part through which the molding resin is injected into the resin filling part 206. When the individual BGA packages are separated from the printed circuit board 200, the molding resin filled in the resin filling part 206 is separated at the injection hole 226.

도 11은 성형 금형에서 본 발명의 제 4 실시예에 따른 인쇄 회로 기판을 성헝한 모습을 나타내는 단면도이다.11 is a cross-sectional view showing a state in which a printed circuit board according to a fourth embodiment of the present invention is formed in a molding die.

도 11을 참조하면, 반도체 칩(214) 부분에 더 많은 성형 수지가 유동하도록 하기 위해서 상부 금형(232)의 제 1 캐버티(232a) 옆에 제 2 캐버티(232b)를 형성한다. 제 1 캐버티(232)는 도 10에 도시된 상부 금형의 캐버티와 동일하다. 그런데, 제 2 캐버티(232b)가 형성되므로 수지 충진부(206)에 채워지는 성형 수지의 양이 증가하게 된다. 따라서, 반도체 칩(214) 주위를 지나가는 성형 수지의 양이 늘어나게 되므로 반도체 칩(214) 주위에 발생하는 기공(도 4의 18)을 보다 확실히 제거할 수 있다.Referring to FIG. 11, a second cavity 232b is formed next to the first cavity 232a of the upper mold 232 to allow more molding resin to flow through the semiconductor chip 214. The first cavity 232 is the same as the cavity of the upper mold shown in FIG. 10. However, since the second cavity 232b is formed, the amount of the molding resin filled in the resin filling part 206 increases. Therefore, since the amount of molding resin passing around the semiconductor chip 214 increases, it is possible to more reliably remove pores (18 in FIG. 4) generated around the semiconductor chip 214.

따라서, 본 발명에 의하면 반도체 칩 주위를 유동하는 성형 수지의 양이 증가하므로, 기공 없이 성형 수지가 치밀하게 성형된 성형부를 형성할 수 있다.Therefore, according to the present invention, since the amount of the molding resin flowing around the semiconductor chip increases, it is possible to form a molded portion in which the molding resin is compactly formed without pores.

Claims (3)

일면에 회로가 형성된 본체; 및A body having a circuit formed on one surface thereof; And 상기 본체의 일면에 배열된 복수 개의 칩 탑재부를 포함하는 인쇄 배선 기판에 있어서,In a printed wiring board comprising a plurality of chip mounting portion arranged on one surface of the main body, 최외곽 칩 탑재부에 인접하여 수지 충진부가 형성되고, 상기 수지 충진부는 상기 칩 탑재부가 위치하는 상기 본체의 일면에 오목하게 형성되는 것을 특징으로 하는 인쇄 배선 기판.And a resin filling part is formed adjacent to the outermost chip mounting part, and the resin filling part is formed concave on one surface of the main body where the chip mounting part is located. 제 1항에 있어서, 상기 칩 탑재부는 격자 형태로 배열되는 것을 특징으로 하는 인쇄 배선 기판.The printed wiring board of claim 1, wherein the chip mounting part is arranged in a lattice form. 제 1항에 있어서, 상기 수지 충진부는 상기 본체를 관통하여 형성되는 것을 특징으로 하는 인쇄 배선 기판.The printed wiring board of claim 1, wherein the resin filling part is formed through the main body.
KR1020000032949A 2000-06-15 2000-06-15 Semiconductor Chip Package Substrate Expired - Fee Related KR100650048B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000032949A KR100650048B1 (en) 2000-06-15 2000-06-15 Semiconductor Chip Package Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000032949A KR100650048B1 (en) 2000-06-15 2000-06-15 Semiconductor Chip Package Substrate

Publications (2)

Publication Number Publication Date
KR20010112969A KR20010112969A (en) 2001-12-24
KR100650048B1 true KR100650048B1 (en) 2006-11-27

Family

ID=19672013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000032949A Expired - Fee Related KR100650048B1 (en) 2000-06-15 2000-06-15 Semiconductor Chip Package Substrate

Country Status (1)

Country Link
KR (1) KR100650048B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270498A (en) * 1988-09-06 1990-03-09 Asahi Glass Co Ltd IC cartridge manufacturing method
JPH05109796A (en) * 1991-06-07 1993-04-30 Sanken Electric Co Ltd Manufacture of resin sealing type electronic components
KR19980022351A (en) * 1996-09-21 1998-07-06 황인길 Air vent of mold mold for BGA semiconductor package
KR19980054919A (en) * 1996-12-27 1998-09-25 황인길 Printed circuit board for ball grid array (BGA) semiconductor package with through hole for degating and molding method of ball grid array semiconductor package using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270498A (en) * 1988-09-06 1990-03-09 Asahi Glass Co Ltd IC cartridge manufacturing method
JPH05109796A (en) * 1991-06-07 1993-04-30 Sanken Electric Co Ltd Manufacture of resin sealing type electronic components
KR19980022351A (en) * 1996-09-21 1998-07-06 황인길 Air vent of mold mold for BGA semiconductor package
KR19980054919A (en) * 1996-12-27 1998-09-25 황인길 Printed circuit board for ball grid array (BGA) semiconductor package with through hole for degating and molding method of ball grid array semiconductor package using same

Also Published As

Publication number Publication date
KR20010112969A (en) 2001-12-24

Similar Documents

Publication Publication Date Title
KR100199261B1 (en) Semiconductor device, manufacturing method thereof and molding apparatus used therein
KR100415281B1 (en) Double-side Mounting Circuit Board and Multi Chip Package including the Such a Circuit Board
CN100376022C (en) Method for packaging semiconductor device on printed circuit board and printed circuit board used
KR19980048962A (en) Chip-Size Package Semiconductor Using Single Layer Ceramic Substrates
KR101994954B1 (en) Microelectronic package having wire bond vias, method of making and stiffening layer for same
US20150062854A1 (en) Electronic component module and method of manufacturing the same
JP2008004570A (en) Resin-sealed semiconductor device manufacturing method, resin-sealed semiconductor device manufacturing apparatus, and resin-sealed semiconductor device
US7205642B2 (en) Semiconductor package and method for fabricating the same
US6780681B2 (en) Process of manufacturing a semiconductor device
US6580620B1 (en) Matrix type printed circuit board for semiconductor packages
KR101111430B1 (en) Mold for semiconductor package manufacturing and semiconductor package molding method using same
KR100650048B1 (en) Semiconductor Chip Package Substrate
KR100963151B1 (en) Mold for molding semiconductor package and molding method using the same
JPH07183318A (en) Electronic circuit device and manufacture thereof
US6576995B2 (en) Housing for semiconductor chips
JP3601985B2 (en) Semiconductor package manufacturing method
KR100572393B1 (en) Printed Circuit Board for Ball Grid Array Package
KR20120115856A (en) Semiconductor package, fabricating method and mold for the same
KR20090118159A (en) Mold for manufacturing semiconductor package and manufacturing method of semiconductor package using same
US20060049508A1 (en) Semiconductor device, lead frame, and methods for manufacturing the same
KR0151899B1 (en) Molding mold for ball grid array with bumper and package using same
JP2004031562A (en) Semiconductor device and its manufacturing method
KR100361988B1 (en) Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same
KR200187482Y1 (en) Ball grid array semiconductor package
KR101319393B1 (en) A method producing a boad having multi-chip and a boad having multi-chip

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000615

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050609

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000615

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060721

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061117

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061120

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061121

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee