KR100649193B1 - Plasma display device and driving method thereof - Google Patents
Plasma display device and driving method thereof Download PDFInfo
- Publication number
- KR100649193B1 KR100649193B1 KR1020050042938A KR20050042938A KR100649193B1 KR 100649193 B1 KR100649193 B1 KR 100649193B1 KR 1020050042938 A KR1020050042938 A KR 1020050042938A KR 20050042938 A KR20050042938 A KR 20050042938A KR 100649193 B1 KR100649193 B1 KR 100649193B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- electrode
- capacitor
- switch
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명에 따른 플라즈마 표시 장치의 구동 방법은, 제1 전극의 전압을 제1 전압으로 유지한 상태에서 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 상기 제2 전압과 상기 제1 전압의 차이만큼 낮은 제3 전압을 교대로 인가하는 유지 기간에서, 상기 제2 전압과 상기 제1 전압의 차이에 해당하는 제4 전압을 충전하고 있는 커패시터의 양극의 전압을 상기 제1 전압으로 변경시키고 상기 커패시터의 음극을 통하여 상기 제2 전극에 상기 제3 전압을 인가한다. 이렇게 하면, 상기 제3 전압을 인가하기 위한 별도의 전원을 사용하지 않아도 된다.In the method of driving a plasma display device according to the present invention, a second voltage higher than the first voltage and the second voltage higher than the first voltage are applied to the second electrode while the voltage of the first electrode is maintained at the first voltage. The voltage of the positive electrode of the capacitor charged with the fourth voltage corresponding to the difference between the second voltage and the first voltage in the sustain period of alternately applying a third voltage which is as low as the difference between the first voltage and the first voltage. Change to one voltage and apply the third voltage to the second electrode through the cathode of the capacitor. In this way, it is not necessary to use a separate power supply for applying the third voltage.
Description
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.2 illustrates a driving waveform of a plasma display device according to an exemplary embodiment of the present invention.
도 3은 본 발명의 제1 실시 예에 따른 주사전극 구동부의 유지방전 구동 회로를 나타낸 도면이다.3 is a diagram illustrating a sustain discharge driving circuit of a scan electrode driver according to a first exemplary embodiment of the present invention.
도 4는 도 3에 도시된 구동 회로의 구동 타이밍을 나타낸 도면이다.4 is a diagram illustrating a driving timing of the driving circuit illustrated in FIG. 3.
도 5a 및 도 5b는 도 3에 도시된 구동 회로의 각 모드에서의 전류 경로를 나타낸 도면이다.5A and 5B are diagrams showing current paths in respective modes of the driving circuit shown in FIG.
도 6은 본 발명의 제2 실시 예에 따른 주사전극 구동부의 유지방전 구동 회로를 나타낸 도면이다.6 is a diagram illustrating a sustain discharge driving circuit of a scan electrode driver according to a second exemplary embodiment of the present invention.
도 7은 도 6에 도시된 구동 회로의 구동 타이밍을 나타낸 도면이다.FIG. 7 is a diagram illustrating a driving timing of the driving circuit illustrated in FIG. 6.
도 8a 내지 도 8c는 도 6에 도시된 구동 회로의 각 모드에서의 전류 경로를 나타낸 도면이다.8A to 8C are diagrams showing current paths in respective modes of the driving circuit shown in FIG.
본 발명은 플라즈마 표시 장치 및 그의 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다.The plasma display device is a display device using a plasma display panel that displays text or an image by using plasma generated by gas discharge. In the plasma display panel, dozens to millions or more pixels (discharge cells) are arranged in a matrix form according to their size.
이러한 플라즈마 표시 장치의 표시 패널은 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 그리고 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 다음의 어드레스 방전을 안정적으로 수행하기 위해 방전 셀을 초기화하는 기간이다. 어드레스 기간은 표시 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하는 기간이다. 그리고 유지 기간은 켜지는 셀에 대해서 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.The display panel of the plasma display device is driven by dividing one frame into a plurality of subfields having respective weights. Each subfield includes a reset period, an address period, and a sustain period. The reset period is a period of initializing discharge cells in order to stably perform the next address discharge. The address period is a period for selecting cells that are turned on and cells that are not turned on in the display panel. The sustain period is a period in which sustain discharge for actually displaying an image is performed for the cells to be turned on.
이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.To perform this operation, sustain discharge pulses are applied to the scan electrodes and sustain electrodes alternately in the sustain period, and the reset waveform and the scan waveform are applied to the scan electrodes in the reset period and the address period. Therefore, the scan driving board for driving the scan electrodes and the sustain driving board for driving the sustain electrodes must be separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base, and the unit cost increases due to the two driving boards.
따라서 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다.Therefore, a method of integrating two driving boards into one to form one end of the scan electrode and extending one end of the sustaining electrode to connect to the integrated board has been proposed. However, when the two driving boards are integrated in this manner, there is a problem in that an impedance component formed from a long extended sustain electrode becomes large.
이러한 문제점을 해결하기 위해, 대한민국 공개특허공보 제2003-90370호에는 유지 기간에서 주사 전극에만 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스를 인가하고 유지 전극은 접지 전압으로 바이어스하는 기술이 개시되어 있다. 이러한 유지 방전 펄스를 인가하기 위한 유지방전 구동 회로는, 무효 전력을 회수하여 재사용하는 전력 회수 회로를 사용한다. In order to solve this problem, Korean Patent Laid-Open Publication No. 2003-90370 discloses a technique of applying a sustain discharge pulse having alternating Vs voltages and -Vs voltages to only the scan electrodes in the sustain period and biasing the sustain electrodes to the ground voltage. It is. The sustain discharge drive circuit for applying such sustain discharge pulses uses a power recovery circuit that recovers and reuses reactive power.
즉, 유지방전 구동 회로는 이 전력 회수 회로에서 스위치의 온오프 동작을 통하여 인덕터(L)와 패널 커패시터(Cp)의 공진을 이용하여 주사 전극에 Vs 전압과 -Vs 전압을 교대로 인가한다.That is, the sustain discharge driving circuit alternately applies the Vs voltage and the -Vs voltage to the scan electrode by using the resonance of the inductor L and the panel capacitor Cp through the on / off operation of the switch in the power recovery circuit.
그런데, 이와 같이 유지 기간에서 주사 전극에 Vs 전압과 -Vs 전압을 교대로 인가하는 경우, 주사 전극에 인가되는 최대 전압(Vs)과 최소 전압(-Vs)의 차가 2Vs가 되며, 이 때의 전력 손실은 1/2Cp(2Vs)2이 된다. 한편, 유지 전극과 주사 전극에 교대로 Vs 전압을 인가하는 경우의 전력 손실은 1/2Cp(Vs)2+1/2Cp(Vs)2이 된다. 따라서 유지 기간에서 주사 전극에 Vs 전압과 -Vs 전압을 교대로 인가하면, 유지 전극과 주사 전극에 교대로 Vs 전압을 인가하는 경우에 비해 전력 손실이 2배로 증가하는 문제점이 있다.However, in the case where the Vs voltage and the -Vs voltage are alternately applied to the scan electrode in the sustain period as described above, the difference between the maximum voltage Vs and the minimum voltage (-Vs) applied to the scan electrode becomes 2Vs, and the power at this time is The loss is 1/2 Cp ( 2 Vs) 2 . On the other hand, the power loss in the case of applying the Vs voltage to the sustain electrode and the scan electrode alternately is 1 / 2Cp (Vs) 2 + 1 / 2Cp (Vs) 2 . Therefore, when the Vs voltage and the -Vs voltage are alternately applied to the scan electrodes in the sustain period, the power loss increases twice as compared with the case where the Vs voltage is alternately applied to the sustain electrodes and the scan electrodes.
본 발명이 이루고자 하는 기술적 과제는 유지 기간에서 전력 손실을 줄이고 전원 회로의 구성을 간단하게 할 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a method of driving the same, which can reduce power loss in a sustain period and simplify the configuration of a power supply circuit.
본 발명의 한 특징에 따르면, 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 패널, 그리고 상기 복수의 제1 전극의 전압을 제1 전압으로 유지한 상태에서, 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 상기 제2 전압과 상기 제1 전압의 차이만큼 낮은 제3 전압을 교대로 인가하는 구동 회로를 포함하는 플라즈마 표시 장치가 제공된다. 이때, 상기 구동 회로는, 상기 복수의 제2 전극에 제1단이 연결되어 있는 제1 스위치, 상기 제2 전압을 공급하는 제1 전원에 제1단이 연결되어 있고, 상기 복수의 제2 전극에 제2단이 연결되어 있는 제2 스위치, 그리고 상기 제2 전압과 상기 제1 전압의 차이에 해당하는 제2 전압을 충전하고 있는 커패시터의 양극의 전압을 상기 제1 전압으로 변경시키고, 상기 커패시터의 음극의 전압을 상기 제1 스위치에 연결하여 상기 커패시터의 음극을 통하여 상기 복수의 제2 전극에 상기 제3 전압을 인가하는 스위칭부를 포함한다.According to an aspect of the present invention, a plasma display panel including a plurality of first electrodes and a plurality of second electrodes, and the plurality of second electrodes in a state in which voltages of the plurality of first electrodes are maintained at a first voltage A plasma display device including a driving circuit configured to alternately apply a second voltage higher than the first voltage and a third voltage lower than the first voltage by the difference between the first voltage and the first voltage to the electrode. In this case, the driving circuit may include a first switch having a first end connected to the plurality of second electrodes, a first end connected to a first power supply for supplying the second voltage, and the plurality of second electrodes. A second switch having a second end connected to the second switch, and a voltage of a positive electrode of a capacitor charged with a second voltage corresponding to a difference between the second voltage and the first voltage to the first voltage; And a switching unit connecting the voltage of the cathode of the first switch to the third switch to apply the third voltage to the plurality of second electrodes through the cathode of the capacitor.
본 발명의 다른 한 특징에 따르면, 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 패널의 상기 제1 전극을 제1 전압으로 유지한 상태에서 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 상기 제2 전압과 상기 제1 전압의 차이만큼 낮은 제3 전압을 교대로 인가하는 플라즈마 표시 장치의 구동 방법이 제공된다. 이 구동 방법은, 상기 제2 전극에 상기 제2 전압을 인가하는 단계, 상기 제2 전극의 전압을 상기 제2 전압에서 감소시키는 단계, 상기 제2 전압과 상기 제1 전압의 차이에 해당하는 제4 전압을 충전하고 있는 커패시터의 양극을 상기 제1 전압을 공급하는 제1 전원에 전기적으로 연결하고 상기 커패시터의 음극을 통하여 상기 제2 전극에 상기 제3 전압을 인가하는 단계, 그리고 상기 제2 전극의 전압을 상기 제3 전압에서 증가시키는 단계를 포함한다.According to another feature of the present invention, the second electrode of the plasma display panel including a plurality of first electrodes and a plurality of second electrodes is maintained at a first voltage than the first voltage at the second electrode. A driving method of a plasma display device is provided by alternately applying a high second voltage and a third voltage lower than the first voltage by a difference between the second voltage and the first voltage. The driving method may include applying the second voltage to the second electrode, decreasing the voltage of the second electrode from the second voltage, and applying a second voltage corresponding to a difference between the second voltage and the first voltage. Electrically connecting a positive electrode of a capacitor charged with a voltage to a first power supply for supplying the first voltage, and applying the third voltage to the second electrode through a negative electrode of the capacitor, and the second electrode Increasing the voltage at the third voltage.
본 발명의 또 다른 한 특징에 따르면, 제1 전극 및 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 표시 장치의 구동 방법이 제공된다. 이 구동 방법은, 상기 제1 전극의 전압을 제1 전압으로 유지한 상태에서, 상기 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하는 유지 기간에서, 상기 제2 전극에 상기 제3 전압을 인가하는 단계는, 상기 제2 전극에 전기적으로 연결된 인덕터와 상기 패널 커패시터의 공진을 통해 상기 제2 전극의 전압을 변경시키는 단계, 그리고 상기 제2 전압을 공급하는 제1 전원에 전기적으로 연결되어 상기 제2 전압을 충전하고 있는 커패시터를 이용하여 상기 제2 전극에 상기 제3 전압을 인가하는 단계를 포함한다.According to another feature of the present invention, a method of driving a plasma display device in which a panel capacitor is formed by a first electrode and a second electrode is provided. The driving method alternately applies a second voltage higher than the first voltage and a third voltage lower than the first voltage to the second electrode while maintaining the voltage of the first electrode at the first voltage. In the sustain period, applying the third voltage to the second electrode may include changing a voltage of the second electrode through resonance of the panel capacitor and an inductor electrically connected to the second electrode, and And applying the third voltage to the second electrode using a capacitor electrically connected to a first power supply for supplying a second voltage to charge the second voltage.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also an electrically connected part with another element in between.
본 발명에서 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.In the present invention, the wall charge refers to a charge formed close to each electrode on the cell wall (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as "formed", "accumulated" or "stacked" on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그의 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사전극 구동부(400) 및 유지전극 구동부(500)를 포함한다.As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼ Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.The
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. The
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.The
주사전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 주사 전극(Y)에 구동 전압을 인가한다.The
유지전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 유지 전극(X)에 구동 전압을 인가한다.The
다음, 도 2를 참조하여 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다. 아래에서는 설명의 편의상 하나의 셀을 형성하는 주사 전극(이하, “Y 전극”이라 함), 유지 전극(이하, “X 전극”이라 함) 및 어드레스 전극(이하, “A 전극”이라 함)에 인가되는 구동 파형에 대해서만 설명한다.Next, a driving waveform of the plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 2. For convenience of description, the scan electrode (hereinafter referred to as “Y electrode”), the sustain electrode (hereinafter referred to as “X electrode”), and the address electrode (hereinafter referred to as “A electrode”) forming one cell will be described below. Only the driving waveform to be applied will be described.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 도 2에서는 유지 기간에서의 구동 파형만을 도시하였다.2 illustrates a driving waveform of a plasma display device according to an exemplary embodiment of the present invention. 2 shows only drive waveforms in the sustain period.
도 2에 나타낸 바와 같이, 유지 기간에서는 A 전극과 X 전극을 접지 전압으로 바이어스한 상태에서 Y 전극에 Vs 전압과 -Vs 전압을 교대로 가지는 유지방전 펄스를 인가한다. 이와 같이 하면, 유지 방전 펄스가 주사 전극 구동부(400)에서만 공급되므로 유지 방전 펄스가 인가되는 경로에서의 임피던스가 일정해질 수 있다.As shown in Fig. 2, in the sustain period, a sustain discharge pulse having a Vs voltage and a -Vs voltage is applied to the Y electrode while the A electrode and the X electrode are biased with the ground voltage. In this case, since the sustain discharge pulse is supplied only from the
일반적으로, 어드레스 기간(도시하지 않음)에서 켜지는 셀로 선택된 셀에서는 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전압(Vwxy)이 형성되어 있다. 따라서, 유지 기간에서는 A 전극 및 X 전극에 0V 전압을 인가한 상태에서 Y 전극에 먼저 Vs 전압을 가지는 유지 방전 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이때, Vs 전압은 Y 전극과 X 전극 사이의 방전 개시 전압보다는 낮고 (Vs+Vwxy) 전압이 방전 개시 전압보다 높도록 설정된다. 유지 방전의 결과 Y 전극에 (-) 벽 전하가 형성되고 X 전극과 A 전극에 (+) 벽 전하가 형성되어, X 전극의 전위가 Y 전극의 전위에 대해 높도록 벽 전압(Vwyx)이 형성된다.In general, the wall voltage Vwxy is formed so that the potential of the Y electrode is higher than that of the X electrode in the cell selected as the cell turned on in the address period (not shown). Therefore, in the sustain period, a sustain discharge pulse having a voltage of Vs is first applied to the Y electrode while a 0 V voltage is applied to the A electrode and the X electrode to generate a sustain discharge between the Y electrode and the X electrode. At this time, the voltage Vs is set to be lower than the discharge start voltage between the Y electrode and the X electrode, and the voltage (Vs + Vwxy) is higher than the discharge start voltage. As a result of the sustain discharge, negative wall charges are formed on the Y electrode and positive wall charges are formed on the X electrode and the A electrode, so that the wall voltage Vwyx is formed so that the potential of the X electrode is high with respect to the potential of the Y electrode. do.
이어서 Y 전극에 -Vs 전압을 가지는 유지 방전 펄스가 인가되어 Y 전극과 X 전극 사이에서 유지 방전이 일어난다. 그 결과 Y 전극에 (+) 벽 전하가 형성되고 X 전극과 A 전극에 (-) 벽 전하가 형성되어 Y 전극에 Vs 전압이 인가될 때 유지 방전이 일어날 수 있는 상태로 된다. 이후, Y 전극에 Vs 전압과 -Vs 전압의 유지방전 펄스를 교대로 인가하는 과정이 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복된다.Subsequently, a sustain discharge pulse having a voltage of -Vs is applied to the Y electrode to generate a sustain discharge between the Y electrode and the X electrode. As a result, positive wall charges are formed on the Y electrode, negative wall charges are formed on the X electrode and the A electrode, and a sustain discharge can be generated when the Vs voltage is applied to the Y electrode. Thereafter, the process of alternately applying the sustain discharge pulses of the Vs voltage and the -Vs voltage to the Y electrode is repeated the number of times corresponding to the weight indicated by the corresponding subfield.
다음으로, 도 3 내지 도 5b를 참조하여 유지 기간에서 유지방전 펄스를 인가하기 위한 구동 회로에 대해서 상세하게 설명한다. 아래에서 사용되는 스위치는 바디 다이오드를 가지는 n채널 전계 효과 스위치(FET)로 이루어질 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 그리고 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였고 패널 커패시터(Cp)의 유지 전극(X)에는 접지 전압이 인가되는 것으로 도시하였다.Next, the driving circuit for applying the sustain discharge pulse in the sustain period will be described in detail with reference to FIGS. 3 to 5B. The switch used below may be composed of an n-channel field effect switch (FET) having a body diode, and may be composed of other switches having the same or similar functions. The capacitive component formed by the X electrode and the Y electrode is illustrated as a panel capacitor Cp and a ground voltage is applied to the sustain electrode X of the panel capacitor Cp.
도 3은 본 발명의 제1 실시 예에 따른 주사전극 구동부의 유지방전 구동 회로를 나타낸 도면이다.3 is a diagram illustrating a sustain discharge driving circuit of a scan electrode driver according to a first exemplary embodiment of the present invention.
도 3에 나타낸 바와 같이, 본 발명의 제1 실시 예에 따른 주사전극 구동부(400)의 유지방전 구동 회로는 전력 회수 회로(410) 및 유지펄스 생성부(420)를 포함한다.As shown in FIG. 3, the sustain discharge driving circuit of the
전력 회수 회로(410)는 스위치(Yr1, Yr2, Yf1, Yf2), 인덕터(L1, L2), 다이오드(Dr1, Dr2, Df1, Df2) 및 커패시터(Cer1, Cer2)를 포함한다.The
스위치(Yr1)의 드레인과 스위치(Yf1)의 소스 및 스위치(Yr2)의 드레인과 스위치(Yf2)의 소스에 전력회수용 커패시터(Cer1, Cer2)가 연결된다. 그리고 패널 커패시터(Cp)의 Y 전극에 제1단이 각각 연결된 인덕터(L1, L2)의 제2단이 스위치(Yr1, Yr2)의 소스와 스위치(Yf1, Yf2)의 드레인에 연결되어 있다. 그리고 스위치(Yr1, Yr2, Yf1, Yf2)에 각각 다이오드(Dr1, Dr2, Df1, Df2)가 직렬로 연결된다. The power recovery capacitors Cer1 and Cer2 are connected to the drain of the switch Yr1, the source of the switch Yf1, the drain of the switch Yr2, and the source of the switch Yf2. The second ends of the inductors L1 and L2 having the first ends connected to the Y electrodes of the panel capacitor Cp are connected to the sources of the switches Yr1 and Yr2 and the drains of the switches Yf1 and Yf2. Diodes Dr1, Dr2, Df1, and Df2 are connected in series to the switches Yr1, Yr2, Yf1, and Yf2, respectively.
그리고 스위치(Yr1)의 소스와 인덕터(L1) 사이에 다이오드(Dr1)가 연결되어 있고, 트랜지스터(Yf1)의 드레인과 인덕터(L1) 사이에 다이오드(Df1)가 연결되어 있다. 또한 트랜지스터(Yr2)의 소스와 인덕터(L2) 사이에 다이오드(Dr2)가 연결되고, 트랜지스터(Yf2)의 드레인과 인덕터(L2) 사이에 다이오드(Df2)가 연결되어 있다. 이때, 커패시터(Cer1)에는 Vs/2 전압이 충전되고 커패시터(Cer2)에는 -Vs/2 전압이 충전되어 있다.A diode Dr1 is connected between the source of the switch Yr1 and the inductor L1, and a diode Df1 is connected between the drain of the transistor Yf1 and the inductor L1. In addition, the diode Dr2 is connected between the source of the transistor Yr2 and the inductor L2, and the diode Df2 is connected between the drain of the transistor Yf2 and the inductor L2. At this time, the capacitor Ce1 is charged with the voltage Vs / 2 and the capacitor Ce2 is charged with the voltage -Vs / 2.
다이오드(Dr1, Dr2)는 스위치(Yr1, Yr2)가 바디 다이오드를 가질 경우 패널 커패시터(Cp)의 전압을 증가시키는 상승 경로를 설정하기 위한 것이고, 다이오드(Df1, Df2)는 스위치(Yf1, Yf2)가 바디 다이오드를 가질 경우 Y 전극의 전압을 하강시키는 하강 경로를 설정하기 위한 것이다. 이때, 스위치(Yr1, Yr2, Yf1, Yf2)가 바디 다이오드를 가지지 않는다면 다이오드(Dr1, Df1, Dr2, Df2)가 제거될 수도 있다. 이와 같이 연결된 전력 회수 회로(410)는 인덕터(L1, L2)와 패널 커패시터(Cp)의 공진을 이용하여 Y 전극의 전압을 증가시키거나 감소시킨다.The diodes Dr1 and Dr2 are for setting up the rising path for increasing the voltage of the panel capacitor Cp when the switches Yr1 and Yr2 have a body diode, and the diodes Df1 and Df2 are the switches Yf1 and Yf2. Has a body diode to set the falling path for lowering the voltage of the Y electrode. In this case, if the switches Yr1, Yr2, Yf1, and Yf2 do not have a body diode, the diodes Dr1, Df1, Dr2, and Df2 may be removed. The connected
그리고 전력 회수부(410)에서 인덕터(L1), 다이오드(Df1) 및 스위치(Yf1) 사이의 연결 순서는 바뀔 수 있으며, 인덕터(L1), 다이오드(Dr1) 및 스위치(Yr1) 사이의 연결 순서도 바뀔 수 있다. 예를 들어 인덕터(L1)가 스위치(Yr1, Yf1)의 접점과 전력 회수용 커패시터(Cer1) 사이에 연결될 수도 있다. 마찬가지로, 전력 회수부(410)에서 인덕터(L2), 다이오드(Df2) 및 스위치(Yf2) 사이의 연결 순서는 바뀔 수 있으며, 인덕터(L2), 다이오드(Dr2) 및 스위치(Yr2) 사이의 연결 순서도 바뀔 수 있다.In the
또한 도 3에서는 인덕터(L1)가 스위치(Yr1, Yf1)의 접점에 연결되었지만, 스위치(Yr1)에 의해 형성되는 상승 경로 및 스위치(Yf1)에 의해 형성되는 하강 경로 상에 각각 인덕터가 연결될 수도 있다.In addition, although the inductor L1 is connected to the contacts of the switches Yr1 and Yf1 in FIG. 3, the inductor may be connected to each of the rising path formed by the switch Yr1 and the falling path formed by the switch Yf1. .
유지펄스 생성부(420)는 두 개의 스위치(Ys1, Yg1)를 포함한다. 스위치(Ys1)는 Vs 전압을 공급하는 전원(Vs)과 패널 커패시터(Cp)의 Y 전극 사이에 연결되며, 스위치(Yg1)는 -Vs 전압을 공급하는 전원(-Vs)과 패널 커패시터(Cp)의 Y 전극 사이에 연결된다. 이 스위치(Ys1, Yg1)는 Y 전극에 Vs 전압과 -Vs 전압을 각각 공급한다.The sustain
다음, 도 4 내지 도 5b를 참고로 하여 본 발명의 실시 예에 따른 유지방전 구동 회로의 유지 기간에서의 시계열적 동작 변화에 대해 상세하게 설명한다. 여기서 동작 변화는 6개의 모드(M1∼M6)로 일순하며, 모드 변화는 스위치의 조작에 의해 생긴다. 그리고 아래에서 LC 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 스위치(Yr1, Yr2, Yf1, Yf2)의 턴온 시에 생기는 인덕터(L1, L2)와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.Next, the time-series operation change in the sustain period of the sustain discharge driving circuit according to the embodiment of the present invention will be described in detail with reference to FIGS. 4 to 5B. Herein, the operation change is performed in six modes M1 to M6, and the mode change is caused by the operation of the switch. The phenomenon referred to as LC resonance below is not a continuous oscillation, but a change in voltage and current due to the combination of the inductors L1 and L2 and the panel capacitor Cp generated when the switches Yr1, Yr2, Yf1, and Yf2 are turned on. It is a phenomenon.
도 4는 도 3에 도시된 구동 회로의 구동 타이밍을 나타낸 도면이고 도 5a 및 도 5b는 도 3에 도시된 구동 회로의 각 모드에서의 전류 경로를 나타낸 도면이다.4 is a diagram illustrating a driving timing of the driving circuit illustrated in FIG. 3, and FIGS. 5A and 5B are diagrams illustrating current paths in respective modes of the driving circuit illustrated in FIG. 3.
모드 1(M1)이 시작되기 전에 패널 커패시터(Cp)의 Y 전극의 전압이 접지 전압(0V)으로 유지되어 있는 것으로 한다.It is assumed that the voltage of the Y electrode of the panel capacitor Cp is maintained at the ground voltage (0V) before the mode 1 (M1) starts.
모드 1(M1)에서는 스위치(Yr1)가 턴온된다. 그러면 도 5a에 나타낸 바와 같 이, 커패시터(Cer1), 스위치(Yr1), 다이오드(Dr1), 인덕터(L1), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(①). 이 경로(①)에 의해 인덕터(L1)와 패널 커패시터(Cp) 사이에서 LC 공진이 발생된다. 이때, 커패시터(Cer1)에는 Vs/2 전압이 충전되어 있으므로 LC 공진에 의해 패널 커패시터(Cp)의 Y 전극의 전압이 Vs 전압 근처까지 증가한다.In
모드 2(M2)에서는 스위치(Ys1)가 턴온되고 스위치(Yr1)가 턴오프된다. 그러면 도 5a에 나타낸 바와 같이 전원(Vs), 스위치(Ys1), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(②). 이때, 경로(②)에 의해 Y 전극에 Vs 전압이 인가된다.In mode 2 M2, the switch Ys1 is turned on and the switch Yr1 is turned off. Then, as shown in Fig. 5A, a current path is formed by the Y electrodes of the power supply Vs, the switch Ys1, and the panel capacitor Cp (2). At this time, the voltage Vs is applied to the Y electrode by the path ②.
모드 3(M3)에서는 스위치(Ys1)가 턴오프되고 스위치(Yf1)가 턴온된다. 그러면 도 5a에 나타낸 바와 같이 패널 커패시터(Cp)의 Y 전극, 인덕터(L1), 다이오드(Df1), 스위치(Yf1), 커패시터(Cer1)로의 전류 경로가 형성된다(③). 이 경로(③)에 의해 인덕터(L1)와 패널 커패시터(Cp) 사이에서 LC 공진이 발생된다. 이 LC 공진에 의해 패널 커패시터(Cp)에 충전되어 있던 전압이 방전되어 패널 커패시터(Cp)의 Y 전극의 전압이 0V 전압 근처까지 감소한다.In
모드 4(M4)에서는 스위치(Yf1)가 턴오프되고 스위치(Yf2)가 턴온된다. 그러면 도 5b에 나타낸 바와 같이 패널 커패시터(Cp)의 Y 전극, 인덕터(L2), 다이오드(Df2), 스위치(Yf1), 커패시터(Cer2)로의 전류 경로가 형성된다(④). 이 경로(④)에 의해 인덕터(L1)와 패널 커패시터(Cp) 사이에서 LC 공진이 발생된다. 이 LC 공 진에 의해 패널 커패시터(Cp)에 충전되어 있던 전압이 방전되어 패널 커패시터(Cp)의 Y 전극의 전압이 -Vs 전압 근처까지 감소한다.In
모드 5(M5)에서는 스위치(Yg1)가 턴온되고 스위치(Yf2)가 턴오프된다. 그러면 도 5b에 나타낸 바와 같이 패널 커패시터(Cp)의 Y 전극, 스위치(Yg1), 전원(-Vs)으로의 전류 경로가 형성된다(⑤). 이 경로에 의해 Y 전극에 -Vs 전압이 인가된다.In
모드 6(M6)에서는 스위치(Yg1)가 턴오프되고 스위치(Yr2)가 턴온된다. 그러면 도 5b에 나타낸 바와 같이 커패시터(Cer2), 스위치(Yr2), 다이오드(Dr2), 인덕터(L2), 패널 커패시터(Cp)의 Y 전극으로의 전류 경로가 형성된다(⑥). 이 경로(⑥)에 의해 인덕터(L2)와 패널 커패시터(Cp) 사이에서 LC 공진이 발생된다. 이때, 커패시터(Cer1)에는 -Vs/2 전압이 충전되어 있으므로 LC 공진에 의해 패널 커패시터(Cp)의 Y 전극의 전압이 0V 전압 근처까지 증가한다.In
이와 같은 모드(M1∼M6)의 반복으로 Y 전극의 전압은 Vs 전압에서 -Vs 전압 사이를 스윙할 수 있게 된다.The repetition of the modes M1 to M6 allows the voltage of the Y electrode to swing between the voltage Vs and the voltage -Vs.
이와 같이 본 발명의 제1 실시 예에 따른 구동 회로에 따르면, 전력 회수 회로를 두 개로 분리하여 구성함으로써, 이 때의 전력 손실은 1/2Cp(Vs)2+1/2Cp(Vs)2이 된다. 따라서 종래 주사 전극에 Vs 전압과 -Vs 전압을 교대로 인가하는 경우의 전력 손실(1/2Cp(2Vs)2)에 비해 전력 손실을 줄일 수 있게 된다.Thus, according to the driving circuit according to the first embodiment of the present invention, by separating the power recovery circuit into two, the power loss at this time is 1 / 2Cp (Vs) 2 + 1 / 2Cp (Vs) 2 . Therefore, the power loss can be reduced compared to the power loss (1/2 Cp (2Vs) 2 ) when the Vs voltage and the -Vs voltage are alternately applied to the conventional scan electrode.
한편, 본 발명의 제1 실시 예에 따른 유지방전 구동 회로는 유지 기간에서 주사 전극에 Vs 전압과 -Vs 전압이 교대로 인가하기 위해 Vs 전압을 공급하기 위한 전원(Vs)과 -Vs 전압을 공급하기 위한 전원(-Vs)을 사용한다. 이와 같이 극성이 다른 전원을 사용하면 전원 회로의 구성이 복잡해지는 문제점이 있다. 아래에서는 전원 회로의 구성을 간단하게 할 수 있는 실시 예에 대해서 도 6 내지 도 8c를 참고로 하여 상세하게 설명한다.On the other hand, the sustain discharge driving circuit according to the first embodiment of the present invention supplies the power supply (Vs) and -Vs voltage for supplying the Vs voltage to alternately apply the Vs voltage and -Vs voltage to the scan electrode in the sustain period. Power supply (-Vs). As described above, when power sources having different polarities are used, the configuration of the power supply circuit is complicated. Hereinafter, an embodiment for simplifying the configuration of the power supply circuit will be described in detail with reference to FIGS. 6 to 8C.
도 6은 본 발명의 제2 실시 예에 따른 주사전극 구동부의 유지방전 구동 회로를 나타낸 도면이다.6 is a diagram illustrating a sustain discharge driving circuit of a scan electrode driver according to a second exemplary embodiment of the present invention.
도 6에 나타낸 바와 같이, 본 발명의 제2 실시 예에 따른 주사전극 구동부(400)의 유지방전 구동 회로는 스위칭부(430) 및 커패시터(C1)가 추가된다는 점을 제외하면 제1 실시 예와 동일한 구조를 가진다. 구체적으로, 스위칭부(430)는 스위치(Y, Y2, Y3)를 포함하며, 전원(Vs)과 접지 전압 사이에 스위치(Y1, Y2)가 직렬 연결되어 있으며, 스위치(Y1, Y2)의 접점에 커패시터(C1)의 양극이 연결되고 커패시터(C2)의 음극에 스위치(Y3)가 연결되며 스위치(Y3)의 드레인이 접지 전압에 연결된다. 그리고 도 3과 달리 스위치(Yg1)의 소스는 접지 전압에 연결되어 있다. 이때, 스위치(Y1, Y2, Y3) 및 커패시터(C1)는 -Vs 전압을 공급하기 위한 전원(-Vs)의 역할을 수행한다.As shown in FIG. 6, the sustain discharge driving circuit of the
다음으로, 도 7 내지 도 8c를 참고로 하여 본 발명의 실시 예에 따른 유지 기간에서의 유지방전 구동 회로의 시계열적 동작 변화에 대해 상세하게 설명한다. Next, a change in time series operation of the sustain discharge driving circuit in the sustain period according to the embodiment of the present invention will be described in detail with reference to FIGS. 7 to 8C.
도 7은 도 6에 도시된 구동 회로의 구동 타이밍을 나타낸 도면이고 도 8a 내지 도 8c는 도 6에 도시된 구동 회로의 각 모드에서의 전류 경로를 나타낸 도면이 다.FIG. 7 is a diagram illustrating a driving timing of the driving circuit illustrated in FIG. 6, and FIGS. 8A to 8C are diagrams illustrating current paths in respective modes of the driving circuit illustrated in FIG. 6.
모드(M1)가 시작되기 전에 패널 커패시터(Cp)의 Y 전극의 전압이 접지 전압(0V)으로 유지되어 있는 것으로 한다. 그리고 커패시터(Cer1, Cer2)에는 각각 Vs/2, -Vs/2의 전압이 충전되어 있는 것으로 가정한다.It is assumed that the voltage of the Y electrode of the panel capacitor Cp is maintained at the ground voltage (0V) before the mode M1 starts. It is assumed that capacitors Cer1 and Cer2 are charged with voltages of Vs / 2 and -Vs / 2, respectively.
모드 1(M1)에서는 스위치(Yg1, Y3)가 턴오프되고 스위치(Yr1)가 턴온된다. 그러면 도 8a에 나타낸 바와 같이, 커패시터(Cer1), 스위치(Yr1), 다이오드(Dr1), 인덕터(L1), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(①). 이 경로(①)에 의해 인덕터(L1)와 패널 커패시터(Cp) 사이에서 LC 공진이 발생하여 패널 커패시터(Cp)의 Y 전극의 전압이 Vs 전압 근처까지 증가한다.In
모드 2(M2)에서는 스위치(Ys1, Y1, Y3)가 턴온되고 스위치(Yr1)가 턴오프된다. 그러면 도 8a에 나타낸 바와 같이 전원(Vs), 스위치(Ys1), 패널 커패시터(Cp)의 Y 전극으로 전류 경로 및 전원(Vs), 스위치(Y1), 커패시터(C1), 스위치(Y3), 접지단(0)으로의 전류 경로가 동시에 형성된다(②, ②´). 이때, 경로(②)에 의해 Y 전극에 Vs 전압이 인가되며, 경로(②´)에 의해 커패시터(C1)에는 Vs 전압이 충전된다.In mode 2 M2, the switches Ys1, Y1, Y3 are turned on and the switch Yr1 is turned off. Then, as shown in FIG. 8A, the current path and the power supply Vs, the switch Y1, the capacitor C1, the switch Y3, and the ground are connected to the Y electrodes of the power supply Vs, the switch Ys1, and the panel capacitor Cp. Current paths to stage (0) are simultaneously formed (2, 2). At this time, the voltage Vs is applied to the Y electrode by the path ②, and the voltage Vs is charged to the capacitor C1 by the path ② '.
모드 3(M3)에서는 스위치(Yf1)가 턴온되고 스위치(Ys1, Y1, Y3)가 턴오프된다. 그러면 도 8b에 나타낸 바와 같이 패널 커패시터(Cp)의 Y 전극, 인덕터(L1), 다이오드(Df1), 스위치(Yf1), 커패시터(Cer1)로의 전류 경로가 형성된다(③). 이 경로(③)에 의해 인덕터(L1)와 패널 커패시터(Cp) 사이에서 LC 공진이 발생하여 패 널 커패시터(Cp)의 Y 전극의 전압이 0V 전압 근처까지 감소한다.In
모드 4(M4)에서는 스위치(Yf2, Y2)가 턴온되고 스위치(Yf1)가 턴오프된다. 그러면 도 8b에 나타낸 바와 같이 패널 커패시터(Cp)의 Y 전극, 인덕터(L2), 다이오드(Df2), 스위치(Yf1), 커패시터(Cer2)로의 전류 경로가 형성된다(④). 이 경로(④)에 의해 인덕터(L1)와 패널 커패시터(Cp) 사이에서 LC 공진이 발생하여 패널 커패시터(Cp)의 Y 전극의 전압이 -Vs 전압 근처까지 감소한다.In
그리고 스위치(Y2)가 턴온되므로 커패시터(C1)의 일단 즉, 커패시터(C1)의 양극에 0V 전압이 인가되므로 커패시터(C2)의 타단 즉, 커패시터(C1)의 음극의 전압이 -Vs 전압으로 된다.Since the switch Y2 is turned on, a voltage of 0 V is applied to one end of the capacitor C1, that is, the anode of the capacitor C1, so that the voltage of the other end of the capacitor C2, that is, the cathode of the capacitor C1, becomes a -Vs voltage. .
모드 5(M5)에서는 스위치(Yg1)가 턴온되고 스위치(Yf2)가 턴오프된다. 그러면 도 8c에 나타낸 바와 같이 패널 커패시터(Cp)의 Y 전극, 스위치(Yg1), 커패시터(C1), 스위치(Y2)로의 전류 경로가 형성된다(⑤). 이 경로(⑤)에 의해 커패시터(C1)의 음극을 통하여 Y 전극에 -Vs 전압이 인가된다.In
모드 6(M6)에서는 스위치(Yr2)가 턴온되고 스위치(Yg1, Y2)가 턴오프된다. 그러면 도 8c에 나타낸 바와 같이 커패시터(Cer2), 스위치(Yr2), 다이오드(Dr2), 인덕터(L2), 패널 커패시터(Cp)의 Y 전극으로의 전류 경로가 형성된다(⑥). 이 경로(⑥)에 의해 인덕터(L2)와 패널 커패시터(Cp) 사이에서 LC 공진이 발생하여 패널 커패시터(Cp)의 Y 전극의 전압이 0V 전압 근처까지 증가한다.In
이와 같은 모드(M1∼M6)의 반복으로 Y 전극의 전압은 Vs 전압에서 -Vs 전압 사이를 스윙할 수 있게 된다. The repetition of the modes M1 to M6 allows the voltage of the Y electrode to swing between the voltage Vs and the voltage -Vs.
한편, 스위치(Y1, Y2, Y3)의 구동 타이밍이 도 7에 도시된 구동 타이밍과 다르게 할 수도 있다. Y 전극에 제3 전압을 인가하기 전까지 즉, 스위치(Yg1)이 턴온되기 전까지 스위치(Y1, Y3)가 턴온되어 있을 수 있으며, 또한 커패시터(C1)에 전압이 충전된 후 스위치(Y2)가 계속 턴온되어 있을 수도 있다.On the other hand, the drive timing of the switches Y1, Y2, Y3 may be different from the drive timing shown in FIG. The switches Y1 and Y3 may be turned on until the third voltage is applied to the Y electrode, that is, until the switch Yg1 is turned on, and the switch Y2 continues after the voltage is charged in the capacitor C1. It may be turned on.
그리고, 스위칭부(430)에서 스위치(Y3) 대신 커패시터(C1)에 애노드가 연결되고 접지 전압에 캐소드가 연결되는 다이오드를 사용할 수 있다. 이와 같이 다이오드를 사용하여도 스위치(Y1)가 턴온될 때, 스위치(Y1), 커패시터(C1), 다이오드의 경로를 통하여 커패시터(C1)에 Vs 전압을 충전시킬 수 있다. In addition, instead of the switch Y3, the
또한, 스위칭부(430)에서 스위치(Y1)를 스위치(Ys1)로 대신 사용할 수도 있다. 즉, 스위치(Y1)가 없어지고 스위치(Y2)와 커패시터(C1)의 접점을 스위치(Ys1)와 인덕터(L1)의 접점에 연결할 수도 있다. 이렇게 하여도 스위치(Ys1), 커패시터(C1), 스위치(Y3)의 경로를 통하여 커패시터(C1)에 Vs 전압을 충전시킬 수 있다.In addition, the switch Y1 may be used instead of the switch Y1 as the switch Ys1. That is, the switch Y1 disappears and the contact point of the switch Y2 and the capacitor C1 may be connected to the contact point of the switch Ys1 and the inductor L1. Even in this case, the voltage Vs can be charged to the capacitor C1 through the path of the switch Ys1, the capacitor C1, and the switch Y3.
이상에서 설명한 본 발명의 실시 예에 따르면, 커패시터(C1)에 Vs 전압을 충전한 후에 커패시터(C1)에 충전된 전압을 이용하여 Y 전극에 -Vs 전압을 인가할 수 있다. 이렇게 하면, Y 전극에 -Vs 전압을 인가하기 위한 전원(-Vs)이 없어도 되므로 전원 회로의 구성이 간단해진다.According to the embodiment of the present invention described above, after the Vs voltage is charged in the capacitor C1, the −Vs voltage may be applied to the Y electrode by using the voltage charged in the capacitor C1. In this way, since the power supply (-Vs) for applying the -Vs voltage to the Y electrode is not required, the configuration of the power supply circuit is simplified.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
이와 같이 본 발명에 의하면, 유지 기간에서 주사 전극 또는 유지 전극 중 어느 하나에만 Vs 전압과 -Vs 전압을 교대로 인가하는 데 있어, 전력 회수 회로를 2개로 분리함으로써 전력 손실이 반감된다. 또한 -Vs 전압을 공급하는 별도의 전원(-Vs)을 사용하지 않고도 -Vs 전압을 인가할 수 있어 전원(-Vs)을 제거해도 되므로 전원 회로의 구성을 간단하게 할 수 있다.As described above, according to the present invention, in applying the Vs voltage and the -Vs voltage to only one of the scan electrode and the sustain electrode in the sustain period alternately, the power loss is halved by separating the power recovery circuit into two. In addition, since the -Vs voltage can be applied without using a separate power supply (-Vs) to supply the -Vs voltage, the power circuit (-Vs) can be removed, thereby simplifying the configuration of the power supply circuit.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050042938A KR100649193B1 (en) | 2005-05-23 | 2005-05-23 | Plasma display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050042938A KR100649193B1 (en) | 2005-05-23 | 2005-05-23 | Plasma display device and driving method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100649193B1 true KR100649193B1 (en) | 2006-11-24 |
Family
ID=37713369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050042938A Expired - Fee Related KR100649193B1 (en) | 2005-05-23 | 2005-05-23 | Plasma display device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100649193B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010007548A (en) * | 1999-06-30 | 2001-01-26 | 아끼구사 나오유끼 | Driving device, driving method, plasma display device and power supply circuit of display panel |
-
2005
- 2005-05-23 KR KR1020050042938A patent/KR100649193B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010007548A (en) * | 1999-06-30 | 2001-01-26 | 아끼구사 나오유끼 | Driving device, driving method, plasma display device and power supply circuit of display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6963174B2 (en) | Apparatus and method for driving a plasma display panel | |
KR100458571B1 (en) | Driving apparatus and method of plasm display panel | |
CN100487766C (en) | Device for driving plasma display panel | |
US7227514B2 (en) | Apparatus and method for driving plasma display panel | |
KR100490614B1 (en) | Driving apparatus and method of plasm display panel | |
KR20050033166A (en) | Driving apparatus and method of plasma display panel and plasma display device | |
CN100492454C (en) | Plasma display device, driving device and driving method thereof | |
CN100407263C (en) | Plasma display device and driving method thereof | |
KR100649193B1 (en) | Plasma display device and driving method thereof | |
KR100740089B1 (en) | Plasma display device and driving method thereof | |
KR100649530B1 (en) | Plasma display device, driving device thereof and driving method thereof | |
KR100561345B1 (en) | Plasma display device and driving method thereof | |
KR100670183B1 (en) | Plasma display device and driving method thereof | |
KR100658636B1 (en) | Plasma display device, driving device thereof and driving method thereof | |
KR100658634B1 (en) | Plasma display device, driving device thereof and driving method thereof | |
KR100670153B1 (en) | Plasma display device, driving device thereof and driving method thereof | |
KR100658685B1 (en) | Plasma Display and Driving Method | |
KR100529095B1 (en) | Driving apparatus of plasma display panel and method thereof | |
KR100740112B1 (en) | Plasma Display, Driving Device and Driving Method | |
KR100739641B1 (en) | Plasma display device and driving method thereof | |
KR100627422B1 (en) | Plasma display device and driving method thereof | |
KR100684857B1 (en) | Plasma display device, driving device thereof and driving method thereof | |
KR100658635B1 (en) | Plasma display device, driving device thereof and driving method thereof | |
KR100670154B1 (en) | Plasma display device, driving device thereof and driving method thereof | |
KR100649240B1 (en) | Plasma display device, driving device thereof and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050523 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060711 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061016 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061116 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20061117 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20091026 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20101026 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20111024 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20111024 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20121022 Start annual number: 7 End annual number: 7 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |