[go: up one dir, main page]

KR100648008B1 - Array Board for Liquid Crystal Display - Google Patents

Array Board for Liquid Crystal Display Download PDF

Info

Publication number
KR100648008B1
KR100648008B1 KR1020000086343A KR20000086343A KR100648008B1 KR 100648008 B1 KR100648008 B1 KR 100648008B1 KR 1020000086343 A KR1020000086343 A KR 1020000086343A KR 20000086343 A KR20000086343 A KR 20000086343A KR 100648008 B1 KR100648008 B1 KR 100648008B1
Authority
KR
South Korea
Prior art keywords
gate
repair
electrode
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000086343A
Other languages
Korean (ko)
Other versions
KR20020058281A (en
Inventor
이주복
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000086343A priority Critical patent/KR100648008B1/en
Publication of KR20020058281A publication Critical patent/KR20020058281A/en
Application granted granted Critical
Publication of KR100648008B1 publication Critical patent/KR100648008B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에서는, 투명 기판과, 상기 기판상에 제 1 방향으로 형성되며, 리페어용 홀을 가지는 다수 개의 게이트 배선과, 상기 게이트 배선과 절연되고, 상기 리페어용 홀을 덮으며 교차되는 제 2 방향으로 형성되어 화소 영역을 정의하는 다수 개의 데이터 배선과, 상기 게이트 배선 및 데이터 배선과 연결되어 게이트 전극, 소스 및 드레인 전극을 가지는 박막 트랜지스터와, 상기 화소 영역에 위치하며, 상기 박막 트랜지스터와 연결되어 형성된 화소전극을 포함하며, 상기 게이트 배선과 게이트 전극의 연결부로서, 상기 리페어용 홀과 인접한 한 변은 상기 리페어용 홀과 대응하는 위치보다 내부로 들어간 오목부이고, 다른 한 변은 외부로 일정간격 돌출된 볼록부로 이루어진 게이트 목을 더 포함하는 액정표시장치용 어레이 기판을 제공하므로써, 리페어 성공률을 극대화와 화질의 개선을 가지고 올수 있어 생산수율이 향상되는 장점을 가진다.
In the present invention, a plurality of gate wirings formed on the substrate in a first direction on the substrate and having a repair hole, and in a second direction insulated from the gate wiring and intersect the repair holes. A plurality of data lines formed to define a pixel area, a thin film transistor connected to the gate line and the data line to have a gate electrode, a source and a drain electrode, and a pixel positioned in the pixel area and connected to the thin film transistor And an electrode, wherein the gate wiring and the gate electrode are connected to each other, and one side adjacent to the repair hole is a concave portion that enters into a position corresponding to the repair hole, and the other side protrudes a predetermined distance to the outside. Repair is provided by providing an array substrate for a liquid crystal display device further comprising a convex gate neck. Maximize the success rate and improve the picture quality can have the advantage of improving production yield.

Description

액정표시장치용 어레이 기판{Array Panel used for a Liquid Crystal Display Device} Array board used for a liquid crystal display device             

도 1은 종래의 액정표시장치용 어레이 기판의 일부영역을 개략적으로 도시한 평면도. 1 is a plan view schematically showing a partial region of a conventional array substrate for a liquid crystal display device;

도 2는 본 발명에 따른 액정표시장치용 어레이 기판의 일부영역을 개략적으로 도시한 평면도. 2 is a plan view schematically showing a partial region of an array substrate for a liquid crystal display device according to the present invention;

도 3은 상기 도 2의 게이트 목부분을 확대도시한 도면.
3 is an enlarged view illustrating a neck of the gate of FIG. 2;

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

100 : 액정표시장치용 어레이 기판 112 : 게이트 전극100 array substrate 112 for liquid crystal display device gate electrode

114 : 캐패시터 전극 116 : 게이트 배선114: capacitor electrode 116: gate wiring

118 : 드레인 전극 120 : 데이터 배선118: drain electrode 120: data wiring

122 : 소스 전극 124 : 화소전극122: source electrode 124: pixel electrode

126 : 리페어용 홀 128 : 오목부126: repair hole 128: recess

130 : 볼록부 C : 교차부130: convex portion C: intersection portion

ch : 채널 II : 게이트 목(neck) ch: channel II: gate neck                 

T : 박막 트랜지스터
T: thin film transistor

본 발명은 액정표시장치용 어레이 기판에 관한 것으로서, 좀 더 상세하게는 리페어(repair)구조의 액정표시장치용 어레이 기판에 관한 것이다. The present invention relates to an array substrate for a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device having a repair structure.

최근에, 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적 제품으로 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. Recently, liquid crystal displays have been spotlighted as next generation advanced display devices with low added power, high portability, and technology-intensive products.

일반적으로, 상기 액정표시장치는 박막 트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 그 특성을 이용해 영상효과를 얻는 비발광 소자인 박막 트랜지스터 액정표시장치(이하, 액정표시장치로 약칭함)를 뜻한다. In general, the liquid crystal display device is a thin film that is a non-light emitting device that injects liquid crystal between an array substrate including a thin film transistor (TFT) and a color filter substrate and obtains an image effect by using the characteristics thereof. Transistor liquid crystal display device (hereinafter, abbreviated as liquid crystal display device).

현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용되는 것으로, 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. In the current flat panel display field, active matrix liquid crystal display (AMLCD) is the mainstream. In AMLCD, a thin film transistor (TFT) is used as a switching element that changes the transmittance of a pixel by adjusting a voltage applied to a liquid crystal of one pixel, and has attracted the most attention because of its excellent resolution and video performance.

이하, 기술될 내용은 상기 액정표시장치용 어레이 기판에 관한 것으로, 특히 배선간의 쇼트(short) 발생시 리페어(repair)할 수 있는 구조의 어레이 기판에 대 한 것이다. The following description relates to the array substrate for the liquid crystal display device, and more particularly, to an array substrate having a structure that can be repaired when a short circuit occurs between wirings.

도 1은 종래의 액정표시장치용 어레이 기판의 일부 영역을 개략적으로 도시한 평면도이다. 1 is a plan view schematically illustrating a portion of a conventional array substrate for a liquid crystal display device.

도시한 바와 같이, 상기 어레이 기판(10)에는 제 1 방향으로 게이트 전극(12) 및 캐패시터 전극(14)을 포함하는 게이트 배선(16)이 형성되어 있고, 이 제 1 방향과 교차하는 제 2 방향으로 상기 게이트 배선(16)과 절연층에 의해 절연되며, 드레인 전극(18)을 포함하는 데이터 배선(20)이 형성되어 있고, 이 드레인 전극(18)과 일정간격 이격되어 소스전극(22)이 형성되어 있고, 이 게이트 배선(16)과 데이터 배선(20)이 교차되는 영역에는 화소전극(24)이 형성되어 있다. As shown, the gate substrate 16 including the gate electrode 12 and the capacitor electrode 14 is formed in the array substrate 10 in a first direction, and the second direction intersects with the first direction. The data wiring 20 is insulated from the gate wiring 16 by the insulating layer, and includes a drain electrode 18. The data wiring 20 is spaced apart from the drain electrode 18 by a predetermined distance. The pixel electrode 24 is formed in the area | region where this gate wiring 16 and the data wiring 20 cross | intersect.

그리고, 상기 게이트 배선(16)과 데이터 배선(20)이 교차하는 근방에는 화소전극(24)과 연결되어 전압을 온/오프하는 스위칭 소자인 박막 트랜지스터(T)가 형성되어 있다. In the vicinity of the intersection of the gate line 16 and the data line 20, a thin film transistor T, which is a switching element connected to the pixel electrode 24 to turn on / off a voltage, is formed.

상기 게이트 배선(16)과 데이터 배선(20) 사이에는 절연층으로서 미도시한 게이트 절연막만이 개재되어 있어, 공정 중 라인 디펙트(line defect)을 일으키는쇼트(short)가 발생될 위험이 높으므로, 상기 게이트 배선(16)과 데이터 배선(20)의 교차부(C)에는 리페어용 홀(26)이 형성되어 있다. Since only a gate insulating film, which is not shown as an insulating layer, is interposed between the gate wiring 16 and the data wiring 20, there is a high risk of generating a short that causes line defects during the process. The repair hole 26 is formed at the intersection C of the gate wiring 16 and the data wiring 20.

상기 교차부(C) 상에 점으로 나타낸 것과 같이 GDS(32)가 발생될 경우, 상기 리페어용 홀(26)을 기준으로 제 1, 2 커팅(34a, 34b)을 실시하여 GDS(32)영역의 게이트 배선(16) 일부을 절단하게 된다. When the GDS 32 is generated as indicated by the point on the intersection C, the first and second cuts 34a and 34b are performed based on the repair hole 26 to form the GDS 32 region. A portion of the gate wiring 16 is cut off.

이때, 이 GDS(32)는 상기 교차부(C)의 어느 지점에서라도 발생할 수 있으므 로, 경우에 따라서는 상기 게이트 목(I)과 근접한 부분에서 커팅시, 상기 게이트 목(I)의 홈(28)부분이 작게되면, 레이저 리페어 처리시 이 레이저 광에 의해 이 게이트 목(I)부분에 데미지(damage)가 가해져, 또 다른 GDS가 유발될 수 있으며, 또는 상기 홈(28)부분을 너무 크게 형성하면, 게이트 목(I)이 좁아져 게이트 신호에 걸리는 저항값이 커져 화질에 악영향을 끼치게 되는 문제점이 있다.
At this time, since the GDS 32 may occur at any point of the intersection C, the groove 28 of the gate neck I may be cut when cutting at a portion close to the gate neck I in some cases. If the portion is small, damage may be applied to this gate neck (I) portion by the laser light during laser repair treatment, which may cause another GDS, or the groove 28 portion is formed too large. As a result, the gate neck I becomes narrower, which increases the resistance value applied to the gate signal, thereby adversely affecting image quality.

상기 문제점을 해결하기 위하여, 본 발명에서는 상기 게이트 목 구조를 변경하여 리페어 공정시 또 다른 GDS가 유발되거나 화질저하 요인의 발생을 방지하여, 리페어 성공률을 극대화시키고, 화질이 개선되어 생산수율이 향상된 액정표시장치를 제공하는 것을 목적으로 한다.
In order to solve the above problems, in the present invention, by changing the gate neck structure to prevent the occurrence of another GDS or deterioration of the image quality during the repair process, to maximize the repair success rate, the image quality is improved liquid crystal improved production yield It is an object to provide a display device.

상기 목적을 달성하기 위하여, 본 발명에서는 투명 기판과; 상기 기판상에 제 1 방향으로 형성되며, 리페어용 홀을 가지는 다수 개의 게이트 배선과; 상기 게이트 배선과 절연되고, 상기 리페어용 홀을 덮으며 교차되는 제 2 방향으로 형성되어 화소 영역을 정의하는 다수 개의 데이터 배선과; 상기 게이트 배선 및 데이터 배선과 연결되어 게이트 전극, 소스 및 드레인 전극을 가지는 박막 트랜지스터와; 상기 화소 영역에 위치하며, 상기 박막 트랜지스터와 연결되어 형성된 화소전극을 포함하며, 상기 게이트 배선과 게이트 전극의 연결부로서, 상기 리페어용 홀과 인 접한 한 변은 상기 리페어용 홀과 대응하는 위치보다 내부로 들어간 오목부이고, 다른 한 변은 외부로 일정간격 돌출된 볼록부로 이루어진 게이트 목을 더 포함하는 액정표시장치용 어레이 기판을 제공한다. In order to achieve the above object, the present invention provides a transparent substrate; A plurality of gate lines formed in the first direction on the substrate and having repair holes; A plurality of data lines insulated from the gate lines and formed in a second direction intersecting the repair holes to define pixel regions; A thin film transistor connected to the gate line and the data line and having a gate electrode, a source and a drain electrode; A pixel electrode formed in the pixel region and connected to the thin film transistor, wherein a side of the gate wire and the gate electrode is adjacent to the repair hole, the side of which is adjacent to the repair hole; The concave portion is formed into a concave portion, and the other side provides an array substrate for a liquid crystal display device further comprising a gate neck formed by convex portions protruding at a predetermined interval to the outside.

상기 게이트 목의 오목부와 볼록부 간의 너비는 상기 게이트 전극의 너비와 같게함을 특징으로 한다. The width between the concave and convex portions of the gate neck is equal to the width of the gate electrode.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 액정표시장치용 어레이 기판의 일부영역을 개략적으로 도시한 평면도이다. 2 is a plan view schematically illustrating a partial region of an array substrate for a liquid crystal display according to the present invention.

도시한 바와 같이, 상기 어레이 기판(100)에는 투명 기판 상에 제 1 방향으로 게이트 전극(112) 및 캐패시터 전극(114)을 포함하는 게이트 배선(116)이 형성되어 있고, 이 제 1 방향과 교차하는 제 2 방향으로 상기 게이트 배선(116)과 절연막으로 절연되며, 드레인 전극(118)을 포함하는 데이터 배선(120)이 형성되어 있고, 이 드레인 전극(118)과 일정간격 이격되어 소스 전극(122)이 형성되어 있고, 상기 게이트 배선(116)과 데이터 배선(120)이 교차하는 영역에는 상기 소스 전극(122)과 연결되어 화소전극(124)이 형성되어 있다. As shown, the array substrate 100 has a gate wiring 116 including a gate electrode 112 and a capacitor electrode 114 in a first direction on the transparent substrate, and intersects with the first direction. The data line 120 is insulated from the gate line 116 and the insulating layer in the second direction, and the data line 120 including the drain electrode 118 is formed, and the source electrode 122 is spaced apart from the drain electrode 118 by a predetermined distance. ) Is formed, and the pixel electrode 124 is formed by being connected to the source electrode 122 in an area where the gate line 116 and the data line 120 cross each other.

상기 게이트 전극(112)과 소스 및 드레인 전극(122, 118)을 포함하여 박막 트랜지스터(T)라 부르며, 상기 소스 전극(122)과 드레인 전극(118) 사이구간에는 전압의 온/오프를 스위칭하는 채널(ch)이 위치하고 있다. The gate electrode 112 and the source and drain electrodes 122 and 118 are called a thin film transistor T, and the interval between the source electrode 122 and the drain electrode 118 switches on / off voltage. The channel ch is located.

이때, 상기 하나의 게이트 배선(116)에는 다수 개의 데이터 배선(120)에 의 한 신호전압이 동시에 걸리므로, 저항을 낮추기 위해 상기 게이트 배선(116)은 데이터 배선(120)보다 넓은 면적으로 형성된다. At this time, since one signal line by the plurality of data lines 120 is simultaneously applied to the one gate line 116, the gate line 116 is formed to have a larger area than the data line 120 to lower the resistance. .

이하, 상기 본 발명에 따른 게이트 배선과 데이터 배선간의 쇼트(이하, GDS로 약칭함.)발생시 리페어 구조부분에 대해서 설명한다. Hereinafter, a repair structure will be described when a short (hereinafter, abbreviated as GDS) between the gate wiring and the data wiring according to the present invention occurs.

GDS방지 구조로서, 상기 게이트 배선(116)과 데이터 배선(120)의 교차부(C)에는 리페어용 홀(126)이 형성되어 있다. As a GDS prevention structure, a repair hole 126 is formed at an intersection C of the gate line 116 and the data line 120.

이 리페어용 홀(126)은 상기 게이트 배선(116)에 형성되며, 상기 데이터 배선(120) 폭보다 긴 홀 구경을 갖도록 형성함을 특징으로 한다. The repair hole 126 is formed in the gate line 116 and is formed to have a hole diameter longer than the width of the data line 120.

그리고, 상기 리페어용 홀(126)의 형성으로 게이트 배선(116)에서 저항이 증가하는 것을 막기 위해, 상기 리페어용 홀(126)이 가지는 면적에 비례하여, 상기 게이트 배선(116)의 하부에 돌출부가 형성되어 있다. In addition, in order to prevent the resistance of the gate wiring 116 from increasing due to the formation of the repair hole 126, a protrusion is formed below the gate wiring 116 in proportion to an area of the repair hole 126. Is formed.

그리고, 상기 게이트 배선(116)과 게이트 전극(112)의 연결부에 위치하는 게이트 목(II)에는 상기 리페어용 홀(126)과 인접한 일변에는 오목부(128)가 형성되어 있고, 이 오목부(128)와 마주보는 또 하나의 일변에는 외부로 일정면적 연장된 돌출부(130)가 형성되어 있다. In addition, a recess 128 is formed at one side adjacent to the repair hole 126 in the gate neck II positioned at the connection portion between the gate wiring 116 and the gate electrode 112. The other side facing the 128 is formed with a protrusion 130 extending a predetermined area to the outside.

이하, 상기 게이트 목 구조에 대해서 확대도면을 통해서 상세히 설명한다. Hereinafter, the gate neck structure will be described in detail through an enlarged view.

도 3은 상기 도 2의 게이트 목 구조를 확대 도시한 도면이다. 3 is an enlarged view illustrating the gate neck structure of FIG. 2.

도시한 바와 같이, 상기 게이트 배선(116)과 데이터 배선(120)의 교차부(C)에 GDS(132)가 발생될 경우, 화살표로 나타낸 레이저 처리(L)로 커팅하여 상기 리페어용 홀(126)을 기준으로 양쪽으로 게이트 배선(116) 일부를 커팅하여 리페어하 게 된다. As illustrated, when the GDS 132 is generated at the intersection C of the gate line 116 and the data line 120, the repair hole 126 is cut by laser processing L indicated by an arrow. The gate wiring 116 is cut and repaired on both sides based on the reference).

이때, 상기 GDS(132) 발생영역이 게이트 목(II)에 근접한 쪽에서 발생될 경우, 레이저 처리(L)중 게이트 목(II)에 손상이 가해질 위험이 있으므로, 본 발명에서는 상기 리페어용 홀(126)과 대응하는 위치보다 내부로 더 들어간 오목부(128)를 형성하였다. In this case, when the GDS 132 generating region is generated near the gate neck II, there is a risk of damage to the gate neck II during the laser processing L. In the present invention, the repair hole 126 may be used. ) And recesses 128 that are further pushed into the interior than the corresponding positions.

그리고, 상기 오목부(128)로 인해 게이트 전압에 걸리는 저항이 증가하는 것을 방지하는 목적과, 상기 소스 전극(118)과 드레인 전극(122) 사이에 위치하는 채널(ch)에 걸리는 게이트 전압을 최대한 유지하기 위한 목적으로, 상기 오목부(128)에 의해 내부로 들어간 면적에 비례해서 이 오목부와 마주보는 또 하나의 일변에는 외부로 일정면적 연장된 돌출부(130)가 형성되었다. In addition, the purpose of preventing the resistance of the gate voltage from increasing due to the recess 128 and the gate voltage of the channel ch positioned between the source electrode 118 and the drain electrode 122 are maximized. For the purpose of maintaining, one side facing the concave portion in proportion to the area entered by the concave portion 128 is formed with a protrusion 130 extending a predetermined area to the outside.

그러나, 본 발명에서는 상기 GDS 리페어 구조에 한정되지 않고, 본 발명의 취지에 어긋나지 않는 범위내에서 다양하게 변경하여 실시해도 무방하다.
However, in the present invention, the present invention is not limited to the GDS repair structure, and various modifications may be made within the scope not departing from the spirit of the present invention.

이상과 같이, 본 발명에 따른 오목부와 돌출부를 갖는 게이트 목 구조를 포함하는 액정표시장치용 어레이 기판은 다음과 같은 장점을 갖는다. As described above, an array substrate for a liquid crystal display device including a gate neck structure having a recess and a protrusion according to the present invention has the following advantages.

첫째, 상기 게이트 목의 오목부의 구조에 의하면, GDS 리페어시 게이트 목에 데미지를 주지 않게 되므로, GDS 리페어 성공률을 극대화시킬 수 있는 장점을 갖는다. First, according to the structure of the concave portion of the gate neck, it does not damage the gate neck during GDS repair, it has the advantage that can maximize the success rate of GDS repair.

둘째, 상기 게이트 목의 돌출부 구조에 의하면, 채널에서의 게이트 전압을 최대한 유지할 수 있으므로, 화질이 개선된 액정표시장치를 제공할 수 있다. Second, according to the structure of the protrusion of the gate neck, it is possible to maintain the gate voltage in the channel to the maximum, it is possible to provide a liquid crystal display device with improved image quality.

Claims (2)

투명 기판과; A transparent substrate; 상기 기판상에 제 1 방향으로 형성되며, 리페어용 홀을 가지는 다수 개의 게이트 배선과; A plurality of gate lines formed in the first direction on the substrate and having repair holes; 상기 게이트 배선과 절연되고, 상기 리페어용 홀을 덮으며 교차되는 제 2 방향으로 형성되어 화소 영역을 정의하는 다수 개의 데이터 배선과; A plurality of data lines insulated from the gate lines and formed in a second direction intersecting the repair holes to define pixel regions; 상기 게이트 배선 및 데이터 배선과 연결되어 게이트 전극, 소스 및 드레인 전극을 가지는 박막 트랜지스터와; A thin film transistor connected to the gate line and the data line and having a gate electrode, a source and a drain electrode; 상기 화소 영역에 위치하며, 상기 박막 트랜지스터와 연결되어 형성된 화소전극 A pixel electrode positioned in the pixel region and connected to the thin film transistor 을 포함하며, Including; 상기 게이트 배선과 게이트 전극의 연결부로서, 상기 리페어용 홀과 인접한 한 변은 상기 리페어용 홀과 대응하는 위치보다 내부로 들어간 오목부이고, 다른 한 변은 외부로 일정간격 돌출된 볼록부로 이루어진 게이트 목The gate line and the gate electrode are connected to each other, and one side adjacent to the repair hole is a recess that enters the inside of the position corresponding to the repair hole, and the other side is a gate neck including a convex portion protruding at a predetermined interval to the outside. 을 더 포함하는 액정표시장치용 어레이 기판. Array substrate for a liquid crystal display device further comprising. 제 1 항에 있어서, The method of claim 1, 상기 게이트 목의 오목부와 볼록부 간의 너비는 상기 게이트 전극의 너비와 같은 액정표시장치용 어레이 기판. And a width between the concave portion and the convex portion of the gate neck is equal to the width of the gate electrode.
KR1020000086343A 2000-12-29 2000-12-29 Array Board for Liquid Crystal Display Expired - Fee Related KR100648008B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086343A KR100648008B1 (en) 2000-12-29 2000-12-29 Array Board for Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086343A KR100648008B1 (en) 2000-12-29 2000-12-29 Array Board for Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20020058281A KR20020058281A (en) 2002-07-12
KR100648008B1 true KR100648008B1 (en) 2006-11-23

Family

ID=27689376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086343A Expired - Fee Related KR100648008B1 (en) 2000-12-29 2000-12-29 Array Board for Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100648008B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928491B1 (en) * 2003-06-28 2009-11-26 엘지디스플레이 주식회사 LCD and its manufacturing method
KR101013647B1 (en) * 2003-12-29 2011-02-10 엘지디스플레이 주식회사 Channel part repair method and liquid crystal display device using the same
KR100563067B1 (en) * 2004-06-30 2006-03-24 삼성에스디아이 주식회사 Thin film transistor structure and flat panel display device having same
KR102478438B1 (en) * 2015-11-20 2022-12-15 엘지디스플레이 주식회사 Organic light emitting display device and method for fabricating the same
KR102623558B1 (en) * 2018-11-14 2024-01-10 삼성디스플레이 주식회사 Display device
CN110764328B (en) * 2019-10-28 2022-06-14 合肥京东方显示技术有限公司 Display substrate, maintenance method thereof and display device

Also Published As

Publication number Publication date
KR20020058281A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
KR100266189B1 (en) Active matrix liquid crystal display panel and wiring design method for it
KR100520381B1 (en) Fringe field switching mode lcd device
KR102007833B1 (en) Array substrate for fringe field switching mode liquid crystal display device
US7098981B2 (en) Liquid crystal display device having particular electrode structure for repair of disconnected signal line
CN113568230B (en) Array substrate, manufacturing method and display panel
KR101152528B1 (en) Liquid crystal display device capable of reducing leakage current and fabrication method thereof
KR100648008B1 (en) Array Board for Liquid Crystal Display
CN108198863A (en) A kind of thin film transistor (TFT) and its method for maintaining, array substrate and display device
JP2003330389A (en) Image display device
KR100695614B1 (en) One pixel repair method using laser chemical vapor deposition equipment and substrate of repaired liquid crystal display device using the same
KR100488942B1 (en) Tft-lcd with dummy pattern serving both as light shielding and repair
KR100520375B1 (en) Liquid crystal display
KR20020002516A (en) Method for forming gate electrode in liquid crystal display device
KR100574577B1 (en) Liquid crystal electro-optic display
KR20010011850A (en) LCD having high aperture ratio and high transmittance
JP4689161B2 (en) THIN FILM TRANSISTOR, DISPLAY DEVICE SUBSTRATE HAVING THE SAME, LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME, AND DEFECT CORRECTION METHOD
KR100701068B1 (en) Pixel Structure of FSF Mode LCD
KR100683135B1 (en) Fringe Field Drive Mode Liquid Crystal Display
KR100719916B1 (en) Thin film transistor liquid crystal display with means for line open and interlayer short repair
KR100631369B1 (en) Array panel for liquid crystal display device and manufacturing method thereof
KR100599961B1 (en) Thin Film Transistor Liquid Crystal Display
KR0144951B1 (en) Liquid crystal display elements
JP2004021087A (en) Liquid crystal display device and method of manufacturing the same
KR20070100443A (en) Switching element and liquid crystal panel comprising the same
KR100535351B1 (en) Thin film transistor liquid crystal display

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001229

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050914

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001229

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061110

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141021

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151028

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161012

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171016

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20181015

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200825