KR100647600B1

KR100647600B1 - Plasma display panel

Info

Publication number: KR100647600B1
Application number: KR1020040024017A
Authority: KR
Inventors: 정은영
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-04-08
Filing date: 2004-04-08
Publication date: 2006-11-23
Anticipated expiration: 2024-04-08
Also published as: KR20050098597A

Abstract

본 발명은 플라즈마 디스플레이 패널을 개시한다. 본 발명에 따르면, 투명한 제1 기판과; 제1 기판과 대향되게 배치된 제2 기판과; 제1 기판과 제2 기판 사이에 배치되어 발광셀들을 구획하는 것으로, 유전체로 형성된 상측 격벽과; 발광셀을 둘러싸며, 상측 격벽 내에 상하로 이격되게 배치된 상측 방전전극 및 하측 방전전극과; 상측 격벽과 제2 기판 사이에 배치된 하측 격벽과; 하측 격벽에 의해 한정되는 공간 내에 배치된 형광체층과; 발광셀 내의 적어도 일부 영역에 배치된 MgO 막과; 발광셀 내에 채워진 방전 가스;를 구비한다. The present invention discloses a plasma display panel. According to the invention, the transparent first substrate; A second substrate disposed opposite the first substrate; An upper partition wall disposed between the first substrate and the second substrate to partition the light emitting cells, the upper partition wall being formed of a dielectric; An upper discharge electrode and a lower discharge electrode surrounding the light emitting cell and spaced apart from each other vertically in the upper partition wall; A lower partition wall disposed between the upper partition wall and the second substrate; A phosphor layer disposed in a space defined by the lower partition wall; An MgO film disposed in at least a portion of the light emitting cell; And a discharge gas filled in the light emitting cell.

Description

Plasma display panel {Plasma display panel}

도 1은 종래의 일 예에 따른 플라즈마 디스플레이 패널에 대한 부분 분리 사시도. 1 is a partially separated perspective view of a plasma display panel according to a conventional example.

도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 부분 분리 사시도. 2 is a partially separated perspective view of a plasma display panel according to an embodiment of the present invention;

도 3은 도 2의 Ⅲ-Ⅲ을 따라 절취한 단면도. 3 is a cross-sectional view taken along line III-III of FIG. 2;

도 4는 도 3의 Ⅳ-Ⅳ을 따라 절취한 단면도. 4 is a cross-sectional view taken along line IV-IV of FIG. 3.

〈도면의 주요 부호에 대한 간단한 설명〉<Brief description of the major symbols in the drawings>

111..제1 기판 112..상측 격벽111. First substrate 112. Upper partition

113..상측 방전전극 114..하측 방전전극113. Top discharge electrode 114. Bottom discharge electrode

115..발광셀 117..제1 MgO 막115. Light Emitting Cell 117. First MgO Membrane

118..제2 MgO 막 121..제2 기판118. Second MgO Film 121 Second Substrate

122..어드레스 전극 123..하측 유전체층122. Address electrode 123. Lower dielectric layer

124..하측 격벽 125..형광체층 124. Lower bulkhead 125. Phosphor layer

본 발명은 가스 방전을 이용하여 화상을 구현하는 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel that implements an image using gas discharge.

플라즈마 디스플레이 패널을 채용한 장치는 대화면을 가지면서도, 고화질, 초박형, 경량화 및, 광시야각(廣視野角)의 우수한 특성을 갖고 있으며, 다른 평판 디스플레이 장치에 비해 제조방법이 간단하고 대형화가 용이하여 차세대 평판 디스플레이 장치로서 각광을 받고 있다. The device employing the plasma display panel has a large screen, high quality, ultra-thin, light weight, and excellent characteristics of wide viewing angle, and is simpler to manufacture than other flat panel display devices and is easy to be enlarged. It has been in the spotlight as a flat panel display device.

이러한 플라즈마 디스플레이 패널은 인가되는 방전 전압에 따라 직류(DC)형, 교류(AC)형 및, 혼합형(Hybrid)형으로 분류되고, 방전 구조에 따라 대향 방전형 및 면방전형으로 분류될 수 있는데, 최근에는 교류형 3전극 면방전 구조를 갖는 교류형 플라즈마 디스플레이 패널이 일반적으로 채용되고 있는 추세이다. The plasma display panel is classified into a direct current (DC) type, an alternating current (AC) type, and a hybrid type according to an applied discharge voltage, and may be classified into a counter discharge type and a surface discharge type according to a discharge structure. In general, an AC plasma display panel having an AC three-electrode surface discharge structure is generally employed.

도 1에는 통상적인 교류형 3전극 면방전 플라즈마 디스플레이 패널이 도시되어 있다. 1 shows a conventional AC three-electrode surface discharge plasma display panel.

도시된 플라즈마 디스플레이 패널(10)에는, 제1 기판(11)과 이와 대향되는 제2 기판(21)이 구비되어 있다. The illustrated plasma display panel 10 includes a first substrate 11 and a second substrate 21 opposite to the first substrate 11.

상기 제1 기판(11)의 하면에는 공통 전극(12)들과 상기 공통 전극(12)과 방전 갭을 이루는 주사 전극(13)들이 형성되어 있으며, 상기 공통 전극(12)들 및 주사 전극(13)들은 제1 유전체층(14)에 의해 매립되어 있다. 상기 제1 유전체층(14)의 하면에는 보호층(15)이 형성되어 있다. Common electrodes 12 and scan electrodes 13 forming a discharge gap with the common electrode 12 are formed on a lower surface of the first substrate 11, and the common electrodes 12 and the scan electrodes 13 are formed. Are embedded by the first dielectric layer 14. A protective layer 15 is formed on the lower surface of the first dielectric layer 14.

그리고, 상기 제2 기판(21)의 상면에는 어드레스 전극(22)들이 상기 공통 전극(12)들 및 주사 전극(13)들과 교차하게 형성되어 있으며, 상기 어드레스 전극(22)들은 제2 유전체층(23)에 의해 매립되어 있다. 상기 제2 유전체층(23)의 상면에는 격벽(24)들이 소정 간격으로 이격되게 형성됨으로써 방전 공간(25)들이 구획되어 있다. 상기 방전 공간(25)들에는 형광체층(26)이 각각 형성되어 있으며, 상기 방전 공간(25)들에는 방전 가스가 채워져 있다. In addition, address electrodes 22 are formed on the upper surface of the second substrate 21 to cross the common electrodes 12 and the scan electrodes 13, and the address electrodes 22 are formed on the second dielectric layer ( It is buried by 23). Discharge spaces 25 are partitioned by partition walls 24 formed at predetermined intervals on an upper surface of the second dielectric layer 23. Phosphor layers 26 are formed in the discharge spaces 25, respectively, and discharge gases are filled in the discharge spaces 25.

상기와 같이 구성된 플라즈마 디스플레이 패널(10)에 있어서, 방전 공간(25)에는 방전에 의해 발생된 플라즈마로부터 자외선이 나오게 된다. 이러한 자외선은 형광체층(26)을 여기시키게 되며, 이렇게 여기된 형광체층(26)으로부터는 가시광선이 발산됨으로써, 화상이 표시되어진다. In the plasma display panel 10 configured as described above, ultraviolet rays are emitted from the plasma generated by the discharge in the discharge space 25. Such ultraviolet rays excite the phosphor layer 26, and visible light is emitted from the phosphor layer 26 thus excited, thereby displaying an image.

그런데, 상기 제1 기판(11)의 하측에 전극들(12)(13)과, 제1 유전체층(14) 및 보호층(15)이 순차적으로 형성된 구조로 인해, 형광체층(26)으로부터 발산된 가시광선이 대략 40% 정도 흡수됨으로써 발광 효율을 높이는데 한계가 있었다. 게다가, 오랜 시간동안 동일한 화상을 표시하고 있는 경우에는, 방전 가스의 하전 입자가 전계에 의하여 형광체층(26)에 이온 스퍼터링(ion sputtering)됨으로써 영구 잔상을 야기하여 수명이 단축되는 문제점이 있었다. However, due to the structure in which the electrodes 12 and 13, the first dielectric layer 14, and the protective layer 15 are sequentially formed below the first substrate 11, the light emitted from the phosphor layer 26 is emitted. As visible light is absorbed by approximately 40%, there is a limit to increasing the luminous efficiency. In addition, when the same image is displayed for a long time, there is a problem that the charged particles of the discharge gas are ion sputtered on the phosphor layer 26 by an electric field, causing permanent afterimages and shortening the lifespan.

본 발명의 일 목적은 상기의 문제점을 해결하기 위한 것으로, 저전압(低電壓) 구동이 가능하며, 하전 입자의 이온 스퍼터링에 따른 상측 격벽 및 제1 기판의 손상을 방지할 수 있는 플라즈마 디스플레이 패널을 제공하는 데 있다. An object of the present invention is to solve the above problems, to provide a plasma display panel capable of low voltage driving, and can prevent damage to the upper partition and the first substrate due to ion sputtering of the charged particles. There is.

본 발명의 다른 목적은, 휘도 및 발광 효율을 향상시킬 수 있으며, 영구 잔상의 발생을 방지할 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다. Another object of the present invention is to provide a plasma display panel which can improve luminance and luminous efficiency and can prevent generation of permanent afterimages.

상기의 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은, Plasma display panel according to the present invention for achieving the above object,

투명한 제1 기판과;A transparent first substrate;

상기 제1 기판과 대향되게 배치된 제2 기판과;A second substrate disposed to face the first substrate;

상기 제1 기판과 제2 기판 사이에 배치되어 발광셀들을 구획하는 것으로, 유전체로 형성된 상측 격벽과; An upper partition wall disposed between the first substrate and the second substrate to partition the light emitting cells, the upper partition wall formed of a dielectric;

상기 발광셀을 둘러싸며, 상기 상측 격벽 내에 상하로 이격되게 배치된 상측 방전전극 및 하측 방전전극과; An upper discharge electrode and a lower discharge electrode surrounding the light emitting cell and spaced apart vertically in the upper partition wall;

상기 상측 격벽과 제2 기판 사이에 배치된 하측 격벽과; A lower partition wall disposed between the upper partition wall and the second substrate;

상기 하측 격벽에 의해 한정되는 공간 내에 배치된 형광체층과; A phosphor layer disposed in a space defined by the lower partition wall;

상기 발광셀 내의 적어도 일부 영역에 배치된 MgO 막과; An MgO film disposed in at least a portion of the light emitting cell;

상기 발광셀 내에 채워진 방전 가스;를 구비하여 된 것을 특징으로 한다. And a discharge gas filled in the light emitting cell.

상기 MgO 막은 상기 상측 격벽의 측면을 덮도록 형성된 제1 MgO 막과, 상기 제1 기판의 하면을 덮도록 형성된 제2 MgO 막을 구비하여 된 것이 바람직하다. The MgO film preferably includes a first MgO film formed to cover the side surface of the upper partition wall, and a second MgO film formed to cover the bottom surface of the first substrate.

상기 상측 방전전극은 일 방향을 따라 연장되며, 상기 하측 방전전극은 상기 상측 방전전극이 연장된 방향과 교차하는 방향을 따라 연장된 것이 바람직하다. The upper discharge electrode may extend in one direction, and the lower discharge electrode may extend in a direction crossing the direction in which the upper discharge electrode extends.

상기 상측 방전전극 및 하측 방전전극은 일 방향을 따라 나란하게 각각 연장되며, 상기 발광셀들에 배치되며 상기 상측 방전전극 및 하측 방전전극과 교차하는 방향을 따라 연장된 어드레스 전극들이 더 구비된 것이 바람직하다. Preferably, the upper discharge electrode and the lower discharge electrode extend in parallel along one direction, and further include address electrodes disposed in the light emitting cells and extended in a direction crossing the upper discharge electrode and the lower discharge electrode. Do.

상기 어드레스 전극들은 상기 제2기판과 형광체층 사이에 더 구비된 하측 유 전체층에 의해 덮여진 것이 바람직하다. The address electrodes are preferably covered by a lower dielectric layer further provided between the second substrate and the phosphor layer.

이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 도 4에는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널이 도시되어 있다. 2 to 4 illustrate a plasma display panel according to an embodiment of the present invention.

도 2를 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널(100)에는, 제1 기판(111)과, 상기 제1 기판(111)과 대향되도록 배치된 제2 기판(121)이 구비되어 있다. Referring to FIG. 2, the plasma display panel 100 according to the present exemplary embodiment includes a first substrate 111 and a second substrate 121 disposed to face the first substrate 111.

상기 제1 기판(111) 및 제2 기판(121)은 유리와 같은 재료로 형성되어 있으며, 특히, 상기 제1 기판(111)은 우수한 광투과성을 가지고 있다. 그리고, 상기 제1 기판(111)과 제2 기판(121) 사이에는 상측 격벽(112)과 하측 격벽(124)이 소정 패턴으로 형성되어 있다. The first substrate 111 and the second substrate 121 are formed of a material such as glass, and in particular, the first substrate 111 has excellent light transmittance. In addition, an upper partition 112 and a lower partition 124 are formed between the first substrate 111 and the second substrate 121 in a predetermined pattern.

도시된 바에 따르면, 상기 상측 격벽(112) 및 하측 격벽(124)은, 매트릭스 형태의 폐쇄형 격벽으로 각각 형성되어 있다. 그리고, 상기 상측 격벽(112)의 하면은 상기 하측 격벽(124)의 상면에 대응되어 상기 상측 격벽(112)에 의해 한정된 공간과 상기 하측 격벽(124)에 의해 한정된 공간이 각각 대응되어진다. As shown, the upper partition 112 and the lower partition 124 is formed of a closed partition of the matrix form, respectively. In addition, a lower surface of the upper partition wall 112 corresponds to an upper surface of the lower partition wall 124 so that a space defined by the upper partition wall 112 and a space defined by the lower partition wall 124 correspond to each other.

그러나, 이에 한정되지 않고, 상기 상측 격벽 및 하측 격벽은 와플, 델타 등과 같은 형태의 폐쇄형 격벽으로 형성될 수 있으며, 스트라이프 형태와 같은 개방형 격벽으로 형성될 수도 있다. 그리고, 폐쇄형 격벽은 본 실시예에서와 같이 횡단면이 사각형으로 되거나, 삼각형, 오각형 등과 같은 다각형, 원형, 타원형 등과 같 이 여러 형상으로 형성될 수 있다. 또한, 상기 상측 격벽은 매트릭스 형태로 형성되는 한편, 하측 격벽은 스트라이프 형태로 형성되는 것과 같이 다양한 조합으로 이루어질 수 있다. However, the present disclosure is not limited thereto, and the upper and lower partitions may be formed as a closed partition such as a waffle or a delta, and may be formed as an open partition such as a stripe. In addition, the closed partition wall may be formed in various shapes such as polygons, circles, ellipses, etc., such as a cross section or a quadrangle, a pentagon, or the like as in the present embodiment. In addition, the upper partition wall may be formed in a matrix shape, while the lower partition wall may be formed in various combinations, such as a stripe shape.

상기 상측 격벽(112) 및 하측 격벽(124)은 칼라 구현을 위해 단위 픽셀을 구성하는 적색발광 서브픽셀, 녹색발광 서브픽셀 및, 청색발광 서브픽셀 중에서, 하나의 서브픽셀에 해당하는 발광셀(115)로 각각 구획하며, 구획된 발광셀(115)들 사이에 크로스 토크(cross talk) 등에 의한 오방전이 일어나는 것을 방지한다. 상기 상측 격벽(112) 및 하측 격벽(124)은 별개로 형성되거나, 일체로 형성될 수 있다. The upper partition 112 and the lower partition 124 are light emitting cells 115 corresponding to one subpixel among the red light emitting pixel, green light emitting subpixel, and blue light emitting subpixel constituting a unit pixel for color implementation. ), And prevents mis-discharge by cross talk or the like between the partitioned light emitting cells 115. The upper partition 112 and the lower partition 124 may be formed separately or integrally formed.

상기 상측 격벽(112) 및 하측 격벽(124)에 의해 구획된 발광셀(115)들 내에는 방전 가스가 채워지는데, 이러한 방전 가스로는 Ne, Xe 등을 포함하는 혼합 가스가 이용될 수 있다. Discharge gas is filled in the light emitting cells 115 partitioned by the upper partition 112 and the lower partition 124, and a mixed gas including Ne, Xe, or the like may be used as the discharge gas.

상기 하측 격벽(124)의 하방에 배치된 제2 기판(121)의 상면에는 어드레스 전극(122)들이 형성되어 있으며, 상기 어드레스 전극(122)들은 하측 유전체층(123)에 의해 덮여져 있다. 상기 어드레스 전극(122)들은 방전이 개시될 발광셀(115)을 선택할 수 있도록 발광셀(115)들에 각각 대응되게 형성되어 있다. 상기 어드레스 전극(122)들은 스트라이프 형태로 형성된 것으로 도시되어 있으나, 이에 반드시 한정되지는 않는다. Address electrodes 122 are formed on an upper surface of the second substrate 121 disposed below the lower partition wall 124, and the address electrodes 122 are covered by the lower dielectric layer 123. The address electrodes 122 are formed to correspond to the light emitting cells 115 so as to select the light emitting cells 115 to start discharging. The address electrodes 122 are illustrated as being formed in a stripe shape, but are not necessarily limited thereto.

상기 하측 유전체층(123)은 방전시 양이온 또는 전자가 어드레스 전극(122)들에 충돌하여 어드레스 전극(122)들을 손상시키는 것을 방지하며, 전하를 유도할 수 있도록 한다. 상기 하측 유전체층(123)은 PbO, B₂O₃, SiO₂ 등과 같은 유전체로 형성될 수 있다. The lower dielectric layer 123 prevents cations or electrons from colliding with the address electrodes 122 to damage the address electrodes 122 during discharge, and induce charge. The lower dielectric layer 123 may be formed of a dielectric such as PbO, B ₂ O ₃ , SiO _2, or the like.

한편, 상기 상측 격벽(112)은 유전체로 형성되어 있으며, 상기 상측 격벽(112)내에는, 발광셀(115)들에서 방전을 일으키는 상측 방전전극(113) 및 하측 방전전극(114)이 상하로 배치되게 형성되어 있다. 여기서, 상기 상측 방전전극(113)은 제1 기판(111)측에 가까운 상측에 배치되어 있는 것이며, 상기 하측 방전전극(114)은 상기 상측 방전전극(113)보다 하측에 배치되어 있는 것이다. 상기 상측 방전전극(113) 및 하측 방전전극(114)은 알루미늄, 구리 등과 같은 도전성 금속으로 각각 형성될 수 있다. 이에 따라, ITO로 형성된 전극보다 상대적으로 저항이 낮으므로 ITO 전극을 이용하는 종래의 패널에 비하여 방전 응답속도가 빨라질 수 있다. Meanwhile, the upper partition wall 112 is formed of a dielectric material, and the upper discharge wall 113 and the lower discharge electrode 114 causing discharge in the light emitting cells 115 are vertically disposed in the upper partition wall 112. It is formed to be arranged. Here, the upper discharge electrode 113 is disposed above the first substrate 111 side, and the lower discharge electrode 114 is disposed below the upper discharge electrode 113. The upper discharge electrode 113 and the lower discharge electrode 114 may be formed of a conductive metal such as aluminum or copper, respectively. Accordingly, since the resistance is lower than that of the electrode formed of ITO, the discharge response speed may be faster than that of the conventional panel using the ITO electrode.

상기 상측 방전전극(113)들은 어드레스 전극(122)의 형성 방향과 직교하는 방향으로 배열된 발광셀(115)들을 따라 각각 연장 형성되어 있다. 여기서, 하나의 상측 방전전극(113)은 도 4에 도시된 바와 같이, 어드레스 전극(122)의 형성 방향과 직교하는 방향으로 배열된 발광셀(115)마다 4측면을 둘러싸도록, 상기 상측 격벽(112)내에 사다리 형상으로 형성되어 있다. 상기와 같이 각각 사다리 형상으로 형성된 상측 방전전극(113)들은 어드레스 전극(122)의 형성 방향을 따라 소정 간격으로 이격되게 각각 배치되어 있다. 도시된 바에 따르면, 상기 상측 방전전극(113)들에 있어 상호 이격되는 측부들은 이격된 상태로, 어드레스 전극(122)의 형성 방 향과 직교하는 방향을 따라 형성된 상측 격벽(112)내에 공히 배치되어 있다. 그러나, 이에 한정되지 않고, 상기 상측 격벽이 2중 격벽으로 형성되어, 격벽마다 측부가 하나씩 배치되어 이격되는 구조로 이루어질 수도 있다. The upper discharge electrodes 113 extend along the light emitting cells 115 arranged in a direction orthogonal to the direction in which the address electrodes 122 are formed. As shown in FIG. 4, one upper discharge electrode 113 surrounds four side surfaces of each of the light emitting cells 115 arranged in a direction orthogonal to the direction in which the address electrode 122 is formed. 112 is formed in a ladder shape. As described above, the upper discharge electrodes 113 respectively formed in a ladder shape are disposed to be spaced apart at predetermined intervals along the formation direction of the address electrode 122. As shown, the side parts spaced apart from each other in the upper discharge electrodes 113 are spaced apart and disposed in the upper partition 112 formed along the direction orthogonal to the direction in which the address electrode 122 is formed. have. However, the present invention is not limited thereto, and the upper partition wall may be formed as a double partition wall, and the side partitions may be disposed so as to be spaced apart from each other.

상기 상측 방전전극(113)들과 수직한 하측 방향으로 소정 간격으로 이격된 하측 방전전극(114)들은 전술한 상측 방전전극(113)과 대칭을 이루도록 동일한 형상으로 나란하게 형성될 수 있다. 따라서, 상기 하측 방전전극(114)들은 어드레스 전극(122)의 형성 방향과 직교하는 방향으로 배열된 발광셀(115)들을 따라 각각 연장 형성되어 있으며, 하나의 하측 방전전극(114)은 어드레스 전극(122)의 형성 방향과 직교하는 방향으로 배열된 발광셀(115)마다 4측면을 둘러싸도록, 상기 상측 격벽(112)내에 사다리 형상으로 형성되어 있다. 그리고, 상기 하측 방전전극(114)들은 어드레스 전극(122)의 형성 방향을 따라 소정 간격으로 이격되게 각각 배치되어 있으며, 상기 하측 방전전극(114)들에 있어 이격되는 측부들은 이격된 상태로 어드레스 전극(122)의 형성 방향과 직교하는 방향을 따라 형성된 상측 격벽(112)내에 공히 배치되어 있다. The lower discharge electrodes 114 spaced at predetermined intervals in a lower direction perpendicular to the upper discharge electrodes 113 may be formed in the same shape so as to be symmetrical with the upper discharge electrode 113 described above. Accordingly, the lower discharge electrodes 114 extend along the light emitting cells 115 arranged in a direction orthogonal to the direction in which the address electrodes 122 are formed, and one lower discharge electrode 114 is formed of an address electrode ( Each of the light emitting cells 115 arranged in a direction orthogonal to the formation direction of 122 is formed in a ladder shape in the upper partition 112 so as to surround four side surfaces. The lower discharge electrodes 114 are disposed to be spaced apart at predetermined intervals along the formation direction of the address electrode 122, and the side parts spaced apart from the lower discharge electrodes 114 are spaced apart from each other. It is arrange | positioned in the upper partition 112 formed along the direction orthogonal to the formation direction of 122.

상기 상측 방전전극(113)과 하측 방전전극(114)은 상하로 대칭을 이루도록 형성된 것으로 도시되어 있으나, 이에 한정되지 않고 비대칭으로 형성될 수도 있다. 또한, 상기 상측 방전전극 및 하측 방전전극은 발광셀마다 4측면 모두를 둘러싸도록 사다리 형상과 같은 폐쇄형으로 형성되어 있으나, 이에 반드시 한정되지는 않는다. The upper discharge electrode 113 and the lower discharge electrode 114 are illustrated to be symmetrical up and down, but are not limited thereto and may be formed asymmetrically. In addition, the upper discharge electrode and the lower discharge electrode is formed in a closed shape such as a ladder shape to surround all four sides of each light emitting cell, but is not necessarily limited thereto.

상기와 같이 상측 격벽(112)내에 수직한 방향으로 소정 간격으로 이격되며 나란하게 형성된 상측 방전전극(113) 및 하측 방전전극(114)중에서 하나는 공통 전극에, 다른 하나는 주사 전극에 해당되어, 상기 상측 방전전극(113)과 하측 방전전극(114) 사이에 교번하여 인가되는 유지방전 전압에 의하여 하전 입자가 상하 방향으로 이동하여 유지 방전을 일으키게 된다. As described above, one of the upper discharge electrode 113 and the lower discharge electrode 114 which are spaced at a predetermined interval in a vertical direction in the upper partition 112 and formed in parallel to each other corresponds to a common electrode, and the other corresponds to a scan electrode. The charged particles move in the vertical direction by the sustain discharge voltage applied alternately between the upper discharge electrode 113 and the lower discharge electrode 114 to generate sustain discharge.

여기서, 상기 상측 방전전극(113)은 공통 전극으로, 하측 방전전극(114)은 주사 전극으로 각각 작용하거나, 이와 반대로 상기 상측 방전전극(113)이 주사 전극으로, 하측 방전전극(114)이 공통 전극으로 각각 작용할 수 있다. 다만, 상기 하측 방전전극(114)이 주사 전극으로 작용하는 경우가 상기 하측 방전전극(114)과 어드레스 전극(122) 사이에 인가되는 어드레스 전압을 낮추어 이들 사이의 어드레스 방전이 보다 원활하게 수행될 수 있으므로 보다 바람직하다할 것이다. Here, the upper discharge electrode 113 serves as a common electrode, and the lower discharge electrode 114 serves as a scan electrode, or the upper discharge electrode 113 serves as a scan electrode and the lower discharge electrode 114 is common. Can act as an electrode respectively. However, when the lower discharge electrode 114 acts as a scan electrode, an address voltage applied between the lower discharge electrode 114 and the address electrode 122 may be lowered to more smoothly perform address discharge therebetween. It would be more preferable.

상기와 같이 어드레스 방전을 일으키는 어드레스 전극(122)은, 상기 어드레스 방전이 종료된 이후에는, 상측 방전전극(113)측과 하측 방전전극(114)측에 각각 전하들을 축적시킴으로써, 상측 방전전극(113)과 하측 방전전극(114) 사이에서 유지방전이 더 용이하게 될 수 있게 한다. 이에 따라, 유지방전이 개시되는 전압이 낮아질 수 있다. 그러나, 상기 어드레스 전극은 생략될 수 있는데, 이 경우에는 상측 방전전극과 하측 방전전극 사이가 교차하도록 배치되어야 발광셀이 선택되어 방전이 수행될 수 있을 것이다. The address electrode 122 causing the address discharge as described above accumulates charges on the upper discharge electrode 113 side and the lower discharge electrode 114 side after the address discharge is completed, thereby causing the upper discharge electrode 113 to be discharged. ) And the lower discharge electrode 114 can make the sustain discharge easier. Accordingly, the voltage at which the sustain discharge is started can be lowered. However, the address electrode may be omitted. In this case, the light emitting cells may be selected and discharged only when the upper discharge electrode and the lower discharge electrode are disposed to cross each other.

한편, 상기 상측 방전전극(113)들 및 하측 방전전극(114)들을 매립하는 상측 격벽(112)은 유전체로 형성되어 있으므로, 상측 방전전극(113)과 하측 방전전극(114) 사이에 직접 통전되는 것이 방지되고, 방전시 하전 입자가 상측 방 전전극(113) 및 하측 방전전극(114)에 직접 충돌하여 이들을 손상되는 것이 방지되며, 하전 입자를 유도하여 벽전하를 축적하기가 용이해질 수 있다. 상기 상측 격벽(112)을 형성하는 유전체로는 PbO, B₂O₃, SiO₂ 등이 이용될 수 있다. Meanwhile, since the upper partition 112 filling the upper discharge electrodes 113 and the lower discharge electrodes 114 is formed of a dielectric material, the upper discharge electrode 113 and the lower discharge electrode 114 are directly energized between the upper discharge electrode 113 and the lower discharge electrode 114. It can be prevented, and the charged particles are prevented from directly colliding with the upper discharge electrode 113 and the lower discharge electrode 114 at the time of discharge, thereby preventing them from being damaged, and the charged particles can be easily induced to accumulate wall charges. PbO, B ₂ O ₃ , SiO _2, or the like may be used as the dielectric for forming the upper partition 112.

상기한 바와 같이 발광셀(115)마다 상측에는 4측면을 각각 둘러싸며 소정의 방전 갭으로 이격된 상측 방전전극(113)과 하측 방전전극(114)이 배치되며, 상기 발광셀(115)의 하측에는 어드레스 전극(122)이 배치되어진다. 이에 따라, 방전이 일어나는 방전 면적이 발광셀(115)의 둘레 방향으로 확대될 수 있어, 발광 효율이 향상될 수 있다. As described above, an upper discharge electrode 113 and a lower discharge electrode 114 are disposed on the upper side of each of the light emitting cells 115 and spaced apart by a predetermined discharge gap, and the lower side of the light emitting cell 115 is disposed. The address electrode 122 is disposed in the. Accordingly, the discharge area in which the discharge occurs can be expanded in the circumferential direction of the light emitting cell 115, so that the luminous efficiency can be improved.

한편, 상기 방전전극들(113)(114) 및 어드레스 전극(122)이 배치된 발광셀(115)에는, 상기 방전전극들(113)(114)에 의한 유지방전시 발생된 자외선에 의해 여기되어 가시광선이 발산하는 형광체층(125)이 하측 격벽(124)에 의해 한정되는 공간 내에 배치되어 있다. Meanwhile, the light emitting cell 115 in which the discharge electrodes 113 and 114 and the address electrode 122 are disposed is excited by ultraviolet rays generated during the sustain discharge by the discharge electrodes 113 and 114. The phosphor layer 125 through which light rays are emitted is disposed in a space defined by the lower partition wall 124.

상기 형광체층(125)은 도 2 및 도 3에 도시된 바와 같이, 하측 유전체층(123)의 상면과 하측 격벽(124)의 측면에 걸쳐 형성되어 있다. As illustrated in FIGS. 2 and 3, the phosphor layer 125 is formed over the upper surface of the lower dielectric layer 123 and the side surfaces of the lower partition wall 124.

상기 형광체층(125)은 방전시 생긴 자외선에 의해 여기되어 적,녹,청색의 가시광선을 각각 발산하는 형광체를 포함한다. 예컨대, 적색발광 서브픽셀에 해당되는 발광셀에 형성된 형광체층은 Y(V,P)O₄:Eu 등과 같은 형광체를 포함하며, 녹색발광 서브픽셀에 해당되는 발광셀에 형성된 형광체층은 Zn₂SiO₄:Mn, YBO₃:Tb 등과 같은 형광체를 포함하며, 청색발광 서브픽셀에 해당되는 발광셀에 형성된 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다. The phosphor layer 125 includes phosphors that are excited by ultraviolet rays generated during discharge and emit red, green, and blue visible rays, respectively. For example, the phosphor layer formed on the light emitting cell corresponding to the red light emitting subpixel includes phosphors such as Y (V, P) O ₄ : Eu, and the phosphor layer formed on the light emitting cell corresponding to the green light emitting subpixel is Zn ₂ SiO. ₄ : Mn, YBO ₃ : Tb, and the like, and the phosphor layer formed in the light emitting cell corresponding to the blue light emitting subpixel includes a phosphor such as BAM: Eu and the like.

상기 형광체층(125)은 하측 격벽(124)에 의해 한정되는 공간에 형성되어 있으므로, 유지방전이 일어나는 상측 격벽(112)측의 주된 영역과 현격히 이격되어 있다. 따라서, 하전 입자에 의하여 형광체층(125)이 이온 스퍼터링되는 것이 방지될 수 있어 수명 특성이 향상되며, 동일한 화상을 오랜 시간동안 구현하더라도 영구 잔상이 발생되는 현상이 획기적으로 줄어들 수 있다. Since the phosphor layer 125 is formed in a space defined by the lower partition wall 124, the phosphor layer 125 is significantly spaced apart from the main region on the side of the upper partition wall 112 where a sustain discharge occurs. Accordingly, the phosphor layer 125 may be prevented from being ion-sputtered by the charged particles, thereby improving lifespan characteristics, and even after the same image is implemented for a long time, the phenomenon of permanent afterimage generation may be significantly reduced.

한편, 상기 발광셀(115) 내의 적어도 일부 영역에는 MgO 막(116)이 배치되어 있는데, 상기 MgO 막(116)은 발광셀(115) 내의 측부 영역에 배치된 제1 MgO 막(117)과, 발광셀(115) 내의 상부 영역에 배치된 제2 MgO 막(118)을 포함한다. On the other hand, the MgO film 116 is disposed in at least a portion of the light emitting cell 115, the MgO film 116 is a first MgO film 117 disposed in the side region in the light emitting cell 115, The second MgO film 118 is disposed in the upper region of the light emitting cell 115.

보다 상술하면, 상기 제1 MgO 막(117)은 상측 격벽(112)에 있어 노출된 측면의 전체 영역에 걸쳐 상기 상측 격벽(112)의 측면을 덮도록 소정 두께로 형성되어 있다. 이와 같이 제1 MgO 막(117)이 형성됨에 따라, 방전시 발생된 하전 입자가 상측 격벽(112)에 직접적으로 충돌하는 것이 제1 MgO 막(117)에 의해 차단될 수 있어, 하전 입자의 이온 스퍼터링에 의한 상측 격벽(112)의 손상이 방지될 수 있다. 이와 더불어, 상기와 같이 제1 MgO 막(117)에 하전 입자가 직접적으로 충돌함에 따라, 상기 제1 MgO 막(117)으로부터 방전에 기여하는 2차 전자가 방출될 수 있어, 저전압 구동이 가능하게 되며, 발광효율이 높아질 수 있다. More specifically, the first MgO film 117 is formed to have a predetermined thickness so as to cover the side surface of the upper partition wall 112 over the entire area of the exposed side surface of the upper partition wall 112. As the first MgO film 117 is formed as described above, the collision of the charged particles generated during discharge directly with the upper partition 112 may be blocked by the first MgO film 117, thereby preventing ions of the charged particles. Damage to the upper partition wall 112 by sputtering can be prevented. In addition, as charged particles directly collide with the first MgO film 117 as described above, secondary electrons that contribute to the discharge may be emitted from the first MgO film 117 to enable low voltage driving. The luminous efficiency can be increased.

그리고, 상기 제2 MgO 막(118)은 제1 기판(111)에 있어 하면의 전체 영역에 걸쳐 상기 제1 기판(111)의 하면을 덮도록 소정 두께로 형성되어 있다. 이와 같이 제2 MgO 막(118)이 형성됨에 따라, 유지방전이 일어나는 주된 방전 영역과 근접해 있는 제1 기판(111)에 하전 입자가 직접적으로 충돌하는 것이 제2 MgO 막(118)에 의해 차단될 수 있어, 하전 입자의 이온 스퍼터링에 의한 제 1기판(111)의 손상이 방지될 수 있다. 이와 더불어, 하전 입자와의 충돌로 인해, 제2 MgO 막(118)으로부터 2차 전자가 방출될 수 있어 저전압 구동이 가능하게 되며, 발광효율이 높아질 수 있다. The second MgO film 118 is formed to have a predetermined thickness to cover the lower surface of the first substrate 111 over the entire area of the lower surface of the first substrate 111. As the second MgO film 118 is formed as described above, direct collision of charged particles with the first substrate 111 in proximity to the main discharge region where the sustain discharge occurs is prevented by the second MgO film 118. Thus, damage to the first substrate 111 due to ion sputtering of charged particles can be prevented. In addition, due to the collision with the charged particles, secondary electrons may be emitted from the second MgO film 118 to enable low voltage driving and increase luminous efficiency.

상기 제2 MgO 막(118)은 도시된 바와 같이, 제1 기판(111)에 있어 하면의 전체 영역에 걸쳐 형성되는 것이 바람직할 것이다. 그러나, 이에 한정되지 않고, 제1 기판에 있어 발광셀의 상부 영역에 대응되는 하부 영역에만 국부적으로 형성될 수도 있다. As shown in the drawing, the second MgO film 118 may be formed over the entire area of the lower surface of the first substrate 111. However, the present invention is not limited thereto and may be locally formed only in a lower region corresponding to the upper region of the light emitting cell of the first substrate.

한편, 상기 발광셀(115)내에서 형광체층(125)으로부터 발산된 가시광선은 제1 기판(111)을 통해 투과하게 되는데, 상기 제1 기판(111)의 하면에는 제2 MgO 막(118)이 형성되어 있으므로, 가시광선은 제2 MgO 막(118)을 경유하게 된다. 이와 같이, 상기 제2 MgO 막(118)은 가시광선의 투과율에 영향을 미치게 되므로, 상기 제2 MgO 막(118)의 두께가 적절히 설정될 필요가 있는데, 상기 제2 MgO 막(118)의 두께는 제1 기판(111)을 통과하는 가시광선의 투과율이 적어도 종래 패널의 투과율보다 높아질 수 있도록, 예컨대 투과율이 60% 이상으로 설정되는 것이 바람직할 것이다. On the other hand, visible light emitted from the phosphor layer 125 in the light emitting cell 115 is transmitted through the first substrate 111, the second MgO film 118 on the lower surface of the first substrate 111 Is formed, the visible light passes through the second MgO film 118. As described above, since the second MgO film 118 affects the transmittance of visible light, the thickness of the second MgO film 118 needs to be appropriately set, and the thickness of the second MgO film 118 is For example, the transmittance may be set to 60% or more so that the transmittance of visible light passing through the first substrate 111 can be at least higher than that of the conventional panel.

상기와 같이 구성된 본 실시예에 따른 플라즈마 디스플레이 패널(100)의 작동을 개략적으로 설명하면 다음과 같다. Referring to the operation of the plasma display panel 100 according to the present embodiment configured as described above is as follows.

먼저, 어드레스 전극(122)과 주사 전극의 작용을 하는 하측 방전전극(114) 사이에 어드레스 전압이 인가됨으로써 어드레스 방전이 일어나고, 상기 어드레스 방전의 결과로 유지방전이 일어날 발광셀(115)이 선택되어진다. 어드레스 방전이 실행된 이후에, 선택된 발광셀(115)에 배치된 상측 방전전극(113)과 하측 방전전극(114) 사이에 교번하여 유지방전 전압이 인가되면, 상측 방전전극(113)과 하측 방전전극(114) 사이에 유지방전이 일어나고, 상기 유지방전에 의하여 여기된 방전 가스로의 에너지 준위가 낮아지면서 자외선이 방출된다. 이러한 자외선은 발광셀(115) 내에 형성된 형광체층(125)을 여기시키게 되며, 여기된 형광체층(125)으로부터 가시광선이 발산되어 화상을 구현하게 된다. First, an address voltage is applied between an address electrode 122 and a lower discharge electrode 114 acting as a scan electrode, so that an address discharge occurs. As a result of the address discharge, a light emitting cell 115 for sustain discharge is selected. Lose. After the address discharge is performed, when the sustain discharge voltage is alternately applied between the upper discharge electrode 113 and the lower discharge electrode 114 disposed in the selected light emitting cell 115, the upper discharge electrode 113 and the lower discharge are applied. A sustain discharge occurs between the electrodes 114 and ultraviolet rays are emitted while the energy level to the discharge gas excited by the sustain discharge is lowered. The ultraviolet rays excite the phosphor layer 125 formed in the light emitting cell 115, and visible light is emitted from the excited phosphor layer 125 to realize an image.

한편, 상기 상측 방전전극(113)과 하측 방전전극(114) 사이에 일어나는 유지방전은 발광셀(115)의 상측에 집중되어 이루어지며, 상기 발광셀(115)을 한정하는 모든 측면에서 수직 방향으로 일어나게 된다. 그리고, 상기와 같이 발광셀(115)의 모든 측면으로부터 일어나는 유지방전은 점차적으로 발광셀(115)의 중앙측으로 확산되어진다. On the other hand, the sustain discharge that occurs between the upper discharge electrode 113 and the lower discharge electrode 114 is concentrated on the upper side of the light emitting cell 115, in a vertical direction from all sides defining the light emitting cell 115 Get up. As described above, the sustain discharge generated from all sides of the light emitting cell 115 gradually diffuses to the center side of the light emitting cell 115.

따라서, 방전 면적이 도 1에 도시된 종래 패널에 비하여 상대적으로 넓어지게 되며, 유지방전이 일어나는 영역의 부피가 증가되어, 종래에 잘 사용되지 않았던 발광셀 내의 공간 전하도 발광에 기여하게 된다. 이에 따라, 방전시 플라즈마가 형성되는 양이 증가될 수 있어 저전압(低電壓) 구동이 가능하게 된다. 게다가, 높은 혼합비의 Xe 가스를 포함하는 방전 가스가 사용되더라도 저전압 구동이 가능하게 됨으로써 발광 효율이 향상될 수 있다. Therefore, the discharge area becomes relatively wider than that of the conventional panel shown in FIG. 1, and the volume of the area where the sustain discharge occurs is increased, so that the space charge in the light emitting cell, which is not used well in the past, also contributes to light emission. As a result, the amount of plasma formation during discharge can be increased, so that low-voltage driving is possible. In addition, even when a discharge gas containing a high mixing ratio of Xe gas is used, low-voltage driving becomes possible, so that the luminous efficiency can be improved.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 다음과 같은 효과를 가진다. As described above, the plasma display panel according to the present invention has the following effects.

첫째, 발광셀의 모든 측면에 걸쳐 방전이 일어나므로, 방전 면적이 크게 확대될 수 있어, 저전압 구동이 가능해질 수 있다. 아울러, 높은 혼합비의 Xe 가스를 방전 가스에 포함하여 사용하게 되더라도 저전압 구동이 가능하게 되며 발광 효율이 향상될 수 있다. First, since discharge occurs over all sides of the light emitting cell, the discharge area can be greatly enlarged, thereby enabling low voltage driving. In addition, even when a high mixing ratio of Xe gas is used in the discharge gas, low voltage driving is possible and light emission efficiency may be improved.

둘째, 발광셀 내에 상측 격벽의 측면과 제1 기판의 하면에 MgO 막을 형성함으로써, 상측 격벽 및 제1 기판이 보호될 수 있는 한편, 많은 2차 전자가 방출될 수 있어, 저전압 구동이 가능해지며, 발광 효율이 높아질 수 있다. Second, by forming the MgO film on the side of the upper partition and the lower surface of the first substrate in the light emitting cell, the upper partition and the first substrate can be protected, while a large number of secondary electrons can be emitted, enabling low voltage driving, The luminous efficiency can be increased.

셋째, 발광셀의 하부 영역에 배치된 형광체층은 유지 방전이 일어나는 주된 영역과 현격히 이격됨에 따라, 하전 입자에 의하여 형광체가 이온 스퍼터링되는 것이 방지될 수 있어 충분한 수명이 확보될 수 있다. Third, the phosphor layer disposed in the lower region of the light emitting cell is significantly spaced apart from the main region where the sustain discharge is generated, thereby preventing the phosphor from being ion-sputtered by the charged particles, thereby ensuring sufficient lifespan.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims

A transparent first substrate;

A second substrate disposed to face the first substrate;

An upper partition wall disposed between the first substrate and the second substrate to partition the light emitting cells, the upper partition wall formed of a dielectric;

Upper discharge electrodes and lower discharge electrodes surrounding the light emitting cells and disposed to be spaced apart from each other vertically in the upper partition wall;

A lower partition wall disposed between the upper partition wall and the second substrate;

A phosphor layer disposed in a space defined by the lower partition wall;

An MgO film disposed in at least a portion of the light emitting cells;

And a discharge gas filled in the light emitting cells,

And at least one of the upper discharge electrodes and the lower discharge electrodes are discharge electrodes spaced apart from each other.

The method of claim 1,

And the MgO film comprises a first MgO film formed to cover a side surface of the upper partition wall, and a second MgO film formed to cover a bottom surface of the first substrate.

The method of claim 2,

And the second MgO film is locally formed only in a lower region of the first substrate corresponding to an upper region of the light emitting cell.

The method according to claim 2 or 3,

And the thickness of the second MgO film is set such that the transmittance of visible light passing through the first substrate is 60% or more.

The method of claim 1,

And the upper discharge electrode extends in one direction, and the lower discharge electrode extends in a direction crossing the direction in which the upper discharge electrode extends.

The method of claim 1,

The upper discharge electrode and the lower discharge electrode respectively extend in parallel in one direction, and are disposed in the light emitting cells and further include address electrodes extending in a direction crossing the upper discharge electrode and the lower discharge electrode. Plasma display panel.

The method of claim 6,

And the address electrodes are covered by a lower dielectric layer further provided between the second substrate and the phosphor layer.

The method of claim 5,

And the upper discharge electrode serves as a common electrode and the lower discharge electrode serves as a scan electrode.

The method of claim 1,

And the upper partition wall is partitioned into closed light emitting cells such as matrix type, waffle type, delta type, and the like.