[go: up one dir, main page]

KR100646569B1 - Light emitting device package and manufacturing method thereof - Google Patents

Light emitting device package and manufacturing method thereof Download PDF

Info

Publication number
KR100646569B1
KR100646569B1 KR1020050123792A KR20050123792A KR100646569B1 KR 100646569 B1 KR100646569 B1 KR 100646569B1 KR 1020050123792 A KR1020050123792 A KR 1020050123792A KR 20050123792 A KR20050123792 A KR 20050123792A KR 100646569 B1 KR100646569 B1 KR 100646569B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor substrate
device package
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050123792A
Other languages
Korean (ko)
Inventor
김근호
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050123792A priority Critical patent/KR100646569B1/en
Application granted granted Critical
Publication of KR100646569B1 publication Critical patent/KR100646569B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 발광 소자 패키지 및 그의 제조 방법에 관한 것으로, 공정 중에 제너 다이오드를 형성하여 발광 소자를 패키지함으로써, 패키지를 소형화 및 슬림화시킬 수 있고, 제너 다이오드 제조 공정 및 발광 소자와의 와이어 본딩공정 등을 수행하지 않아도 되어, 제조 공정 수를 줄일 수 있어 제조 경비를 줄일 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device package and a method for manufacturing the same, wherein by forming a zener diode during the process and packaging the light emitting device, the package can be miniaturized and slimmed. There is no need to perform, it is possible to reduce the number of manufacturing process has the effect of reducing the manufacturing cost.

그리고, 발광 소자 패키지의 측면에 연장된 전극라인을 구비하고, 그 연장된 전극라인을 이용하여 인쇄회로기판에 발광 소자 패키지의 실장시킴으로써, 인쇄회로기판의 측면으로 발광 소자 패키지의 광을 출사시킬 수 있는 효과가 있다.The light emitting device package may include an electrode line extending to the side of the light emitting device package, and the light emitting device package may be mounted on the printed circuit board using the extended electrode line to emit light of the light emitting device package to the side of the printed circuit board. It has an effect.

게다가, 다수의 발광 소자 패키지를 하나의 전도성 기판에서 제조하고, 단일의 패키지로 분리함으로써, 생산 수율을 증가시키고, 공정 자동화를 달성할 수 있는 효과가 있다.In addition, by manufacturing a plurality of light emitting device package in one conductive substrate, and separating into a single package, there is an effect that can increase the production yield and achieve process automation.

Description

발광 소자 패키지 및 그의 제조 방법 { Light emitting device package and method for fabricating the same }Light emitting device package and manufacturing method thereof {Light emitting device package and method for fabricating the same}

도 1은 종래 기술에 따른 측면형 발광 다이오드 패키지의 사시도1 is a perspective view of a side-type light emitting diode package according to the prior art

도 2는 도 1의 개략적인 단면도2 is a schematic cross-sectional view of FIG.

도 3a 내지 3d는 본 발명에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도3A to 3D are cross-sectional views illustrating a manufacturing process of a light emitting device package according to the present invention.

도 4는 본 발명에 따른 발광 소자 패키지의 캐비티에 충진체를 도포한 상태를 도시한 단면도4 is a cross-sectional view showing a state in which the filler is applied to the cavity of the light emitting device package according to the present invention.

도 5a 내지 5g는 본 발명에 따른 발광 소자 패키지의 제조 공정을 입체적으로 설명하기 위한 사시도5A to 5G are perspective views for explaining a manufacturing process of the light emitting device package according to the present invention in three dimensions.

도 6은 본 발명에 따른 발광 소자 패키지의 제조 방법에서 각 캐비티 주변에 형성된 관통홀을 설명하기 위한 개념도6 is a conceptual view illustrating through-holes formed around each cavity in the method of manufacturing a light emitting device package according to the present invention.

도 7은 본 발명에 따른 발광 소자 패키지에서 제너 다이오드가 형성된 상태를 설명하기 위한 개념도7 is a conceptual diagram illustrating a state in which a zener diode is formed in a light emitting device package according to the present invention;

도 8은 본 발명에 따른 발광 소자 패키지에 형성된 전극 라인을 설명하기 위한 사시도8 is a perspective view illustrating an electrode line formed in a light emitting device package according to the present invention;

도 9는 본 발명에 따른 발광 소자 패키지가 인쇄회로기판에 접합된 상태를 설명하기 위한 개략적인 사시도9 is a schematic perspective view illustrating a state in which a light emitting device package according to the present invention is bonded to a printed circuit board;

도 10a 내지 10c는 본 발명에 따른 발광 소자 패키지의 단면도10A to 10C are cross-sectional views of light emitting device packages according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 100: semiconductor substrate

110a,110b,110c,110d : 캐비티(Cavity) 110a, 110b, 110c, 110d: Cavity

120a,120a1,120a2,120a3,120b,120c,120d : 관통홀 120a, 120a1,120a2,120a3,120b, 120c, 120d: Through Hole

130a1,130a2,130b1,130b2,130c1,130c2,130d1,130d2 : 확산층130a1,130a2,130b1,130b2,130c1,130c2,130d1,130d2: diffusion layer

140 : 절연층 140: insulation layer

150a1,150a2,150b1,150b2,150c1,150c2,150d1,150d2,411,412,511,512 : 인쇄 회로기판150a1,150a2,150b1,150b2,150c1,150c2,150d1,150d2,411,412,511,512: printed circuit board

170,570 : 발광 소자 300 : 발광 소자 패키지170,570: light emitting device 300: light emitting device package

530 : 와이어 540 : 전도성 접착제530: wire 540: conductive adhesive

541 : 절연성 접착제 551,552 : 전도성 범프 541: insulating adhesive 551552: conductive bumps

본 발명은 발광 소자 패키지 및 그의 제조 방법에 관한 것으로, 보다 상세하 게는 공정 중에 제너 다이오드를 형성하여 발광 소자를 패키지함으로써, 패키지를 소형화 및 슬림화시킬 수 있고, 제너 다이오드 제조 공정 및 발광 소자와의 와이어 본딩공정 등을 수행하지 않아도 되어, 제조 공정 수를 줄일 수 있어 제조 경비를 줄일 수 있는 발광 소자 패키지 및 그의 제조 방법에 관한 것이다.The present invention relates to a light emitting device package and a method of manufacturing the same, and more particularly, by forming a zener diode during the process to package the light emitting device, the package can be miniaturized and slimmed, and the zener diode manufacturing process and the light emitting device The present invention relates to a light emitting device package and a method of manufacturing the same, which do not need to perform a wire bonding process or the like, and thus can reduce the number of manufacturing processes.

21세기 화합물 반도체가 주도하는 광반도체 시대의 차세대 광원으로 기존광원에 비하여 에너지 절감 효과가 매우 뛰어나고, 반 영구적으로 사용할 수 있는 발광 다이오드(Light Emitting Diode; LED)가 최근 들어 한계였던 휘도 문제가 크게 개선되면서 백라이트 유닛(Backlight Unit)용, 자동차용, 광고판용, 교통 신호등용, 조명용 등 산업 전반적으로 사용되고 있다. It is the next generation light source of the optical semiconductor era led by the compound semiconductor of the 21st century, which is very energy-saving effect compared to the existing light source, and the luminance problem, which is semi permanently used, has been greatly improved. As a result, it is widely used in industries such as backlight units, automobiles, billboards, traffic lights, and lighting.

이러한 발광 다이오드 패키지는 정보 통신기기의 소형화 및 슬림화 추세에 따라 더욱 소형화되고 있으며, 발광 다이오드도 인쇄회로기판(Printed Circuit Board; PCB)에 직접 실장 하기 위하여 표면 실장소자(Surface Mount Device; SMD)형으로 만들어지고 있다. These light emitting diode packages are becoming smaller and smaller according to the trend of miniaturization and slimming of information and communication devices. In order to mount the light emitting diodes directly onto a printed circuit board (PCB), a surface mount device (SMD) type is used. It is being made.

이러한 SMD 방식의 발광 다이오드 패키지는 그 사용 목적에 따라 탑뷰(Top View)방식과 사이드뷰(Side View;측면형) 방식으로 제조된다.The SMD type LED package is manufactured in a top view method and a side view method according to its purpose of use.

도 1은 종래 기술에 따른 측면형 발광 다이오드 패키지의 사시도로서, 제 1 리드프레임(10) 상부에 발광 다이오드(11)가 실장되어 있고, 제 2 리드프레임(20) 상부에 제너 다이오드(21)가 실장되어 있고, 상기 제 1과 2 리드프레임(10,20)의 전극단자(12,22)를 이용하여 상기 발광 다이오드(11)와 제너 다이오드(21)는 와이어 본딩되어 있고, 상기 제 1과 2 리드프레임(10,20)은 플라스틱 사출물(30)에 의 해 감싸여져 있다.1 is a perspective view of a side type light emitting diode package according to the prior art, in which a light emitting diode 11 is mounted on a first lead frame 10, and a zener diode 21 is mounted on a second lead frame 20. The light emitting diodes 11 and the zener diodes 21 are wire bonded using the electrode terminals 12 and 22 of the first and second lead frames 10 and 20. Lead frames 10 and 20 are wrapped by plastic injection molding 30.

이렇게 구성된 측면형 발광 다이오드 패키지를 도 2를 참조하여 보다 상세하게 설명하면, 플라스틱 사출물(30) 내부에는 반사막(미도시)이 형성되어 있어 발광 다이오드(11)에서 방출되는 광을 반사시켜 외부로 광출력을 향상시키고, 발광 다이오드(11)와 제너 다이오드(21)를 Au와 같은 전도성 와이어(25)에 의하여 병렬로 연결함으로써, 정전기에 의하여 발광 다이오드(11)에서 역방향으로 인가되는 전류는 제너 다이오드(21)에 의해 바이패스(By-Pass)되어 발광 다이오드(11)의 손상을 방지할 수 있다. Referring to FIG. 2 in more detail with reference to FIG. 2, a reflective film (not shown) is formed inside the plastic injection molding 30 to reflect light emitted from the light emitting diode 11 to externally emit light. By improving the output and connecting the light emitting diode 11 and the zener diode 21 in parallel by a conductive wire 25 such as Au, the current applied in the reverse direction from the light emitting diode 11 by static electricity is applied to the zener diode ( By-passing by 21 may damage the light emitting diode 11.

그리고, 상기의 측면형 발광 다이오드 패키지는 이동통신 기기의 백라이트 유닛등으로 사용하게 된다. The side type light emitting diode package is used as a backlight unit of a mobile communication device.

그러나, 전술된 측면형 발광 다이오드 패키지 구조는 제조 비용이 많이 소요되는 접합공정을 발광 다이오드 소자 뿐만 아니라 제너 다이오드 소자도 수행하여야 하고, 두 소자의 전기적 연결을 위하여 와이어 본딩 공정을 수행함으로, 패키지의 부품수 및 작업공정이 증가되어, 시간적으로나 경제적으로 제조비용이 증가하게 되는 문제점이 있다. However, the above-described side type light emitting diode package structure requires a zener diode device as well as a light emitting diode device to perform a costly bonding process, and a wire bonding process is performed for electrical connection between the two devices. There is a problem in that the number of water and work processes are increased, manufacturing cost increases in time and economics.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 공정 중에 제너 다이오드를 형성하여 발광 소자를 패키지함으로써, 패키지를 소형화 및 슬림화시킬 수 있고, 제너 다이오드 제조 공정 및 발광 소자와의 와이어 본딩공정 등을 수행하 지 않아도 되어, 제조 공정 수를 줄일 수 있어 제조 경비를 줄일 수 있는 발광 소자 패키지 및 그의 제조방법을 제공하는 데 목적이 있다.In order to solve the problems as described above, by forming a zener diode during the process to package the light emitting device, the package can be miniaturized and slimmed, and the Zener diode manufacturing process and the wire bonding process with the light emitting device are performed. The object of the present invention is to provide a light emitting device package and a method of manufacturing the same, which can reduce the number of manufacturing processes and thus reduce manufacturing costs.

본 발명의 다른 목적은 다수의 발광 소자 패키지를 하나의 전도성 기판에서 제조하고, 단일의 패키지로 분리함으로써, 생산 수율을 증가시키고, 공정 자동화를 달성할 수 있는 발광 소자 패키지 및 그의 제조방법을 제공하는 데 있다.It is another object of the present invention to provide a light emitting device package and a method of manufacturing the same, which are capable of increasing production yield and achieving process automation by manufacturing a plurality of light emitting device packages on a single conductive substrate and separating them into a single package. There is.

본 발명의 또 다른 목적은 발광 소자 패키지의 측면에 연장된 전극라인을 구비하고, 그 연장된 전극라인을 이용하여 인쇄회로기판에 발광 소자 패키지의 실장시킴으로써, 인쇄회로기판의 측면으로 발광 소자 패키지의 광을 출사시킬 수 있는 발광 소자 패키지 및 그의 제조방법을 제공하는 데 있다.It is still another object of the present invention to provide an electrode line extending on a side of a light emitting device package, and mounting the light emitting device package on a printed circuit board by using the extended electrode line. The present invention provides a light emitting device package capable of emitting light and a method of manufacturing the same.

상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, A preferred aspect for achieving the above objects of the present invention,

제 1 극성을 갖는 반도체 기판과; A semiconductor substrate having a first polarity;

상기 반도체 기판 상부에 형성되고, 제 2 극성을 갖는 확산층과; A diffusion layer formed on the semiconductor substrate and having a second polarity;

상기 확산층을 노출시키며, 상기 캐비티의 측면과 바닥면을 포함하는 반도체 기판 상부에 형성된 절연층과; An insulating layer formed over the semiconductor substrate exposing the diffusion layer and including side and bottom surfaces of the cavity;

상기 확산층을 감싸고, 상기 캐비티 바닥면에서 상호 이격되도록, 상기 반도체 기판에 형성되어 있는 전극라인들과; Electrode lines formed on the semiconductor substrate surrounding the diffusion layer and spaced apart from each other at the bottom surface of the cavity;

상기 캐비티 내부에 실장되어 있고, 상기 전극라인들과 전기적으로 연결된 발광소자를 포함하여 구성된 발광 소자 패키지가 제공된다.A light emitting device package is mounted in the cavity and includes a light emitting device electrically connected to the electrode lines.

상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, Another preferred aspect for achieving the above object of the present invention,

제 1 극성을 갖는 반도체 기판을 준비하는 단계와;Preparing a semiconductor substrate having a first polarity;

상기 제 1 극성을 갖는 반도체 기판 상부에 상호 이격된 복수개의 캐비티(Cavity)들을 형성하는 단계와;Forming a plurality of cavities spaced apart from each other on the semiconductor substrate having the first polarity;

상기 복수개의 캐비티들 각각의 주변에 관통홀을 형성하는 단계와;Forming a through hole around each of the plurality of cavities;

상기 복수개의 캐비티들과 관통홀 사이의 반도체 기판 상부에 제 2 극성을 갖는 확산층을 형성하는 단계와;Forming a diffusion layer having a second polarity on the semiconductor substrate between the plurality of cavities and the through hole;

상기 확산층 각각의 상부 일부를 노출시키며, 상기 반도체 기판 상부에 절연층을 형성하는 단계와;Exposing an upper portion of each of the diffusion layers and forming an insulating layer on the semiconductor substrate;

상기 복수개의 캐비티들 각각에서 상호 이격되고, 상기 확산층을 감싸는 전극 라인들을 형성하는 단계와;Forming electrode lines spaced apart from each other in each of the cavities and surrounding the diffusion layer;

상기 복수개의 캐비티들 각각에 발광 소자들을 실장하고, 상기 발광 소자들과 상기 전극 라인들을 전기적으로 연결하는 단계와;Mounting light emitting elements in each of the plurality of cavities, and electrically connecting the light emitting elements and the electrode lines;

상기 복수개의 캐비티들 각각의 주변에 있는 관통홀 사이의 반도체 기판을 절단하여, 하나의 캐비티를 갖는 단일 패키지로 분리시키는 단계를 포함하여 구성된 발광 소자 패키지의 제조 방법이 제공된다.A method of manufacturing a light emitting device package including cutting a semiconductor substrate between through holes in the periphery of each of the plurality of cavities and separating the semiconductor substrate into a single package having one cavity is provided.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 3a 내지 3d는 본 발명에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도로서, 도 3a에 도시된 바와 같이, 제 1 극성을 갖는 반도체 기판(100)을 준비한다.3A to 3D are cross-sectional views illustrating a manufacturing process of a light emitting device package according to the present invention. As illustrated in FIG. 3A, a semiconductor substrate 100 having a first polarity is prepared.

상기 반도체 기판(100)은 실리콘 기판이 바람직하다.The semiconductor substrate 100 is preferably a silicon substrate.

그 후, 이 제 1 극성을 갖는 반도체 기판(100) 상부에 상호 이격된 복수개의 캐비티(Cavity)들(110a,110b)을 형성한다.(도 3b)Thereafter, a plurality of cavities 110a and 110b spaced apart from each other are formed on the semiconductor substrate 100 having the first polarity (FIG. 3B).

여기서, 상기 캐비티들(110a,110b)은 발광 소자의 실장을 위하여 10 ~ 1000㎛의 깊이로 형성하는 것이 바람직하다.Here, the cavities (110a, 110b) is preferably formed to a depth of 10 ~ 1000㎛ for mounting the light emitting device.

그 다음, 상기 복수개의 캐비티들(110a,110b) 각각의 주변에 관통홀(120a,120b)을 형성한다.(도 3c)Next, through holes 120a and 120b are formed around each of the plurality of cavities 110a and 110b (FIG. 3C).

연이어, 상기 복수개의 캐비티들(110a,110b)과 관통홀(120a,120b) 사이의 반도체 기판(100) 상부에 제 2 극성을 갖는 확산층(130a1,130a2,130b1,130b2)을 형성한다.(도 3d)Subsequently, diffusion layers 130a1, 130a2, 130b1, and 130b2 having a second polarity are formed on the semiconductor substrate 100 between the plurality of cavities 110a and 110b and the through holes 120a and 120b. 3d)

상기 제 2 극성을 갖는 확산층(130a1,130a2,130b1,130b2)은 반도체 기판 전면에 실리콘 산화막과 같은 불순물 확산 마스크 물질을 형성하고, 선택적 영역을 패터닝 한 후, 제 2 극성의 불순물을 패터닝된 반도체 기판 영역에 주입시킨 다음, 열처리와 같은 확산공정을 수행하면 된다.The diffusion layers 130a1, 130a2, 130b1, and 130b2 having the second polarity form an impurity diffusion mask material such as a silicon oxide film on the entire surface of the semiconductor substrate, pattern the selective region, and then pattern the impurity of the second polarity After implanting into the region, a diffusion process such as heat treatment may be performed.

이 때, 상기 제 1 극성은 N타입이고, 제 2 극성은 P타입인 것이 바람직하다.In this case, it is preferable that the first polarity is N type and the second polarity is P type.

이어서, 상기 확산층(130a1,130a2,130b1,130b2) 각각의 상부 일부를 노출시키며, 상기 반도체 기판(100) 상부에 절연층(140)을 형성한다.(도 3e)Subsequently, a portion of an upper portion of each of the diffusion layers 130a1, 130a2, 130b1, and 130b2 is exposed, and an insulating layer 140 is formed on the semiconductor substrate 100 (FIG. 3E).

이 절연층(140)은 반도체 기판과 이 후에 형성된 전극 라인과의 전기적 절연을 위해 형성하는 것이다.The insulating layer 140 is formed for electrical insulation between the semiconductor substrate and the electrode lines formed thereafter.

이 때, 상기 절연층(140) 상부에는 발광 소자의 전류 제한용 소자로 저항체를 형성할 수 있다.In this case, a resistor may be formed on the insulating layer 140 as a current limiting device of the light emitting device.

계속하여, 상기 복수개의 캐비티들(110a,110b) 각각에서 상호 이격되고, 상기 확산층(130a1,130a2,130b1,130b2)을 감싸는 전극 라인들(150a1,150a2,150b1, 150b2)을 형성한다.(도 3f)Subsequently, electrode lines 150a1, 150a2, 150b1, and 150b2 spaced apart from each other in the plurality of cavities 110a and 110b and surrounding the diffusion layers 130a1, 130a2, 130b1, and 130b2 are formed. 3f)

여기서, 발광 소자 패키지의 측면 발광을 위하여, 상기 캐비티와 가장 가까운 관통홀(120a,120b) 측면에도 전극 라인을 연장시킨다.Here, the electrode line is also extended to the side surface of the through-holes 120a and 120b closest to the cavity to emit light on the side of the light emitting device package.

그리고, 상기 전극 라인들(150a1,150a2,150b1,150b2)은 원하는 영역에만 패터닝할 수 있는 하드 마스크를 이용하여 스퍼터링(Sputtering) 방법 또는 전자 빔 즉착(Electron Beam Evaporation) 방법으로 금속 박막을 증착시켜 구현하는 것이다.The electrode lines 150a1, 150a2, 150b1, and 150b2 are formed by depositing a metal thin film by a sputtering method or an electron beam evaporation method using a hard mask that can be patterned only in a desired area. It is.

그 다음, 상기 복수개의 캐비티들(110a,110b) 각각에 발광 소자들(160)을 실장하고, 상기 발광 소자들(160)과 상기 전극 라인들(150a1,150a2,150b1,150b2)을 전기적으로 연결한다.(도 3g)Next, the light emitting devices 160 are mounted in each of the plurality of cavities 110a and 110b, and the light emitting devices 160 and the electrode lines 150a1, 150a2, 150b1 and 150b2 are electrically connected to each other. (Fig. 3g)

마지막으로, 상기 복수개의 캐비티들(110a,110b) 각각의 주변에 있는 관통홀(120a,120b) 사이의 반도체 기판(100)을 절단하여, 하나의 캐비티를 갖는 단일 패 키지로 분리한다.(도 3h)Finally, the semiconductor substrate 100 between the through holes 120a and 120b around each of the plurality of cavities 110a and 110b is cut and separated into a single package having one cavity. 3h)

상기 도 3h의 공정을 수행하면, 본 발명에 따른 측면형 발광 소자 패키지를 구현할 수 있는데, 즉, 상부에 캐비티가 형성되어 있고, 제 1 극성을 갖는 반도체 기판과; 상기 반도체 기판 상부에 형성되고, 제 2 극성을 갖는 확산층과; 상기 확산층을 노출시키며, 상기 캐비티의 측면과 바닥면을 포함하는 반도체 기판 상부에 형성된 절연층과; 상기 확산층을 감싸고, 상기 캐비티 바닥면에서 상호 이격되도록, 상기 반도체 기판에 형성되어 있는 전극라인들과; 상기 캐비티 내부에 실장되어 있고, 상기 전극라인들과 전기적으로 연결된 발광소자를 포함하여 구성된다.By performing the process of FIG. 3H, a side light emitting device package according to the present invention may be implemented, that is, a semiconductor substrate having a cavity formed thereon and having a first polarity; A diffusion layer formed on the semiconductor substrate and having a second polarity; An insulating layer formed over the semiconductor substrate exposing the diffusion layer and including side and bottom surfaces of the cavity; Electrode lines formed on the semiconductor substrate surrounding the diffusion layer and spaced apart from each other at the bottom surface of the cavity; The light emitting device is mounted in the cavity and electrically connected to the electrode lines.

따라서, 본 발명에 따른 발광 소자 패키지는 반도체 기판에서 벌크 마이크로 머시닝 공정으로 제조함으로써, 패키지 크기를 작게하고 두께를 얇게 할 수 있어, 소형화 및 슬림화를 가능하게 한다.Accordingly, the light emitting device package according to the present invention can be manufactured by a bulk micromachining process on a semiconductor substrate, thereby making it possible to reduce the package size and reduce the thickness, thereby enabling miniaturization and slimming.

또한, 반도체 기판에 확산 공정으로 제너 다이오드를 형성함으로써, 추가적인 제너 다이오드를 제조하는 공정을 수행하지 않아도 되어, 제너 다이오드를 실장시키는 패키지 공정도 당연히 수행하지 않아도 되는 장점이 있다.In addition, by forming a zener diode in a diffusion process on a semiconductor substrate, there is no need to perform a process for manufacturing an additional zener diode, there is an advantage that a package process for mounting a zener diode does not necessarily need to be performed.

더불어, 다수의 패키지를 하나의 반도체 기판에서 제조할 수 있으므로, 생산 수율을 증가시키고, 공정 자동화를 달성할 수 있는 장점이 있다.In addition, since multiple packages can be manufactured on a single semiconductor substrate, there is an advantage of increasing production yield and achieving process automation.

도 4는 본 발명에 따른 발광 소자 패키지의 캐비티에 충진체를 도포한 상태를 도시한 단면도로서, 전술된 도 3g와 도 3h 공정 사이에, 복수개의 캐비티들(110a,110b) 각각의 내부에 발광 소자를 감싸는 충진제 도포공정이 더 마련되어 있으면, 상기 발광 소자를 외부의 압력 및 오염원으로부터 보호할 수 있다.4 is a cross-sectional view illustrating a state in which a filler is applied to a cavity of a light emitting device package according to the present invention, and emits light inside each of the plurality of cavities 110a and 110b between the above-described processes of FIGS. 3G and 3H. If a filler coating step for wrapping the device is further provided, the light emitting device may be protected from external pressure and contamination.

여기서, 상기 충진제는 에폭시 또는 실리콘 젤이 바람직하다.Here, the filler is preferably epoxy or silicone gel.

그리고, 상기 충진제가 형광체가 분산되어 있는 수지(280)로 구성하면, 상기 발광 소자에서 방출되는 광의 파장을 전환시킬 수 있다.In addition, when the filler is composed of the resin 280 in which the phosphor is dispersed, the wavelength of light emitted from the light emitting device may be switched.

즉, 도 4에 도시된 바와 같이, 발광 소자 패키지는 상부에 캐비티가 형성되어 있고, 제 1 극성을 갖는 반도체 기판과; 상기 반도체 기판 상부에 형성되고, 제 2 극성을 갖는 확산층과; 상기 확산층을 노출시키며, 상기 캐비티의 측면과 바닥면을 포함하는 반도체 기판 상부에 형성된 절연층과; 상기 확산층을 감싸고, 상기 캐비티 바닥면에서 상호 이격되도록, 상기 반도체 기판에 형성되어 있는 전극라인들과; 상기 캐비티 내부에 실장되어 있고, 상기 전극라인들과 전기적으로 연결된 발광소자와; 상기 발광 소자를 감싸며, 상기 캐비티 내부에 도포된 충진제를 포함하여 구성된다.That is, as shown in FIG. 4, the light emitting device package includes a semiconductor substrate having a cavity formed thereon and having a first polarity; A diffusion layer formed on the semiconductor substrate and having a second polarity; An insulating layer formed over the semiconductor substrate exposing the diffusion layer and including side and bottom surfaces of the cavity; Electrode lines formed on the semiconductor substrate surrounding the diffusion layer and spaced apart from each other at the bottom surface of the cavity; A light emitting element mounted inside the cavity and electrically connected to the electrode lines; The light emitting device surrounds the light emitting device and includes a filler applied to the inside of the cavity.

도 5a 내지 5g는 본 발명에 따른 발광 소자 패키지의 제조 공정을 입체적으로 설명하기 위한 사시도로서, 도 5a 내지 5g는 각각의 제조 공정에 따라 캐비티 내부의 상태를 상세히 설명하기 위하여 기판을 회전시켜 도시한 것이다.5A to 5G are perspective views for explaining a manufacturing process of the light emitting device package according to the present invention in three dimensions, and FIGS. 5A to 5G are shown by rotating the substrate in order to explain the state of the interior of the cavity according to each manufacturing process in detail. will be.

먼저, 도 5a에 도시된 바와 같이, 제 1 극성을 갖는 반도체 기판(100) 상부에 상호 이격된 복수개의 캐비티(Cavity)들(110a,110b,110c,110d)을 형성한다.First, as shown in FIG. 5A, a plurality of cavities 110a, 110b, 110c, and 110d spaced apart from each other are formed on the semiconductor substrate 100 having the first polarity.

그 다음, 상기 복수개의 캐비티들(110a,110b,110c,110d) 각각의 주변에 관통홀(120a,120b,120c,120d)을 형성한다.(도 5b)Next, through holes 120a, 120b, 120c, and 120d are formed around the plurality of cavities 110a, 110b, 110c, and 110d, respectively (FIG. 5B).

여기서, 관통홀(120a,120b,120c,120d)은 도 6에 도시된 바와 같이, 상기 복수개의 캐비티들(110a,110b,110c,110d) 각각에 수평하게 형성된 제 1 관통홀 (120a1)(도 6에서, 평행한 화살표 방향의 관통홀)과; 상기 제 1 관통홀(120a1)과 수직하게 형성되고, 상기 제 1 관통홀(120a1) 양단 각각에 연결된 제 2 관통홀들(12a2)로 구성된다.Here, the through holes 120a, 120b, 120c, and 120d are first through holes 120a1 (FIG. 6) formed horizontally in the plurality of cavities 110a, 110b, 110c, and 110d, respectively, as shown in FIG. 6. At 6, through holes in parallel arrow directions); The second through hole 12a2 is formed to be perpendicular to the first through hole 120a1 and connected to both ends of the first through hole 120a1.

이러한 형상을 갖는 제 1 내지 3 관통홀로 단일 패키지 분리 공정에서 각각의 단일의 패키지로 보다 쉽게 절단할 수 있게 된다.The first through third through-holes having this shape can be more easily cut into each single package in a single package separation process.

그리고, 도 5c에서는 상기 복수개의 캐비티들(110a,110b,110c,110d)과 관통홀(120a,120b,120c,120d) 사이의 반도체 기판(100) 상부에 제 2 극성을 갖는 확산층(130a1,130a2,130b1,130b2,130c1,130c2,130d1,130d2)을 형성한다.In FIG. 5C, the diffusion layers 130a1 and 130a2 having the second polarity are formed on the semiconductor substrate 100 between the plurality of cavities 110a, 110b, 110c and 110d and the through holes 120a, 120b, 120c and 120d. , 130b1, 130b2, 130c1, 130c2, 130d1, and 130d2.

이어서, 상기 확산층(130a1,130a2,130b1,130b2,130c1,130c2,130d1,130d2) 각각의 상부 일부를 노출시키며, 상기 반도체 기판(100) 전면에 절연층(140)을 형성한다.(도 5d)Subsequently, an upper portion of each of the diffusion layers 130a1, 130a2, 130b1, 130b2, 130c1, 130c2, 130d1, and 130d2 is exposed, and an insulating layer 140 is formed on the entire surface of the semiconductor substrate 100 (FIG. 5D).

이 절연층(140)은 캐비티들(110a,110b,110c,110d)의 측면과 바닥면에도 형성된다.The insulating layer 140 is also formed on the side and bottom surfaces of the cavities 110a, 110b, 110c and 110d.

계속하여, 상기 복수개의 캐비티들(110a,110b,110c,110d) 각각에서 상호 이격되고, 상기 확산층(130a1,130a2,130b1,130b2,130c1,130c2,130d1,130d2)을 감싸는 전극 라인들(150a1,150a2,150b1,150b2,150c1,150c2,150d1,150d2)을 형성한다.(도 5e)Subsequently, the electrode lines 150a1, which are spaced apart from each other in the plurality of cavities 110a, 110b, 110c, and 110d and surround the diffusion layers 130a1, 130a2, 130b1, 130b2, 130c1, 130c2, 130d1, and 130d2, respectively. 150a2, 150b1, 150b2, 150c1, 150c2, 150d1, 150d2) are formed (FIG. 5E).

이 후의 공정은 도 3g와 도 3h로 설명이 가능하다.The subsequent process can be explained with Figs. 3G and 3H.

도 7은 본 발명에 따른 발광 소자 패키지에서 제너 다이오드가 형성된 상태를 설명하기 위한 개념도로서, 반도체 기판(100)의 상부에 캐비티(110)가 형성되어 있고, 이 캐비티(110) 양측의 반도체 기판(100)의 상부 각각에는 확산층(130a1,130a2)이 형성되어 있다.FIG. 7 is a conceptual view illustrating a state in which a zener diode is formed in a light emitting device package according to the present invention. The cavity 110 is formed on the semiconductor substrate 100 and the semiconductor substrates on both sides of the cavity 110 ( Diffusion layers 130a1 and 130a2 are formed on the upper portions of the top 100.

즉, 상기 확산층은 상기 반도체 기판(100) 상부에 상호 이격되어 형성된 한 쌍의 확산층이다.That is, the diffusion layer is a pair of diffusion layers formed on the semiconductor substrate 100 and spaced apart from each other.

이 때, 상기 반도체 기판(100)의 극성이 N타입이고, 확산층(130a1,130a2)이 P타입이면, NPN 제너 다이오드가 형성되는 것이다. In this case, when the polarity of the semiconductor substrate 100 is N type and the diffusion layers 130a1 and 130a2 are P type, an NPN zener diode is formed.

그리고, 상기 확산층(130a1,130a2)에 연결된 전극라인(150a1,150b)이 발광 소자(170)와 전기적으로 연결되어 있고, 발광 소자(170)는 제너 다이오드와 병렬로 연결되어 있으므로, 발광 소자(170)에서 정전기나 서지 전압이 발생되는 경우, 제너 다이오드에 의해 발광 소자를 보호할 수 있는 것이다.In addition, since the electrode lines 150a1 and 150b connected to the diffusion layers 130a1 and 130a2 are electrically connected to the light emitting device 170, and the light emitting device 170 is connected to the zener diode in parallel, the light emitting device 170 In case of generating static electricity or surge voltage, the light emitting device can be protected by a zener diode.

결과적으로, 본 발명은 발광 소자 패키지 제조 공정 중에 제너 다이오드를 형성하여, 패키지의 크기 및 공정 수를 줄일 수 있어 제조 경비를 줄일 수 있게 된다.As a result, the present invention can form a Zener diode during the light emitting device package manufacturing process, it is possible to reduce the size and the number of processes of the package it is possible to reduce the manufacturing cost.

도 8은 본 발명에 따른 발광 소자 패키지에 형성된 전극 라인을 설명하기 위한 사시도로서, 반도체 기판(100) 상부에 형성된 전극라인(150a1,150a2)은 도 5e에 도시된 바와 같이, 관통홀을 통하여 반도체 기판(100)의 측면에도 연장되어 있는 것이 바람직하다.FIG. 8 is a perspective view illustrating an electrode line formed in a light emitting device package according to the present invention. As shown in FIG. 5E, electrode lines 150a1 and 150a2 formed on an upper surface of the semiconductor substrate 100 may be formed through semiconductors. It is preferable to extend also to the side surface of the substrate 100.

이 때, 반도체 기판(100)의 측면에 형성된 전극라인(150a1,150a2)은 후술되는 바와 같이, 인쇄회로기판에 패키지를 접합되어, 패키지에서 방출되는 광을 인쇄회로기판의 측면으로 출사시키기 위함이다. At this time, the electrode lines 150a1 and 150a2 formed on the side surfaces of the semiconductor substrate 100 are bonded to the printed circuit board as described later to emit light emitted from the package to the side surfaces of the printed circuit board. .

도 9는 본 발명에 따른 발광 소자 패키지가 인쇄회로기판에 접합된 상태를 설명하기 위한 개략적인 사시도로서, 인쇄회로기판(400)에 형성된 한 쌍의 전극라인(411,412)에 발광 소자 패키지(300)의 측면에 형성된 전극라인이 본딩되어, 인쇄회로기판(400) 측면으로 광이 출사된다.9 is a schematic perspective view illustrating a state in which a light emitting device package according to the present invention is bonded to a printed circuit board. The light emitting device package 300 is connected to a pair of electrode lines 411 and 412 formed on the printed circuit board 400. Electrode lines formed on the side of the bonding is bonded, the light is emitted to the side of the printed circuit board 400.

도 10a 내지 10c는 본 발명에 따른 발광 소자 패키지의 단면도로서, 먼저, 도 10a에서, 발광 소자(570)는 반도체 기판의 캐비티 내부에 있는 전극라인(511,512)에 전도성 범프(551,552)로 플립칩(Flip chip) 본딩되어 있다.10A to 10C are cross-sectional views of a light emitting device package according to the present invention. First, in FIG. 10A, the light emitting device 570 is a flip chip (conductive bumps 551 and 552 to electrode lines 511 and 512 in a cavity of a semiconductor substrate). Flip chip) is bonded.

그리고, 도 10b의 구조에서는 발광 소자(570)는 반도체 기판의 캐비티 내부에 있는 하나의 전극라인(511)에 전도성 접착제(540)로 전기적으로 연결되며 본딩되어 있고, 다른 하나의 전극라인(512)에 발광 소자(570)는 와이어(530) 본딩되어 있다.In addition, in the structure of FIG. 10B, the light emitting device 570 is electrically connected and bonded to one electrode line 511 in the cavity of the semiconductor substrate with the conductive adhesive 540, and the other electrode line 512. The light emitting element 570 is bonded to the wire 530.

즉, 상기 발광 소자(570)는 상부와 하부에 각각 전극단자를 구비하고 있어, 하부의 전극단자는 실장과 동시에 하나의 전극라인(511)과 전기적으로 연결되는 것이고, 다른 하나의 전극단자(512)는 와이어 본딩되는 것이다.That is, the light emitting device 570 is provided with an electrode terminal on the upper and lower, respectively, the lower electrode terminal is electrically connected to one electrode line 511 at the same time as the mounting, the other electrode terminal 512 ) Is wire bonded.

또한, 도 10c의 구조에서, 발광 소자(570)는 반도체 기판의 캐비티 내부에 있는 절연층(520)에 절연성 접착제(541)로 접착되어 있고, 발광 소자(570)는 캐비티 내부에 있는 전극라인(511,512)에 와이어(531,532) 본딩되어 전기적으로 연결된다.In addition, in the structure of FIG. 10C, the light emitting device 570 is adhered to the insulating layer 520 inside the cavity of the semiconductor substrate by the insulating adhesive 541, and the light emitting device 570 is formed by the electrode line (the inside of the cavity) ( Wires 531 and 532 are bonded to 511 and 512 to be electrically connected to each other.

이상 상술한 바와 같이, 본 발명은 공정 중에 제너 다이오드를 형성하여 발광 소자를 패키지함으로써, 패키지를 소형화 및 슬림화시킬 수 있고, 제너 다이오드 제조 공정 및 발광 소자와의 와이어 본딩공정 등을 수행하지 않아도 되어, 제조 공정 수를 줄일 수 있어 제조 경비를 줄일 수 있는 효과가 있다.As described above, the present invention forms a zener diode during the process to package the light emitting device, thereby miniaturizing and slimming the package, and does not have to perform the zener diode manufacturing process and the wire bonding process with the light emitting device. Since the number of manufacturing processes can be reduced, manufacturing cost can be reduced.

그러므로, 휴대용 정보 통신 기기와 같은 소형 전자 기기의 요구 특성에 적합한 패키지를 구현할 수 있는 것이다.Therefore, a package suitable for the required characteristics of a small electronic device such as a portable information communication device can be implemented.

그리고, 발광 소자 패키지의 측면에 연장된 전극라인을 구비하고, 그 연장된 전극라인을 이용하여 인쇄회로기판에 발광 소자 패키지의 실장시킴으로써, 인쇄회로기판의 측면으로 발광 소자 패키지의 광을 출사시킬 수 있는 효과가 있다.The light emitting device package may include an electrode line extending to the side of the light emitting device package, and the light emitting device package may be mounted on the printed circuit board using the extended electrode line to emit light of the light emitting device package to the side of the printed circuit board. It has an effect.

게다가, 다수의 발광 소자 패키지를 하나의 반도체 기판에서 제조하고, 단일의 패키지로 분리함으로써, 생산 수율을 증가시키고, 공정 자동화를 달성할 수 있는 효과가 있다.In addition, by manufacturing a plurality of light emitting device packages in one semiconductor substrate and separating into a single package, there is an effect that can increase the production yield and achieve process automation.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

Claims (14)

제 1 극성을 갖는 반도체 기판과; A semiconductor substrate having a first polarity; 상기 반도체 기판 상부에 형성되고, 제 2 극성을 갖는 확산층과; A diffusion layer formed on the semiconductor substrate and having a second polarity; 상기 확산층을 노출시키며, 상기 캐비티의 측면과 바닥면을 포함하는 반도체 기판 상부에 형성된 절연층과; An insulating layer formed over the semiconductor substrate exposing the diffusion layer and including side and bottom surfaces of the cavity; 상기 확산층을 감싸고, 상기 캐비티 바닥면에서 상호 이격되어 있도록, 상기 반도체 기판에 형성되어 있는 전극라인들과; Electrode lines formed on the semiconductor substrate surrounding the diffusion layer and spaced apart from each other at the bottom surface of the cavity; 상기 캐비티 내부에 실장되어 있고, 상기 전극라인들과 전기적으로 연결된 발광소자를 포함하여 구성된 발광 소자 패키지.And a light emitting device mounted in the cavity and electrically connected to the electrode lines. 제 1 항에 있어서, The method of claim 1, 상기 전극라인들은,The electrode lines, 상기 반도체 기판의 측면에 더 연장되어 있는 것을 특징으로 하는 발광 소자 패키지.The light emitting device package further extends on the side of the semiconductor substrate. 제 1 항에 있어서, The method of claim 1, 상기 확산층은,The diffusion layer, 상기 반도체 기판 상부에 상호 이격되어 형성된 한 쌍의 확산층인 것을 특징으로 하는 발광 소자 패키지.The light emitting device package, characterized in that a pair of diffusion layers formed spaced apart from each other on the semiconductor substrate. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 제 1 극성이 N타입이고, The first polarity is N type, 제 2 극성은 P타입인 것을 특징으로 하는 발광 소자 패키지.The second polarity is a p-type light emitting device package, characterized in that. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 반도체 기판은,The semiconductor substrate, 실리콘 기판인 것을 특징으로 하는 발광 소자 패키지.A light emitting device package, characterized in that the silicon substrate. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 발광 소자를 감싸며, 상기 캐비티 내부에 도포된 충진제가 더 구비된 것을 특징으로 하는 발광 소자 패키지.A light emitting device package surrounding the light emitting device and further comprising a filler applied to the inside of the cavity. 제 6 항에 있어서, The method of claim 6, 상기 충진제는,The filler, 에폭시 또는 실리콘 젤인 것을 특징으로 하는 발광 소자 패키지.Light emitting device package, characterized in that the epoxy or silicone gel. 제 6 항에 있어서, The method of claim 6, 상기 충진제는.The filler. 형광체가 분산되어 있는 수지인 것을 특징으로 하는 발광 소자 패키지.A light emitting device package, wherein the phosphor is dispersed in a resin. 제 1 극성을 갖는 반도체 기판을 준비하는 단계와;Preparing a semiconductor substrate having a first polarity; 상기 제 1 극성을 갖는 반도체 기판 상부에 상호 이격된 복수개의 캐비티(Cavity)들을 형성하는 단계와;Forming a plurality of cavities spaced apart from each other on the semiconductor substrate having the first polarity; 상기 복수개의 캐비티들 각각의 주변에 관통홀을 형성하는 단계와;Forming a through hole around each of the plurality of cavities; 상기 복수개의 캐비티들과 관통홀 사이의 반도체 기판 상부에 제 2 극성을 갖는 확산층을 형성하는 단계와;Forming a diffusion layer having a second polarity on the semiconductor substrate between the plurality of cavities and the through hole; 상기 확산층 각각의 상부 일부를 노출시키며, 상기 반도체 기판 상부에 절연층을 형성하는 단계와;Exposing an upper portion of each of the diffusion layers and forming an insulating layer on the semiconductor substrate; 상기 복수개의 캐비티들 각각에서 상호 이격되고, 상기 확산층을 감싸는 전극 라인들을 형성하는 단계와;Forming electrode lines spaced apart from each other in each of the cavities and surrounding the diffusion layer; 상기 복수개의 캐비티들 각각에 발광 소자들을 실장하고, 상기 발광 소자들과 상기 전극 라인들을 전기적으로 연결하는 단계와;Mounting light emitting elements in each of the plurality of cavities, and electrically connecting the light emitting elements and the electrode lines; 상기 복수개의 캐비티들 각각의 주변에 있는 관통홀 사이의 반도체 기판을 절단하여, 하나의 캐비티를 갖는 단일 패키지로 분리시키는 단계를 포함하여 구성된 발광 소자 패키지의 제조 방법.Cutting the semiconductor substrate between the through-holes in the periphery of each of the plurality of cavities, and separating the semiconductor substrate into a single package having one cavity. 제 9 항에 있어서, The method of claim 9, 상기 전극 라인들을 전기적으로 연결하는 단계와 단일 패키지로 분리시키는 단계 사이에,Between the electrically connecting the electrode lines and the separating into a single package, 상기 캐비티들 각각의 내부에 상기 발광 소자를 감싸며, 충진제를 도포하는 공정이 더 구비된 것을 특징으로 하는 발광 소자 패키지의 제조 방법.The method of manufacturing a light emitting device package surrounding the light emitting device inside each of the cavities, and further comprising applying a filler. 제 10 항에 있어서, The method of claim 10, 상기 충진제는,The filler, 형광체가 분산되어 있는 수지인 것을 특징으로 하는 발광 소자 패키지의 제조 방법.The manufacturing method of the light emitting element package characterized by the resin in which fluorescent substance is disperse | distributed. 제 10 항에 있어서, The method of claim 10, 상기 전극 라인들을 형성하는 단계에서,In the forming of the electrode lines, 상기 전극라인들은 상기 각각의 캐비티들과 가장 가까운 관통홀 측면에 전극 라인을 더 연장하여 형성하는 것을 특징으로 하는 발광 소자 패키지의 제조 방법.Wherein the electrode line is a manufacturing method of the light emitting device package, characterized in that further extending the electrode line on the side of the through-hole closest to the respective cavities. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서, The method according to any one of claims 10 to 12, 상기 확산층을 형성하는 단계에서,In the forming of the diffusion layer, 상기 확산층은,The diffusion layer, 상기 반도체 기판 상부에 상호 이격된 한 쌍의 확산층을 형성하는 것을 특징으로 하는 발광 소자 패키지의 제조 방법.And a pair of diffusion layers spaced apart from each other on the semiconductor substrate. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서, The method according to any one of claims 10 to 12, 상기 제 1 극성이 N타입이고, The first polarity is N type, 제 2 극성은 P타입인 것 것을 특징으로 하는 발광 소자 패키지의 제조 방법.The second polarity is a P type manufacturing method of the light emitting device package, characterized in that.
KR1020050123792A 2005-12-15 2005-12-15 Light emitting device package and manufacturing method thereof Expired - Fee Related KR100646569B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123792A KR100646569B1 (en) 2005-12-15 2005-12-15 Light emitting device package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123792A KR100646569B1 (en) 2005-12-15 2005-12-15 Light emitting device package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100646569B1 true KR100646569B1 (en) 2006-11-15

Family

ID=37654715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123792A Expired - Fee Related KR100646569B1 (en) 2005-12-15 2005-12-15 Light emitting device package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100646569B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757825B1 (en) * 2006-08-17 2007-09-11 서울반도체 주식회사 Light emitting diode manufacturing method
KR101035604B1 (en) * 2006-11-29 2011-05-19 후지쯔 가부시끼가이샤 Electronic component, manufacturing method thereof, electronic component assembly and electronic device
KR101097456B1 (en) * 2009-12-02 2011-12-23 (주) 아모엘이디 Method of manufacturing a LED package and LED package thereby
KR101148028B1 (en) 2010-12-10 2012-05-25 내셔날 쳉쿵 유니버시티 Method for manufacturing heat dissipation bulk of semiconductor device
US8217416B2 (en) 2007-11-01 2012-07-10 Lg Innotek Co., Ltd. Light emitting device package and method for fabricating the same
KR101236715B1 (en) 2012-08-28 2013-02-25 주식회사 썬엘이디 Production method of led module including chip on board dam using silicon molding type and led module by the production method
US8852971B2 (en) 2011-10-13 2014-10-07 Samsung Electronics Co., Ltd. Method of cutting light emitting element packages employing ceramic substrate, and method of cutting multilayered object
KR101913230B1 (en) 2017-09-19 2018-10-30 주식회사 팀즈 LED Chip Packages With Micro LED Chips Thereon and Manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004978A (en) * 1996-03-28 2000-01-25 칼 하인쯔 호르닝어 Semiconductor integrated circuit
JP2003008126A (en) 2001-06-22 2003-01-10 Victor Co Of Japan Ltd Semiconductor laser device
KR20060045682A (en) * 2004-04-17 2006-05-17 엘지전자 주식회사 Light emitting device, manufacturing method thereof and light emitting system using same
KR20060080336A (en) * 2005-01-05 2006-07-10 엘지이노텍 주식회사 Light Emitting Semiconductor Package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004978A (en) * 1996-03-28 2000-01-25 칼 하인쯔 호르닝어 Semiconductor integrated circuit
JP2003008126A (en) 2001-06-22 2003-01-10 Victor Co Of Japan Ltd Semiconductor laser device
KR20060045682A (en) * 2004-04-17 2006-05-17 엘지전자 주식회사 Light emitting device, manufacturing method thereof and light emitting system using same
KR20060080336A (en) * 2005-01-05 2006-07-10 엘지이노텍 주식회사 Light Emitting Semiconductor Package

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757825B1 (en) * 2006-08-17 2007-09-11 서울반도체 주식회사 Light emitting diode manufacturing method
KR101035604B1 (en) * 2006-11-29 2011-05-19 후지쯔 가부시끼가이샤 Electronic component, manufacturing method thereof, electronic component assembly and electronic device
US8093616B2 (en) 2006-11-29 2012-01-10 Fujitsu Limited Electronic component, manufacturing method of the electronic component, electronic component assembly body, and electronic device
US8440481B2 (en) 2006-11-29 2013-05-14 Fujitsu Limited Manufacturing method of the electronic component
TWI449203B (en) * 2006-11-29 2014-08-11 Fujitsu Ltd Electronic component, electronic component manufacturing method, electronic component assembly, and electronic device
US8217416B2 (en) 2007-11-01 2012-07-10 Lg Innotek Co., Ltd. Light emitting device package and method for fabricating the same
KR101097456B1 (en) * 2009-12-02 2011-12-23 (주) 아모엘이디 Method of manufacturing a LED package and LED package thereby
KR101148028B1 (en) 2010-12-10 2012-05-25 내셔날 쳉쿵 유니버시티 Method for manufacturing heat dissipation bulk of semiconductor device
US8852971B2 (en) 2011-10-13 2014-10-07 Samsung Electronics Co., Ltd. Method of cutting light emitting element packages employing ceramic substrate, and method of cutting multilayered object
KR101236715B1 (en) 2012-08-28 2013-02-25 주식회사 썬엘이디 Production method of led module including chip on board dam using silicon molding type and led module by the production method
KR101913230B1 (en) 2017-09-19 2018-10-30 주식회사 팀즈 LED Chip Packages With Micro LED Chips Thereon and Manufacturing method thereof

Similar Documents

Publication Publication Date Title
US20070018191A1 (en) Side view LED with improved arrangement of protection device
US20180190627A1 (en) Light emitting device
CN101030617B (en) Light emitting device package and method of fabricating the same
US20070290328A1 (en) Light emitting diode module
US20100084683A1 (en) Light emitting diode package and fabricating method thereof
US20070290307A1 (en) Light emitting diode module
US20110266586A1 (en) Led package and manufacturing method thereof
US20080017876A1 (en) Si-substrate and structure of opto-electronic package having the same
CN101685783B (en) Light-emitting diode chip packaging structure and manufacturing method thereof
KR100646569B1 (en) Light emitting device package and manufacturing method thereof
CN101546739B (en) Chip packaging structure capable of achieving electrical connection without routing and manufacturing method thereof
KR100760075B1 (en) Light emitting device package and manufacturing method thereof
KR100699161B1 (en) Light emitting device package and manufacturing method thereof
KR100643471B1 (en) Light emitting device package and its manufacturing method
KR20100118623A (en) Light emitting device package, method for fabricating the same and camera flash module using the same
KR101161408B1 (en) Light emitting diode package and manufacturing method for the same
KR20040073040A (en) Package of semiconductor device and fabrication method thereof
KR100609969B1 (en) Light emitting device package and manufacturing method thereof
KR100609971B1 (en) Light emitting device package and manufacturing method thereof
KR100765699B1 (en) Light emitting device package and its manufacturing method
KR20150042954A (en) Side-view light emitting device and method of making the same
KR100658936B1 (en) Light emitting device package and its manufacturing method
KR101250381B1 (en) Optical package and manufacturing method of the same
KR101510474B1 (en) Light emitting device package and manufacturing method thereof
KR100650263B1 (en) Light emitting device package and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051215

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061103

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090929

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110920

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120926

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130924

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140924

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150924

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160923

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20201013

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230819