[go: up one dir, main page]

KR100645531B1 - 저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법 - Google Patents

저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법 Download PDF

Info

Publication number
KR100645531B1
KR100645531B1 KR1020050107297A KR20050107297A KR100645531B1 KR 100645531 B1 KR100645531 B1 KR 100645531B1 KR 1020050107297 A KR1020050107297 A KR 1020050107297A KR 20050107297 A KR20050107297 A KR 20050107297A KR 100645531 B1 KR100645531 B1 KR 100645531B1
Authority
KR
South Korea
Prior art keywords
signal
input signal
frequency
input
mixer
Prior art date
Application number
KR1020050107297A
Other languages
English (en)
Inventor
차충열
김훈태
서춘덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050107297A priority Critical patent/KR100645531B1/ko
Priority to JP2006104765A priority patent/JP4369440B2/ja
Priority to US11/475,973 priority patent/US7725088B2/en
Application granted granted Critical
Publication of KR100645531B1 publication Critical patent/KR100645531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0048—Circuit elements of oscillators including measures to switch the frequency band, e.g. by harmonic selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법에 관한 것으로서, 상기 주파수 합성 장치에서는, SSB 믹서가 모드 제어 신호에 따라 선택적으로 입력 신호 RF와 같은 주파수의 신호를 생성하여 출력하거나, 입력 신호들 RF 및 LO의 주파수를 합성한 신호를 생성하여 출력한다. 위상 제어 신호(PHA)에 따라 경로 스위치의 결선을 변경시킴으로써 상기 입력 신호들 RF 및 LO의 주파수가 서로 더해지거나 빼지는 형태의 주파수 합성 신호들이 생성될 수 있다.
주파수 합성기, 믹서, DSB, SSB, 저전력, 모드 스위칭, 위상 제어

Description

저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법{Fast Mode Switching Frequency Synthesizing Apparatus and Method for Operating in Low Power Consumption}
도 1은 일반적인 주파수 합성기의 일례이다.
도 2는 일반적인 주파수 합성기의 다른 예이다.
도 3은 본 발명의 일실시예에 따른 주파수 합성기를 나타내는 도면이다.
도 4는 도 3의 I-SSB 믹서의 구체적인 도면이다.
도 5는 도 3의 Q-SSB 믹서의 구체적인 도면이다.
도 6은 본 발명의 일실시예에 따른 DSB 믹서의 구체적인 회로도이다.
도 7은 도 6의 DSB 믹서의 동작 설명을 위한 신호 파형도이다.
도 8은 본 발명의 다른 실시예에 따른 DSB 믹서의 구체적인 회로도이다.
도 9는 도 8의 DSB 믹서의 동작 설명을 위한 신호 파형도이다.
도 10은 본 발명의 일실시예에 따른 SSB 믹서의 구체적인 회로도이다.
도 11은 경로 스위치에서의 위상 콘트롤에 따른 출력 신호의 주파수 변화 과정을 보여주는 파형도이다.
도 12는 모드 스위칭에 따른 출력 신호의 주파수 변화 과정을 보여주는 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
310: 직각 믹서(quadrature mixer)
311: I-SSB(In-Phase Single Side Band: 동일 위상 단측파대) 믹서
312: Q-SSB(Quadrature-Phase Single Side Band: 직각 위상 단측파대) 믹서
320: 경로 스위치
410, 420, 510, 520, 600, 800: DSB(Double Side Band: 양측파대) 믹서
본 발명은 고주파 신호들의 믹서(mixer) 또는 주파수 합성기(frequency synthesizer)에 관한 것으로서, 더욱 상세하게는 주파수 선택 스위치를 사용하지 않고 모드 스위칭에 의하여 저전력으로 고속 동작이 가능한 주파수 합성 장치 및 방법에 관한 것이다.
휴대폰, DMB 폰, PDA 등 고속 무선 데이터의 송수신을 위한 시스템에서는 송수신기(transceiver)에 주파수 다운 변환(down conversion)을 위하여 다중 주파수(multi-tone) 신호들을 처리하는 주파수 합성기가 요구된다. 예를 들어, MB-OFDM UWB(Multi-Band Orthogonal Frequency Division Multiplexing Ultra-Wide Band Standard) 규격의 유비쿼터스(Ubiquitous) 시스템에서 RF(Radio Frequency) 신호를 수신하여 기저 대역의 신호로 변환하기 위하여 다중 주파수 합성기가 사용된다.
도 1에 일반적인 주파수 합성기(100)의 일례가 도시되어 있다. 도 1을 참조 하면, 상기 주파수 합성기(100)는 제1 SSB 믹서(110), 제2 SSB 믹서(130), 및 주파수 선택 스위치(120)를 포함한다. 상기 제2 SSB 믹서(130)는 제1 고주파 신호(F1)와 상기 스위치(120) 출력으로부터 3가지 주파수의 신호들(F13M, F13D, F123)을 생성한다. 상기 제1 SSB 믹서(110)는 제2 고주파 신호(F1)와 제3 고주파 신호(F3)로부터 두 신호의 주파수가 더해진 신호(F23)를 생성한다. 상기 스위치(120)에서 상기 신호(F23)가 선택되는 경우에, 상기 제2 SSB 믹서(130)는 상기 신호들 F1와F23으로부터 두 신호의 주파수 차를 가진 신호(F123)를 생성한다. 또는, 상기 스위치(120)에서 상기 신호(F3)가 선택되는 경우에, 상기 제2 SSB 믹서(130)는 상기 신호들 F1와 F3로부터 두 신호의 주파수 차를 가진 신호(F13D)를 생성한다. 상기 제2 SSB 믹서(130)의 내부 결선을 바꾸어, 상기 제2 SSB 믹서(130)는 상기 신호들 F1와 F3으로부터 두 신호의 주파수가 더해진 신호(F13M)를 생성할 수 도 있다.
도 2는 일반적인 주파수 합성기(200)의 다른 예이다. 도 2를 참조하면, 상기 주파수 합성기(200)는 SSB 믹서(210), 및 주파수 선택 스위치(220)를 포함한다. 상기 SSB 믹서(210)는 제1 고주파 신호(F1)와 제2 고주파 신호(F2)로부터 두 신호의 주파수가 더해진 신호(F12M)를 생성한다. 상기 SSB 믹서(210)의 내부 결선을 바꾸어, 상기 SSB 믹서(210)는 상기 신호들F1와F2로부터 두 신호의 주파수 차를 가진 신호(F12D)를 생성할 수도 있다. 이에 따라, 상기 스위치(220)의 선택에 따라 상기 신호들 F12M 또는 F2 중 어느 하나가 출력될 수 있고, 또는 상기 신호들 F12D 또는 F2 중 어느 하나가 출력될 수 있다.
이와 같이, 종래의 주파수 합성기는 고속 무선 데이터의 송수신을 위한 시스 템의 송수신기에서 3가지 다중 고주파 신호들, 예를 들어, 4488, 3960, 또는 3432MHz 신호를 생성하여 그 중 어느 하나를 선택적으로 출력하기 위하여 주파수 선택 스위치를 이용하여야 한다. 주파수 선택 스위치 없이 3가지 이상의 다중 고주파 신호들을 출력하기 위해서, 더 많은 믹서들이 이용될 수 있으나 이는 회로의 복잡도를 증가시키고 소비전력을 크게 하는 문제점이 있다. 또한, 주파수 선택 스위치의 이용은 주파수 선택 스위치 구동을 위한 큰 버퍼가 요구되어 전력 소모를 증가시키는 문제점이 있다. 예를 들어, 유비쿼터스 시스템에서 9.5 nsec 이하의 빠른 주파수 스위칭을 만족시키기 위하여, 도 1 및 도 2의 스위치(120, 220)를 통하여 고주파 신호를 출력시키기 위하여 스위치(120, 220) 앞단에 큰 버퍼가 요구된다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 저전력 고속 동작을 위하여 믹서 내부 회로의 모드 스위칭 콘트롤에 의하여 다중 고주파 신호들을 선택적으로 생성하여 출력하는 주파수 합성기를 제공하는 데 있다.
본 발명의 다른 목적은, 주파수 선택 스위치를 사용하지 않고 저전력 고속 모드 스위칭을 위한 주파수 합성 방법을 제공하는 데 있다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른 주파수 합성기는, 제1 입력 신호 및 제2 입력 신호를 받는 제1 DSB 믹서; 및 상기 제1 입 력 신호의 Q 신호 및 상기 제2 입력 신호의 Q 신호를 받는 제2 DSB 믹서를 포함하고, 상기 제1 DSB 믹서의 출력 및 상기 제2 DSB 믹서의 출력이 연결된 단자로부터 모드 제어 신호에 따라 선택적으로 상기 제1 입력 신호와 같은 주파수의 신호를 생성하여 출력하거나 상기 제1 입력 신호 및 상기 제2 입력 신호의 주파수를 합성한 신호를 생성하여 출력하는 것을 특징으로 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 다른 일면에 따른 주파수 합성기는, 제1 입력 신호와 상기 제1 입력 신호의 Q 신호로 구성된 제1 입력 세트 및 제2 입력 신호와 상기 제2 입력 신호의 Q 신호로 구성된 제2 입력 세트를 받는 제1 SSB 믹서; 및 상기 제1 입력 세트 및 상기 제2 입력 세트를 받는 제2 SSB 믹서를 포함하고, 상기 제1 SSB 믹서는 모드 제어 신호에 따라 선택적으로 상기 제1 입력 신호와 위상과 주파수가 같은 제1 출력을 생성하거나 상기 제1 입력 신호 및 상기 제2 입력 신호의 주파수를 합성한 제2 출력을 생성하며, 상기 제2 SSB 믹서는 상기 모드 제어 신호에 따라 선택적으로 상기 제1 출력의 Q 신호를 생성하거나 상기 제2 출력의 Q 신호를 생성하는 것을 특징으로 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 일면에 따른 DSB 믹서는, 차동 신호들로 구성된 제1 입력 세트 및 다른 차동 신호들로 구성된 제2 입력 세트를 받는 증폭기; 및 상기 제2 입력 세트의 어느 하나의 신호 단자와 합성/증폭 제어 신호를 공급하는 단자 사이에 연결된 저항을 포함하고, 상기 증폭기는 상기 합성/증폭 제어 신호에 따라 선택적으로 상기 제1 입력 세트와 위상과 주파수가 같은 제1 출력 세트를 생성하거나 상기 제1 입력 세트 및 상기 제2 입력 세트의 주파수를 합성한 제2 출력 세트를 생성하는 것을 특징으로 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 일면에 따른 DSB 믹서는, 차동 신호들로 구성된 제1 입력 세트 및 다른 차동 신호들로 구성된 제2 입력 세트를 받는 증폭기; 및 상기 제2 입력 세트의 신호 단자들 각각과 합성 제어 신호를 공급하는 단자 사이에 연결된 저항들을 포함하고, 상기 증폭기는 상기 제2 입력 세트의 어느 하나를 받는 트랜지스터와 병렬 연결된 트랜지스터의 게이트를 통하여 증폭 제어 신호를 받고, 상기 증폭기는 상기 증폭 제어 신호 또는 상기 합성 제어 신호 중 어느 하나의 액티브에 따라 선택적으로 상기 제1 입력 세트와 위상과 주파수가 같은 제1 출력 세트를 생성하거나 상기 제1 입력 세트 및 상기 제2 입력 세트의 주파수를 합성한 제2 출력 세트를 생성하는 것을 특징으로 한다.
상기와 같은 본 발명의 다른 목적을 달성하기 위한 본 발명의 일면에 따른 제1 DSB 믹서 및 제2 DSB 믹서를 이용하는 주파수 합성 방법에 있어서, 상기 제1 DSB 믹서에서 제1 입력 신호 및 제2 입력 신호를 수신하는 단계; 상기 제2 DSB 믹서에서 상기 제1 입력 신호의 Q 신호 및 상기 제2 입력 신호의 Q 신호를 수신하는 단계; 출력 형태를 콘트롤하는 모드 제어 신호의 액티브 시에 상기 제1 DSB 믹서의 출력 및 상기 제2 DSB 믹서의 출력이 연결된 단자로부터 상기 제1 입력 신호 및 상기 제2 입력 신호의 주파수를 합성한 신호를 생성하는 단계; 및 상기 모드 제어 신호의 비활성화 시에 상기 제1 DSB 믹서의 출력 및 상기 제2 DSB 믹서의 출력이 연결된 단자로부터 상기 제1 입력 신호와 같은 주파수의 신호를 생성하는 단계를 포 함하는 것을 특징으로 한다.
상기와 같은 본 발명의 다른 목적을 달성하기 위한 본 발명의 다른 일면에 따른 제1 SSB 믹서 및 제2 SSB 믹서를 이용한 주파수 합성 방법에 있어서, 상기 제1 SSB 믹서와 상기 제2 SSB 믹서에서 제1 입력 신호와 상기 제1 입력 신호의 Q 신호로 구성된 제1 입력 세트 및 제2 입력 신호와 상기 제2 입력 신호의 Q 신호로 구성된 제2 입력 세트를 수신하는 단계; 출력 형태를 콘트롤하는 모드 제어 신호의 액티브 시에 상기 제1 SSB 믹서에서 상기 제1 입력 신호 및 상기 제2 입력 신호의 주파수를 합성한 제1 출력을 생성하고 상기 제2 SSB 믹서에서 상기 제1 출력의 Q 신호를 생성하는 단계; 및 상기 모드 제어 신호의 비활성화 시에 상기 제1 SSB 믹서에서 상기 제1 입력 신호와 위상과 주파수가 같은 제2 출력을 생성하고, 상기 제2 SSB 믹서에서 상기 제2 출력의 Q 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 주파수 합성기(300)를 나타내는 도면이다. 도 3을 참조하면, 상기 주파수 합성기(300)는 직각 믹서(quadrature mixer)(310) 및 경로 스위치(path switch)(320)를 포함한다. 상기 직각 믹서(310)는 I-SSB 믹서(311) 및 Q-SSB 믹서(312)를 포함한다.
잘 알려져 있는 바와 같이, SSB 믹서는 2 입력 고주파 신호들의 주파수가 더해지거나 빼진 단측파대 신호를 생성하여 출력한다. 상기 주파수 합성기(300)는 서로 90도 위상 차이가 있는 두개의 단측파대 신호들을 생성하기 위하여 두 개의 SSB 믹서들(311, 312)을 사용한다. 특히 본 발명에서는, 궁극적으로 모드 제어 신호(MODE)에 따라 상기 SSB 믹서들(311, 312)에서 출력되는 단측파대 신호들의 주파수 크기를 콘트롤할 수 있게 한다. 상기 모드 제어 신호(MODE)에 의하여 믹서 내부 회로의 모드 스위칭이 콘트롤되므로, 출력 신호들의 생성 후에 스위치에 의하여 최종 출력을 결정하는 종래 방식에 비하여, 신호 전달 경로 상의 큰 부하 없이 안정적으로 저전력 고속 동작이 가능하다.
도 3에서, 상기 I-SSB 믹서(311)는 제1 고주파 신호(RFI)와 상기 제1 고주파 신호(RFI)의 Q 신호(RFQ)로 구성된 제1 입력 세트(RFI, RFQ) 및 제2 고주파 신호(LOI)와 상기 제2 고주파 신호(LOI)의 Q 신호(LOQ)로 구성된 제2 입력 세트(LOI, LOQ)를 받는다. 상기 제1 고주파 신호(RFI)는 무선 데이터 수신기에서 수신되는 RF 형태의 신호일 수 있고, 상기 제2 고주파 신호(LOI)는 무선 데이터 수신기의 PLL(Phase-Locked Loop)에서 생성되는 로컬(local) 고주파 신호일 수 있다. 여기서, Q 신호는 90도 위상 차이가 있는 직각(quadrature) 믹서이다.
상기 Q-SSB 믹서(312)는 상기 I-SSB 믹서(311)와 같이, 상기 제1 입력 세트(RFI, RFQ)와 상기 제2 입력 세트(LOI, LOQ)를 받지만, 상기 제2 입력 세트(LOI, LOQ) 수신을 위한 결선이 상기 I-SSB 믹서(311)와는 서로 반대로 되어, 상기 제2 입력 세트(LOI, LOQ) 수신 게이트들이 서로 90도 위상 차이 있는 신호들을 수신한 다. 이에 따라, 상기 Q-SSB 믹서(312)는 상기 I-SSB 믹서(311)에서 출력되는 단측파대 신호(예를 들어, RFOI)와 서로 90도 위상 차이가 있는 단측파대 신호(예를 들어, RFOQ)를 생성한다.
상기 I-SSB 믹서(311)는 상기 모드 제어 신호(MODE)에 따라 선택적으로 상기 제1 고주파 신호(RFI)와 위상과 주파수가 같은 출력(RFOI)을 생성하거나 상기 제1 고주파 신호(RFI) 및 상기 제2 고주파 신호(LOI)의 주파수를 합성한 출력(RLIM/RLID)을 생성할 수 있다. 상기 Q-SSB 믹서(312)는 상기 I-SSB 믹서(311) 출력의 Q 신호를 생성할 수 있다. 즉, 상기 Q-SSB 믹서(312)는 상기 모드 제어 신호(MODE)에 따라 선택적으로 상기 RFOI의 Q 신호(RFOQ)를 생성하거나 상기 RLIM/RLID 의 Q 신호(RLQM/RLQD)를 생성할 수 있다.
예를 들어, 상기 모드 제어 신호(MODE)가 액티브되는(논리 하이) 경우에는, 상기 I-SSB 믹서(311)는 상기 주파수 합성된 신호(RLIM/RLID)을 생성하고, 상기 Q-SSB 믹서(312)는 상기 RLIM/RLID 의 Q 신호(RLQM/RLQD)를 생성할 수 있다. 또는, 상기 모드 제어 신호(MODE)가 비활성화되는(논리 로우) 경우에는, 상기 I-SSB 믹서(311)는 상기 출력(RFOI)을 생성하고, 상기 Q-SSB 믹서(312)는 상기 RFOI의 Q 신호(RFOQ)를 생성할 수 있다.
도 3에서, 상기 제1 고주파 신호(RFI)와 그 Q 신호(RFQ), 및 상기 제2 고주파 신호(LOI)와 그 Q 신호(LOQ)는 모두 차동(differential) 신호들로 구성될 수 있다. 예를 들어, 상기 제1 고주파 신호(RFI)는 서로 180도 위상 차이가 있는 차동 신호들(RFI+, RFI-)일 수 있다. 마찬가지 방법으로, 상기 RFQ의 차동 신호 세트 (RFQ+, RFQ-), 상기 LOI의 차동 신호 세트(LOI+, LOI-), 및 상기 LOQ의 차동 신호 세트(LOQ+, LOQ-)가 준비될 수 있다.
이때, 상기 경로 스위치(320)는 위상 제어 신호(PHA)의 제어를 받아 상기 LOI의 차동 신호 세트(LOI+, LOI-)와 상기 LOQ 의 차동 신호 세트(LOQ+, LOQ-) 각각의 전달 경로를 서로 바꾸어 줌으로써, 상기 I-SSB 믹서(311)와 상기 Q-SSB 믹서(312)에서 출력되는 주파수 합성된 신호의 주파수 값이 달라지게 한다. 예를 들어, 상기 위상 제어 신호(PHA)의 액티브 시에, 상기 I-SSB 믹서(311)는 상기 경로 스위치(320)를 통하여 2개의 단자에서 상기 LOI의 차동 신호 세트(LOI+, LOI-)를 받고, 다른 2개의 단자에서 상기 LOQ 의 차동 신호 세트(LOQ+, LOQ-)를 받을 수 있다. 이때 상기 I-SSB 믹서(311)는 상기 제1 고주파 신호(RLI)와 상기 제2 고주파 신호(LOI)의 주파수가 서로 더해진 주파수 합성된 신호(RLIM)을 생성할 수 있다. 같은 방식으로, 상기 위상 제어 신호(PHA)의 액티브 시에, 상기 Q-SSB 믹서(312)는 상기 RLIM의 Q 신호(RLQM)을 생성할 수 있다.
또한, 상기 위상 제어 신호(PHA)의 비활성화 시에, 상기 경로 스위치(320)로부터 상기 I-SSB 믹서(311)로 출력되는 상기 LOI 혹은 LOQ중의 하나의 차동 신호 세트(예를 들어, LOI+와 LOI- 가 서로 바뀌거나, 혹은 LOQ+와 LOQ-가 서로 바뀜)의 경로가 서로 바뀌어, 상기 I-SSB 믹서(311)는 상기 제1 고주파 신호(RLI)와 상기 제2 고주파 신호(LOI)의 주파수가 서로 빼진 주파수 합성된 신호(RLID)을 생성할 수 있다. 같은 방식으로, 상기 위상 제어 신호(PHA)의 비활성화 시에, 상기 Q-SSB 믹서(312)는 상기 RLID의 Q 신호(RLQD)을 생성할 수 있다. 여기서, 경로가 바뀌는 것은, 도 10과 같이, LOI+의 입력 단자가 LOI- 입력을 받고, LOI- 입력 단자는 LOI+ 입력을 받는 것이고 LOQ+와 LOQ-는 경로 변화가 없는 경우이다. 혹은, LOI+와 LOI-는 경로변화 없이 입력을 받고, LOQ+ 입력 단자는 LOI- 입력을 받고, LOQ- 입력 단자는 LOQ+ 입력을 받도록 경로를 변경하는 것도 마찬 가지 결과를 얻을 수 있다.
도 3의 상기 I-SSB 믹서(311)의 구체적인 도면이 도 4에 도시되어 있다. 도 3의 상기 Q-SSB 믹서(312)의 구체적인 도면이 도 5에 도시되어 있다. 도 4및 도 5와 같이, 상기 SSB 믹서들(311, 312)은 두개의 DSB 믹서들(410, 420/510, 520)을 포함한다.
상기 I-SSB 믹서(311)에서, 상기 제1 DSB 믹서(410)는 제1 고주파 신호(RFI) 및 제2 고주파 신호(LOI)를 받는다. 상기 제2 DSB 믹서(420)는 제1 고주파 신호(RFI)의 Q 신호(RFQ) 및 제2 고주파 신호(LOI) 의 Q 신호(LOQ)를 받는다. 이에 따라, 상기 I-SSB 믹서(311)는 상기 제1 DSB 믹서(410)의 출력 및 상기 제2 DSB 믹서(420)의 출력이 연결된 단자(430)로부터 모드 제어 신호(MODE)에 따라 선택적으로 상기 제1 고주파 신호(RFI)와 같은 주파수의 신호(RFOI)를 생성하여 출력하거나 상기 제1 고주파 신호(RFI) 및 상기 제2 고주파 신호(LOI)의 주파수를 합성한 신호(RLIM/RLID)를 생성하여 출력한다.
예를 들어, 상기 모드 제어 신호(MODE)의 액티브 시에, 상기 I-SSB 믹서(311)는 상기 제1 고주파 신호(RFI) 및 상기 제2 고주파 신호(LOI)의 주파수를 합성하는 모드로 동작하고, 상기 제1 DSB 믹서(410)의 출력 및 상기 제2 DSB 믹서 (420)의 출력이 상기 단자(430)에서 합성되어 주파수 합성된 신호(RLIM/RLID)가 생성된다. 상기 주파수 합성된 신호(RLIM/RLID)는 상기 제1 고주파 신호(RFI)와 위상이 같을 수 있다.
또는, 상기 모드 제어 신호(MODE)의 비활성화 시에, 상기 I-SSB 믹서(311)는 상기 제1 고주파 신호(RFI)를 증폭하는 모드로 동작하고, 상기 제1 DSB 믹서(410)의 증폭 출력 및 상기 제2 DSB 믹서(420)의 증폭 출력이 상기 단자(430)에서 합해져 상기 제1 고주파 신호(RFI)와 같은 주파수의 신호(RFOI)를 생성하여 출력한다. 상기 RFOI는 상기 제1 고주파 신호(RFI)와 위상이 같을 수 있다.
도 3에서 기술한 바와 같이, 상기 I-SSB 믹서(311)의 입력 신호들(RFI, RFQ, LOI, LOQ)은 차동 신호 세트일 수 있고, 경로 스위치(320)에서 이들의 경로 선택에 따라 상기 I-SSB 믹서(311)는 상기 제1 고주파 신호(RFI)와 상기 제2 고주파 신호(LOI)의 주파수가 서로 더해진 주파수 합성된 신호(RLIM) 또는 주파수가 빼진 주파수 합성된 신호(RLID)를 생성할 수 있다.
마찬가지로, 도 5의 상기 Q-SSB 믹서(312)에서, 상기 제1 DSB 믹서(510)는 제1 고주파 신호(RFI) 및 제2 고주파 신호(LOQ)를 받는다. 상기 제2 DSB 믹서(520)는 제1 고주파 신호(RFI)의 Q 신호(RFQ) 및 제2 고주파 신호(LOQ) 의 Q 신호(LOI)를 받는다. 이에 따라, 상기 Q-SSB 믹서(312)는 상기 제1 DSB 믹서(510)의 출력 및 상기 제2 DSB 믹서(520)의 출력이 연결된 단자(530)로부터 모드 제어 신호(MODE)에 따라 선택적으로 상기 제1 고주파 신호(RFI)와 같은 주파수의 신호(RFOQ)를 생성하여 출력하거나 상기 제1 고주파 신호(RFI) 및 상기 제2 고주파 신호(LOQ) 의 주파수를 합성한 신호(RLQM/RLQD)를 생성하여 출력한다.
예를 들어, 상기 모드 제어 신호(MODE)의 액티브 시에, 상기 Q-SSB 믹서(312)는 상기 제1 고주파 신호(RFI) 및 상기 제2 고주파 신호(LOQ)의 주파수를 합성하는 모드로 동작하고, 상기 제1 DSB 믹서(510)의 출력 및 상기 제2 DSB 믹서(520)의 출력이 상기 단자(530)에서 합성되어 주파수 합성된 신호(RLQM/RLQD)가 생성된다. 상기 주파수 합성된 신호(RLQM/RLQD)는 상기 RFQ와 위상이 같을 수 있다.
또는, 상기 모드 제어 신호(MODE)의 비활성화 시에, 상기 Q-SSB 믹서(312)는 상기 제1 고주파 신호(RFI)의 Q 신호(RFQ)를 증폭하는 모드로 동작하고, 상기 제1 DSB 믹서(510)의 증폭 출력 및 상기 제2 DSB 믹서(520)의 증폭 출력이 상기 단자(530)에서 합해져 상기 RFQ와 같은 주파수의 신호(RFOQ)를 생성하여 출력한다. 상기 RFOQ는 상기 RFQ와 위상이 같을 수 있다.
도 3에서 기술한 바와 같이, 상기 Q-SSB 믹서(312)의 입력 신호들(RFI, RFQ, LOI, LOQ)은 차동 신호 세트일 수 있고, 상기 경로 스위치(320)에서 이들의 경로 선택에 따라 상기 Q-SSB 믹서(312)는 상기 제1 고주파 신호(RFI)와 상기 제2 고주파 신호(LOQ)의 주파수가 서로 더해져서 주파수 합성된 신호(RLQM) 또는 주파수가 빼져 주파수 합성된 신호(RLQD)를 생성할 수 있다.
도 6은 본 발명의 일실시예에 따른 DSB 믹서(600)의 구체적인 회로도이다. 도 6을 참조하면, 상기 DSB 믹서(600)는 증폭기(610) 및 모드 제어 수단(620)을 포함한다.
상기 증폭기(610)는 차동형 증폭기 형태로서, 상기 증폭기(610)는 인덕터 (Inductor)와 커패시터(Capacitor)로 구성된 부하 LC 회로(611)와 전류원(CS)을 포함하는 그 밖의 일반적인 차동 입력 회로(612)를 포함한다. 상기 부하 LC 회로(611)는 일정 임피던스 ZL을 가지도록 설계된다. 상기 차동 입력 회로(612)에서는, 차동 신호들로 구성된 제1 입력 세트(RFI+, RFI-)를 받기 위한 N형 MOSFET M3와 N형 MOSFET M6가 대칭적으로 구성되며, 다른 차동 신호들로 구성된 제2 입력 세트(LOI+, LOI-)를 받기 위한 N형 MOSFET들 M1, M2와 N형 MOSFET들 M4, M5가 대칭적으로 구성된다.
상기 모드 제어 수단(620)은 2개의 저항(R1, R2)를 가지고, 특히, 그 중 하나의 저항(R2)은 상기 LOI- 신호 단자와 합성/증폭 제어 신호(MACON)를 공급하는 단자 사이에 연결된다. 상기 저항 R1은 일정 바이어스 전압(BIAS)과 연결된다.
상기 합성/증폭 제어 신호(MACON)에 따라 상기 증폭기(610)는 선택적으로 상기 제1 입력 세트(RFI+, RFI-)와 위상과 주파수가 같은 출력 세트(RFOI+, RFOI-)를 생성하거나 상기 제1 입력 세트(RFI+, RFI-) 및 상기 제2 입력 세트(LOI+, LOI-)의 주파수를 합성한 출력 세트(RFOI+, RFOI-)를 생성할 수 있다.
예를 들어, 도 7과 같이, 상기 합성/증폭 제어 신호(MACON)가 비활성화된 경우에, 상기 제2 입력 세트(LOI+, LOI-)는 무신호(OFF)로 차단되고, 이때, 상기 증폭기(610)의 증폭 모드 동작에 의하여 상기 RFI+ 와 위상과 주파수가 같은 출력 RFOI+ 및 상기 RFI- 와 위상과 주파수가 같은 출력 RFOI-이 생성될 수 있다. 또한, 상기 합성/증폭 제어 신호(MACON)가 BIAS 레벨로 액티브된 경우에는, 상기 제2 입력 세트(LOI+, LOI-)가 정상적으로 입력되고, 이때, 상기 증폭기(610)의 합성 모드 동작에 의하여 주파수 합성한 신호 RFOI+ 및 RFOI-를 생성할 수 있다.
그러나, 도 7과 같이, 상기 합성/증폭 제어 신호(MACON)가 비활성화 상태에서 BIAS 레벨로 전환되는 과정에서, M1 및 M5의 바이어스 효과와 M2 및 M4의 바이어스 효과가 다르게 나타난다. 이와 같이, M2 및 M4의 게이트에서 나타나는 바이어스 옵셋(offset) 효과 때문에, 9.5 nsec 이하의 빠른 주파수 스위칭 타임이 요구되는 유비쿼터스 시스템 등에서 시스템 성능을 저하시킬 수 있다.
좀 더 빠른 스위칭을 위한, 본 발명의 다른 실시예에 따른 DSB 믹서(800)의 구체적인 회로도가 도 8에 도시되어 있다. 또 8을 참조하면, 상기 DSB 믹서(800)는 증폭기(810) 및 모드 제어 수단(820)을 포함한다.
상기 증폭기(810)는 도 6의 증폭기(610)과 같은 형태의 차동형 증폭기로서, 상기 증폭기(810)는 인덕터와 커패시터로 구성된 부하 LC 회로(811)와 전류원(CS)을 포함하는 그 밖의 일반적인 차동 입력 회로(812)를 포함한다. 상기 차동 입력 회로(812)에서는, 차동 신호들로 구성된 제1 입력 세트(RFI+, RFI-)를 받기 위한 N형 MOSFET M13과 N형 MOSFET M16가 대칭적으로 구성되며, 다른 차동 신호들로 구성된 제2 입력 세트(LOI+, LOI-)를 받기 위한 N형 MOSFET들 M11, M12와 N형 MOSFET들 M14, 15가 대칭적으로 구성된다. 또한, 상기 제2 입력 세트(LOI+, LOI-)의 어느 하나를 받는 트랜지스터(M11/M15)와 병렬 연결된 트랜지스터(M21/M22)의 게이트를 통하여 증폭 제어 신호(AMPCON)가 입력된다.
상기 모드 제어 수단(820)은 2개의 저항들을 가지고, 특히, 상기 저항들은 상기 제2 입력 세트(LOI+, LOI-)의 신호 단자들 각각과 합성 제어 신호(MIXCON)를 공급하는 단자 사이에 연결된다.
상기 증폭 제어 신호(AMPCON) 또는 상기 합성 제어 신호(MIXCON) 중 어느 하나의 액티브에 따라, 상기 증폭기(810)는 선택적으로 상기 제1 입력 세트(RFI+, RFI-)와 위상과 주파수가 같은 출력 세트(RFOI+, RFOI-)를 생성하거나 상기 제1 입력 세트(RFI+, RFI-) 및 상기 제2 입력 세트(LOI+, LOI-)의 주파수를 합성한 출력 세트(RFOI+, RFOI-)를 생성할 수 있다.
예를 들어, 도 9와 같이, 상기 합성 제어 신호(MIXCON)가 비활성화되고, 상기 증폭 제어 신호(AMPCON)가 BIAS2 레벨로 액티브된 경우에, 상기 제2 입력 세트(LOI+, LOI-)는 무신호(OFF)로 차단되고, 상기 제1 입력 세트(RFI+, RFI-)가 정상적으로 입력된다. 이때, 상기 증폭기(810)의 증폭 모드 동작에 의하여 상기 RFI+ 와 위상과 주파수가 같은 출력 RFOI+ 및 상기 RFI- 와 위상과 주파수가 같은 출력 RFOI-이 생성될 수 있다.
또한, 상기 합성 제어 신호(MIXCON)가 BIAS1 레벨로 액티브되고, 상기 증폭 제어 신호(AMPCON)가 비활성화된 경우에, 상기 제1 입력 세트(RFI+, RFI-)와 상기 제2 입력 세트(LOI+, LOI-)가 정상적으로 입력된다. 이때, 상기 증폭기(810)의 합성 모드 동작에 의하여 주파수 합성한 신호 RFOI+ 및 RFOI-를 생성할 수 있다. 상기 바이어스 레벨들 BIAS1 및 BIAS2는 서로 다른 레벨인 것이 바람직하지만, 서로 같은 레벨일 수도 있다.
도 9와 같이, 상기 증폭기(810)에서는, 상기 증폭 제어 신호(AMPCON) 또는 상기 합성 제어 신호(MIXCON)가 비활성화 상태에서 일정 바이어스(BIAS1 또는 BIAS2) 레벨로 전환되는 과정에서도, M11 및 M15의 바이어스 효과와 M12 및 M14의 바이어스 효과가 같게 나타난다. 즉, 대칭적으로 구동되는 트랜지스터들에 의하여 9.5 nsec 이하의 빠른 스위칭 타임 이내에 출력 신호들 RFOI+ 및 RFOI-가 정상적으로 생성될 수 있다. 대칭적인 트랜지스터들(M11와 M15 및 M12와 M14)이 바이어스 옵셋 효과 없이 구동될 때에, 상기 증폭기(810)의 빠른 스위칭 타임으로 정상 출력을 생성함에 의하여 유비쿼터스 시스템 등에서 시스템 성능을 향상시킬 수 있다.
이상과 같은 도 6 및 도 8의 DSB 믹서는 도 3의 SSB 믹서들(311, 312)에 적용될 수 있다. 본 발명의 일실시예에 따른 SSB 믹서의 구체적인 회로도가 도 10에 도시되어 있다. 도 10에는 도 3의 I-SSB 믹서(311)에 대응되는 회로가 도시되어 있으나, 내부 결선을 바꾸는 것에 의하여 Q-SSB 믹서(312)도 유사하게 실현될 수 있다.
도 10의 I-SSB 믹서(1000)는 도 8의 811에 대응되는 LC 회로(1010)을 포함한다. 상기 LC 회로(1010)는 차동 입력 회로들(1050, 1060)에서 공유된다. 상기 차동 입력 회로들(1050, 1060) 각각은 도 8의 DSB 믹서(800)의 812에 대응된다. 또한, 상기 I-SSB 믹서(1000)는 도 8의 820에 대응되는 모드 제어 수단들(1020, 1030)을 가진다. 이와 같이 두개의 DSB 믹서들을 사용하는 SSB 믹서의 동작에 대해서는 도 4 및 도 5에서 설명되었다.
다시 말하여, 상기 I-SSB 믹서(1000)는 도 9와 같은 모드 제어 신호들(MIXCON, AMPCON)에 따라 선택적으로 상기 제1 고주파 신호(RFI)와 위상과 주파수 가 같은 출력(RFOI)을 생성하거나 상기 제1 고주파 신호(RFI) 및 상기 제2 고주파 신호(LOI)의 주파수를 합성한 출력(RLIM/RLID)을 생성할 수 있다.
마찬가지로, 도 10의 결선을 바꾸는 것에 의하여, Q-SSB 믹서가 실현될 수 있고, 상기 모드 제어 신호들(MIXCON, AMPCON)에 따라 선택적으로 상기 RFOI의 Q 신호(RFOQ)를 생성하거나 상기 RLIM/RLID 의 Q 신호(RLQM/RLQD)를 생성할 수 있다.
도 10과 같은 구조의 SSB 믹서가 적용될 때의 위상 콘트롤 또는 모드 스위칭에 따른 주파수 변화 과정이 도 11 및 도 12에 도시되어 있다.
도 3의 경로 스위치(320)에서의 위상 제어 신호(PHA)에 따른 출력 신호(예를 들어, RFOI)의 주파수 변화 과정이 도 11에 도시되어 있다. 예를 들어, RFI가 3960 MHz 고주파 신호이고, LOI가 528 MHz 고주파 신호일 때, 상기 위상 제어 신호(PHA)의 논리 상태에 따라 상기 SSB 믹서들(311, 312)은 두 주파수가 합해진 신호(4488MHz) 또는 주파수가 빼진 신호(3432MHz)가 선택적으로 출력되도록 스위칭할 수 있다. 이때, 유비쿼터스 시스템 등에서 요구되는 9.5nsec 이하의 빠른 모드 변경이 가능하다.
도 3의 모드 제어 신호(MODE)에 따른 출력 신호(예를 들어, RFOI)의 주파수 변화 과정이 도 12에 도시되어 있다. 예를 들어, RFI가 3960 MHz 고주파 신호이고, LOI가 528 MHz 고주파 신호일 때, 상기 모드 제어 신호(MODE)의 논리 상태에 따라 상기 SSB 믹서들(311, 312)은 두 주파수가 합성된 신호(예를 들어, 주파수 빼진 신호)(3432MHz) 또는 증폭 동작 모드의 신호(3960MHz)가 선택적으로 출력되도록 스위칭할 수 있다. 이때에도, 유비쿼터스 시스템 등에서 요구되는 9.5nsec 이하의 빠른 모드 변경이 가능하다.
위에서 기술한 바와 같이, 본 발명의 일실시예에 따른 주파수 합성기(300)에서는, SSB 믹서(311/312)가 모드 제어 신호(MODE)에 따라 선택적으로 입력 신호 RF로부터 같은 주파수의 신호(예를 들어, RFOI)를 생성하여 출력하거나, 입력 신호들 RF 및 LO의 주파수를 합성한 신호(예를 들어, RLIM/RLID)를 생성하여 출력한다. 위상 제어 신호(PHA)에 따라 경로 스위치(320)의 결선을 변경시킴으로써 상기 입력 신호들 RF 및 LO의 주파수가 서로 더해지거나 빼지는 형태의 주파수 합성 신호들(예를 들어, RLIM/ RLID, 또는 RLQM/RLQD)이 생성될 수 있다.
본 명세서에서 개시된 방법 및 장치에서 사용되는 기능은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있으며 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므 로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 주파수 합성기에서는, 믹서 내부에서 단지 모드 스위칭을 통하여 다중 고주파 신호들을 선택적으로 생성하여 출력하므로, 고주파 신호들의 생성 후에 선택을 위한 부하 없이 안정적으로 저전력 고속 동작이 가능하다. 이에 따라, 고속 무선 데이터의 송수신을 위한 휴대 폰, DMB 폰, PDA 등이나 유비쿼터스 시스템의 송수신기에 적용되어 시스템의 성능을 높일 수 있다.

Claims (19)

  1. 제1 입력 신호 및 제2 입력 신호를 받는 제1 DSB 믹서; 및
    상기 제1 입력 신호의 Q 신호 및 상기 제2 입력 신호의 Q 신호를 받는 제2 DSB 믹서
    를 포함하고,
    상기 제1 DSB 믹서의 출력 및 상기 제2 DSB 믹서의 출력이 연결된 단자로부터 모드 제어 신호에 따라 선택적으로 상기 제1 입력 신호와 같은 주파수의 신호를 생성하여 출력하거나 상기 제1 입력 신호 및 상기 제2 입력 신호의 주파수를 합성한 신호를 생성하여 출력하는 것을 특징으로 하는 주파수 합성기.
  2. 제1항에 있어서, 상기 주파수 합성된 신호는 상기 제1 입력 신호와 상기 제2 입력 신호의 주파수가 서로 더해지거나 빼진 신호인 것을 특징으로 하는 주파수 합성기.
  3. 제1항에 있어서, 상기 제1 입력 신호와 상기 제2 입력 신호 각각은 차동 신호 세트인 것을 특징으로 하는 주파수 합성기.
  4. 제1항에 있어서, 상기 생성된 제1 입력 신호와 같은 주파수의 신호는 상기 제1 입력 신호, 또는 상기 제1 입력 신호의 Q 신호와 위상이 같은 것을 특징으로 하는 주파수 합성기.
  5. 제1항에 있어서, 상기 주파수 합성된 신호는 상기 제1 입력 신호와 위상이 같은 것을 특징으로 하는 주파수 합성기.
  6. 제1항에 있어서, 상기 주파수 합성된 신호는 상기 제1 입력 신호와 위상이 90도 다른 것을 특징으로 하는 주파수 합성기.
  7. 제1 입력 신호와 상기 제1 입력 신호의 Q 신호로 구성된 제1 입력 세트 및 제2 입력 신호와 상기 제2 입력 신호의 Q 신호로 구성된 제2 입력 세트를 받는 제1 SSB 믹서; 및
    상기 제1 입력 세트 및 상기 제2 입력 세트를 받는 제2 SSB 믹서
    를 포함하고,
    상기 제1 SSB 믹서는 모드 제어 신호에 따라 선택적으로 상기 제1 입력 신호와 위상과 주파수가 같은 제1 출력을 생성하거나 상기 제1 입력 신호 및 상기 제2 입력 신호의 주파수를 합성한 제2 출력을 생성하며,
    상기 제2 SSB 믹서는 상기 모드 제어 신호에 따라 선택적으로 상기 제1 출력의 Q 신호를 생성하거나 상기 제2 출력의 Q 신호를 생성하는 것을 특징으로 하는 주파수 합성기.
  8. 제7항에 있어서,
    상기 제1 입력 신호와 상기 제2 입력 신호의 주파수가 서로 더해진 상기 주파수 합성된 신호, 또는 상기 제1 입력 신호와 상기 제2 입력 신호의 주파수가 서로 빼진 상기 주파수 합성된 신호의 생성을 위하여,
    상기 제1 SSB 믹서 및 상기 제2 SSB 믹서로 상기 제2 입력 신호의 차동 신호들 또는 상기 제2 입력 신호의 Q 신호의 차동 신호들의 공급을 위한 경로들이 위상 제어 신호의 제어를 받는 소정 스위치에 의하여 서로 반대로 변경되는 것을 특징으로 하는 주파수 합성기.
  9. 차동 신호들로 구성된 제1 입력 세트 및 다른 차동 신호들로 구성된 제2 입력 세트를 받는 증폭기; 및
    상기 제2 입력 세트의 어느 하나의 신호 단자와 합성/증폭 제어 신호를 공급하는 단자 사이에 연결된 저항
    을 포함하고,
    상기 증폭기는 상기 합성/증폭 제어 신호에 따라 선택적으로 상기 제1 입력 세트와 위상과 주파수가 같은 제1 출력 세트를 생성하거나 상기 제1 입력 세트 및 상기 제2 입력 세트의 주파수를 합성한 제2 출력 세트를 생성하는 것을 특징으로 하는 DSB 믹서.
  10. 차동 신호들로 구성된 제1 입력 세트 및 다른 차동 신호들로 구성된 제2 입 력 세트를 받는 증폭기; 및
    상기 제2 입력 세트의 신호 단자들 각각과 합성 제어 신호를 공급하는 단자 사이에 연결된 저항들
    을 포함하고,
    상기 증폭기는 상기 제2 입력 세트의 어느 하나를 받는 트랜지스터와 병렬 연결된 트랜지스터의 게이트를 통하여 증폭 제어 신호를 받고,
    상기 증폭기는 상기 증폭 제어 신호 또는 상기 합성 제어 신호 중 어느 하나의 액티브에 따라 선택적으로 상기 제1 입력 세트와 위상과 주파수가 같은 제1 출력 세트를 생성하거나 상기 제1 입력 세트 및 상기 제2 입력 세트의 주파수를 합성한 제2 출력 세트를 생성하는 것을 특징으로 하는 DSB 믹서.
  11. 제1 DSB 믹서 및 제2 DSB 믹서를 이용하는 주파수 합성 방법에 있어서,
    상기 제1 DSB 믹서에서 제1 입력 신호 및 제2 입력 신호를 수신하는 단계;
    상기 제2 DSB 믹서에서 상기 제1 입력 신호의 Q 신호 및 상기 제2 입력 신호의 Q 신호를 수신하는 단계;
    출력 형태를 콘트롤하는 모드 제어 신호의 액티브 시에 상기 제1 DSB 믹서의 출력 및 상기 제2 DSB 믹서의 출력이 연결된 단자로부터 상기 제1 입력 신호 및 상기 제2 입력 신호의 주파수를 합성한 신호를 생성하는 단계; 및
    상기 모드 제어 신호의 비활성화 시에 상기 제1 DSB 믹서의 출력 및 상기 제2 DSB 믹서의 출력이 연결된 단자로부터 상기 제1 입력 신호와 같은 주파수의 신호 를 생성하는 단계
    를 포함하는 것을 특징으로 하는 주파수 합성 방법.
  12. 제11항에 있어서, 상기 주파수 합성된 신호는 상기 제1 입력 신호와 상기 제2 입력 신호의 주파수가 서로 더해지거나 빼진 신호인 것을 특징으로 하는 주파수 합성 방법.
  13. 제11항에 있어서, 상기 제1 입력 신호와 상기 제2 입력 신호 각각은 차동 신호 세트인 것을 특징으로 하는 주파수 합성 방법.
  14. 제11항에 있어서, 상기 생성된 제1 입력 신호와 같은 주파수의 신호는 상기 제1 입력 신호 또는 상기 제1 입력 신호의 Q 신호와 위상이 같은 것을 특징으로 하는 주파수 합성 방법.
  15. 제11항에 있어서, 상기 주파수 합성된 신호는 상기 제1 입력 신호와 위상이 같은 것을 특징으로 하는 주파수 합성 방법.
  16. 제11항에 있어서, 상기 주파수 합성된 신호는 상기 제1 입력 신호와 위상이 90도 다른 것을 특징으로 하는 주파수 합성 방법.
  17. 제1 SSB 믹서 및 제2 SSB 믹서를 이용한 주파수 합성 방법에 있어서,
    상기 제1 SSB 믹서와 상기 제2 SSB 믹서에서 제1 입력 신호와 상기 제1 입력 신호의 Q 신호로 구성된 제1 입력 세트 및 제2 입력 신호와 상기 제2 입력 신호의 Q 신호로 구성된 제2 입력 세트를 수신하는 단계;
    출력 형태를 콘트롤하는 모드 제어 신호의 액티브 시에 상기 제1 SSB 믹서에서 상기 제1 입력 신호 및 상기 제2 입력 신호의 주파수를 합성한 제1 출력을 생성하고 상기 제2 SSB 믹서에서 상기 제1 출력의 Q 신호를 생성하는 단계; 및
    상기 모드 제어 신호의 비활성화 시에 상기 제1 SSB 믹서에서 상기 제1 입력 신호와 위상과 주파수가 같은 제2 출력을 생성하고, 상기 제2 SSB 믹서에서 상기 제2 출력의 Q 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 주파수 합성 방법.
  18. 제17항에 있어서,
    상기 제1 입력 신호와 상기 제2 입력 신호의 주파수가 서로 더해진 상기 주파수 합성된 신호, 또는 상기 제1 입력 신호와 상기 제2 입력 신호의 주파수가 서로 빼진 상기 주파수 합성된 신호의 생성을 위하여,
    상기 제1 SSB 믹서 및 상기 제2 SSB 믹서로 상기 제2 입력 신호의 차동 신호들 또는 상기 제2 입력 신호의 Q 신호의 차동 신호들의 공급을 위한 경로들이 위상 제어 신호의 제어를 받는 소정 스위치에 의하여 서로 반대로 변경되는 것을 특징으로 하는 주파수 합성 방법.
  19. 제 11항 내지 제 18항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록매체.
KR1020050107297A 2005-11-10 2005-11-10 저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법 KR100645531B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050107297A KR100645531B1 (ko) 2005-11-10 2005-11-10 저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법
JP2006104765A JP4369440B2 (ja) 2005-11-10 2006-04-06 低電力のための高速モードスイッチング周波数合成装置および方法
US11/475,973 US7725088B2 (en) 2005-11-10 2006-06-28 Fast mode switching frequency synthesizing apparatus and method for operating in low power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050107297A KR100645531B1 (ko) 2005-11-10 2005-11-10 저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100645531B1 true KR100645531B1 (ko) 2006-11-14

Family

ID=37654490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107297A KR100645531B1 (ko) 2005-11-10 2005-11-10 저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법

Country Status (3)

Country Link
US (1) US7725088B2 (ko)
JP (1) JP4369440B2 (ko)
KR (1) KR100645531B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646314B1 (ko) * 2005-12-16 2006-11-23 삼성전자주식회사 다중 대역 ｒｆ 수신기를 위한 다중 입력 다중 주파수 합성장치 및 방법
KR101023646B1 (ko) * 2009-09-24 2011-03-22 한국과학기술원 멀티 채널 신호를 처리하는 장치 및 방법과 이를 이용하는 멀티 채널 수신기
US8963610B2 (en) * 2012-05-10 2015-02-24 Qualcomm Incorporated Adaptable mixer and local oscillator devices and methods
CN103036581B (zh) * 2012-09-29 2014-10-15 北京大学深圳研究生院 一种超再生接收机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416449A (en) 1994-05-23 1995-05-16 Synergy Microwave Corporation Modulator with harmonic mixers
JP2002198745A (ja) 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd キャリアリーク抑圧方法及び集積回路検査方法
JP2002223126A (ja) 2001-01-29 2002-08-09 Fujitsu Ltd 周波数逓倍装置
US6496545B1 (en) 1999-02-02 2002-12-17 Lucent Technologies Inc. Single side-band mixer
JP2003283253A (ja) 2002-03-26 2003-10-03 New Japan Radio Co Ltd Ｉｑ変復調回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0341531A3 (de) 1988-05-11 1991-05-15 Licentia Patent-Verwaltungs-GmbH Regelbarer Breitbandverstärker
JP2885250B2 (ja) 1991-01-24 1999-04-19 日本電気株式会社 周波数逓倍ミキサ回路
ES2153849T3 (es) 1994-11-07 2001-03-16 Cit Alcatel Mezclador de transmision con entrada en modo de corriente.
US5933771A (en) 1997-06-20 1999-08-03 Nortel Networks Corporation Low voltage gain controlled mixer
FR2770351A1 (fr) 1997-10-28 1999-04-30 Philips Electronics Nv Amplificateur a fort gain ayant une dynamique de sortie limitee
US7092043B2 (en) * 1998-11-12 2006-08-15 Broadcom Corporation Fully integrated tuner architecture
US6134452A (en) 1998-11-23 2000-10-17 Motorola, Inc. Multiple band mixer with common local oscillator
US6850742B2 (en) * 2001-06-01 2005-02-01 Sige Semiconductor Inc. Direct conversion receiver
KR100456163B1 (ko) 2001-08-07 2004-11-09 한국전자통신연구원 반 국부발진주파수를 이용한 주파수 혼합기
US7103327B2 (en) * 2002-06-18 2006-09-05 Broadcom, Corp. Single side band transmitter having reduced DC offset
JP4210140B2 (ja) 2003-03-25 2009-01-14 パナソニック株式会社 周波数変換回路及び無線通信機
US7457605B2 (en) * 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
KR100717964B1 (ko) * 2005-09-13 2007-05-14 전자부품연구원 전류 혼합 방식을 이용한 ｉ/ｑ 변조기 및 이를 이용한직접 변환 방식 무선 통신 송신기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416449A (en) 1994-05-23 1995-05-16 Synergy Microwave Corporation Modulator with harmonic mixers
US6496545B1 (en) 1999-02-02 2002-12-17 Lucent Technologies Inc. Single side-band mixer
JP2002198745A (ja) 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd キャリアリーク抑圧方法及び集積回路検査方法
JP2002223126A (ja) 2001-01-29 2002-08-09 Fujitsu Ltd 周波数逓倍装置
JP2003283253A (ja) 2002-03-26 2003-10-03 New Japan Radio Co Ltd Ｉｑ変復調回路

Also Published As

Publication number Publication date
US20070104290A1 (en) 2007-05-10
JP4369440B2 (ja) 2009-11-18
US7725088B2 (en) 2010-05-25
JP2007135179A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
JP5389982B2 (ja) 変調方法と装置
US20080261552A1 (en) Low voltage iq dual mixer
KR100727898B1 (ko) Ｒｆ 송수신기에서 주입-록킹된 직각 ｖｃｏ를 가지는주파수 합성 장치 및 방법
US9319256B2 (en) OOK modulation device and wireless transmitting device including the same
US7912429B2 (en) LO 2LO upconverter for an in-phase/quadrature-phase (I/Q) modulator
US20150110224A1 (en) Interface device for performing on-off keying modulation and transmitter using same
KR100943854B1 (ko) 구성가능한 능동/수동 믹서 및 공유된 ｇｍ 스테이지를위한 방법 및 시스템
EP1949532B1 (en) Switching circuit, and a modulator, demodulator or mixer including such a circuit
JP4369440B2 (ja) 低電力のための高速モードスイッチング周波数合成装置および方法
KR100875201B1 (ko) 진폭 변조를 위한 캐스코드 구조의 전력 증폭기
KR20070109416A (ko) 진폭 변조를 위한 캐스코드 구조의 전력 증폭기
JP2005184141A (ja) ミキサ回路、送信機、及び受信機
US20090231041A1 (en) Commutating Amplifier with Wide Dynamic Range
US10298428B2 (en) Wireless transmission device and wireless transmission method
JP4347555B2 (ja) デュアルコンバージョン受信機のミクサー
US20060068726A1 (en) Transmitter and radio communication terminal using the same
KR20050088491A (ko) 다중-모드 변조기 및 송신기
KR100646314B1 (ko) 다중 대역 ｒｆ 수신기를 위한 다중 입력 다중 주파수 합성장치 및 방법
US20080254754A1 (en) Mixer Circuit and RF Transmitter Using Such Mixer Circuit
JP6950043B2 (ja) 無線送信装置及び無線送信方法
KR102286754B1 (ko) 폴디드 스위칭 구조의 단측파대역 주파수 혼합기
US11791785B2 (en) Sign switching circuitry
KR102526312B1 (ko) 가변 출력 레벨을 이용한 초고주파 송신 장치 및 방법
JP2011223514A (ja) ローカル周波数信号切替回路
JP5621060B1 (ja) 復調器および変調器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051110

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091001

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101011

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111010

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121016

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131022

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151009