[go: up one dir, main page]

KR100644050B1 - Method of inspecting photoresist pattern defect of semiconductor device and method of forming contact hole of semiconductor device using same - Google Patents

Method of inspecting photoresist pattern defect of semiconductor device and method of forming contact hole of semiconductor device using same Download PDF

Info

Publication number
KR100644050B1
KR100644050B1 KR1020050104103A KR20050104103A KR100644050B1 KR 100644050 B1 KR100644050 B1 KR 100644050B1 KR 1020050104103 A KR1020050104103 A KR 1020050104103A KR 20050104103 A KR20050104103 A KR 20050104103A KR 100644050 B1 KR100644050 B1 KR 100644050B1
Authority
KR
South Korea
Prior art keywords
film
photoresist
contact hole
arc
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050104103A
Other languages
Korean (ko)
Inventor
정세광
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050104103A priority Critical patent/KR100644050B1/en
Application granted granted Critical
Publication of KR100644050B1 publication Critical patent/KR100644050B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/7065Defects, e.g. optical inspection of patterned layer for defects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 소자의 층간 배선 패턴을 연결할 수 있도록 층간 절연막을 관통하도록 형성되는 콘택홀 제작시 발생할 수 있는 반도체 소자의 감광막 패턴 결함 검사 방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for inspecting a photoresist pattern defect of a semiconductor device, which may occur when a contact hole is formed to penetrate an interlayer insulating film so as to connect an interlayer wiring pattern of the semiconductor device. .

본 발명에 따른 실리콘 기판상의 절연막에 콘택홀을 형성하기 위한 감광막 패턴 불량 검사 방법은 상기 절연막 상에 감광제를 도포, 노광, 현상하여 감광막 패턴을 형성하는 단계; 상기 감광막의 상부에 ARC(Anti Reflective Coating)막을 증착하는 단계; 상기 감광막의 상면에 위치한 상기 ARC막을 선택적으로 제거할 수 있도록 애싱공정을 실행하는 단계; 상기 감광막만을 선택적으로 제거할 수 있는 용제를 사용하여 상기 기판으로부터 상기 감광막을 선택적으로 제거하는 단계; 콘택홀 형성 위치에 상기 ARC막의 존재 유무를 확인하는 검사 단계를 포함하는 것을 특징으로 한다. According to the present invention, there is provided a method of inspecting a bad photoresist pattern for forming a contact hole in an insulating film on a silicon substrate, by forming a photoresist pattern by applying, exposing and developing a photoresist on the insulating film; Depositing an ARC (Anti Reflective Coating) film on the photoresist; Performing an ashing process to selectively remove the ARC film located on the upper surface of the photosensitive film; Selectively removing the photoresist film from the substrate using a solvent capable of selectively removing only the photoresist film; And a checking step of confirming the presence or absence of the ARC film at the contact hole formation position.

Description

반도체 소자의 감광막 패턴 결함 검사 방법 및 이를 적용한 반도체 소자의 콘택홀 형성 방법{Method to detect photo resist pattern defect of Semiconductor and fabricating method of contact hole using the same} Method for detecting photoresist pattern defect of semiconductor device and method for forming contact hole of semiconductor device using same {Method to detect photo resist pattern defect of Semiconductor and fabricating method of contact hole using the same}

도 1은 일반적인 반도체 소자의 웨이퍼 가공 상태를 나타내는 종단면도이고,1 is a longitudinal sectional view showing a wafer processing state of a general semiconductor element;

도 2 및 도 3은 본 발명에 따른 반도체 소자의 콘택홀 형성 과정을 위한 감광막 패터닝 공정을 나타내는 단면도이고, 2 and 3 are cross-sectional views illustrating a photoresist patterning process for forming a contact hole in a semiconductor device according to the present invention;

도 4a 내지 도 6a는 완전하게 형성된 본 발명에 따른 반도체 소자의 감광막 배선 패턴공을 검사하는 단계를 나타내는 단면도이며, 4A to 6A are cross-sectional views illustrating a step of inspecting a photosensitive film wiring pattern hole of a semiconductor device in accordance with the present invention.

도 4b 내지 도 6b는 불완전하게 형성된 본 발명에 따른 반도체 소자의 배선 패턴 형성 유무의 검사 단계를 나타내는 단면도이고, 4B to 6B are cross-sectional views illustrating a step of checking whether wiring patterns are formed in a semiconductor device according to the present invention which is incompletely formed;

도 7 내지 도 8은 본 발명에 따른 반도체 소자의 콘택홀 형성 공정을 나타내는 단면도이다. 7 to 8 are cross-sectional views illustrating a process of forming a contact hole in a semiconductor device according to the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10, 101: 기판 11, 12 : 배선층10, 101: substrate 11, 12: wiring layer

102 : 질화규소막 103 : 산화규소막102 silicon nitride film 103 silicon oxide film

104 : 감광막 104a : 감광막 배선 패턴공104: photosensitive film 104a: photosensitive film wiring pattern hole

105 : ARC막 105a : ARC막 기둥 105: ARC film 105a: ARC film pillar

본 발명은 반도체 소자 제조 방법에 관한 것으로서, 더욱 상세하게는 층간 배선을 연결할 수 있도록 층간 절연막을 관통하여 형성되는 콘택홀의 정확한 가공을 위한 반도체 소자의 감광막 패턴 결함 검사 방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of inspecting a photoresist pattern defect of a semiconductor device for accurate processing of a contact hole formed through an interlayer insulating film so as to connect an interlayer wiring.

반도체 소자는 고집적화, 고성능화의 추세에 따라, 그 회로 패턴을 미세하게 형성하고, 다층으로 배선을 적층한 구조로 되어 있다. In accordance with the trend of high integration and high performance, semiconductor devices have a structure in which the circuit patterns are finely formed and the wirings are laminated in multiple layers.

이에 따라, 반도체 소자의 배선 패턴층들은 상/하부 배선층들 사이에 적층된 층간 절연막을 관통하는 콘택홀 내의 금속을 통해 전기적으로 서로 연결된다. Accordingly, the wiring pattern layers of the semiconductor device are electrically connected to each other through a metal in the contact hole passing through the interlayer insulating layer stacked between the upper and lower wiring layers.

일반적인 반도체 소자는 도 1과 같이, 여러 요소가 형성된 기판(10)상에 다층으로 금속 배선층(11, 12)과 층간 절연막(13)을 형성하고, 하부 금속 배선층(11)과 상부 금속 배선층(12)를 연결할 수 있도록, 층간 절연막(13)의 일부 영역을 에칭하여 콘택홀(14)을 형성한 후, 콘택홀(14) 내부에 금속을 증착한다. In the general semiconductor device, as shown in FIG. 1, the metal wiring layers 11 and 12 and the interlayer insulating layer 13 are formed in multiple layers on the substrate 10 on which various elements are formed, and the lower metal wiring layer 11 and the upper metal wiring layer 12 are formed. ), A portion of the interlayer insulating layer 13 is etched to form the contact hole 14, and then metal is deposited inside the contact hole 14.

이때, 상기 콘택홀(14)의 형성을 위하여 감광막(미도시)이 마스크로 사용되며, 감광막의 패턴을 통해, 상기 층간 절연막(13)을 일정 깊이로 에칭하여 상기 콘택홀(14)을 형성한다. In this case, a photoresist (not shown) is used as a mask to form the contact hole 14, and the interlayer insulating layer 13 is etched to a predetermined depth through the pattern of the photoresist to form the contact hole 14. .

만일, 다층 배선 구조의 반도체 소자에서, 콘택홀 형성 불량으로 인하여, 배선간 중간 단락이나 단선이 발생하는 경우에는 제품의 전기적인 특성이나 신뢰도를 확보할 수 없기 때문에, 콘택홀 형성 불량을 감소시킬 수 있는 방법이 요구된다. In the case of a semiconductor device having a multi-layered wiring structure, in the event of an intermediate short circuit or disconnection between wirings due to poor contact hole formation, the electrical characteristics and reliability of the product cannot be secured, so that poor contact hole formation can be reduced. How is it required?

또한, 고집적화에 따라 콘택홀(14)의 크기는 반도체 소자의 고밀도화에 따라 제작될 수 있는 영역이 줄어들어야 하는 반면, 층간의 정전용량 증가를 억제하기 위해서 층간 절연막의 두께는 줄일 수 없기 때문에 콘택홀의 종횡비(aspect ratio)가 증가되어 콘택홀(14)의 에칭 불량이 발생할 수 있다. In addition, due to the high integration, the size of the contact hole 14 should be reduced due to the increase in density of the semiconductor device, while the thickness of the interlayer insulating film cannot be reduced to suppress the increase in capacitance between layers. The aspect ratio may be increased to cause a poor etching of the contact hole 14.

또한, 콘택홀의 형성 불량은 주로 마스크 역할을 하는 감광막의 배선 패턴공의 제작 불량에 의해서도 발생할 수 있는데, 감광막의 배선 패턴공 제작 불량 원인은 기판와 감광제의 온도차로 인하여 발생하는 감광막의 두께가 불균일하게 형성되는 경우, 노광 공정에 있어서 균일한 노광량 조절에 실패한 경우와, 노광 영역의 지역적 조도가 불균일한 경우, 콘택홀의 폭(width)에 비해 스페이스가 넓어서 감광막의 패턴 에칭이 곤란한 경우, 현상 설비의 가장자리에서 발생하는 포커스 및 레벨링 재현성이 나쁜 경우, 플라즈마 에칭 공정에서 충분한 마진이 확보되지 않은 경우, 현상 공정의 감광막 세정시 수압에 의한 감광막 패턴이 훼손된 경우 등으로 다양하다. In addition, poor contact hole formation may also be caused by poor manufacturing of the wiring pattern hole of the photoresist film, which serves as a mask, and a poor production of the wiring pattern hole of the photosensitive film is caused by uneven thickness of the photoresist film due to the temperature difference between the substrate and the photosensitive agent. If the exposure process fails to uniformly adjust the exposure dose, or if the exposure area has uneven local roughness, the space is wider than the contact hole width, making it difficult to pattern the photoresist film. When the focus and leveling reproducibility generated are poor, when sufficient margin is not secured in the plasma etching process, the photoresist pattern is damaged due to water pressure during the cleaning of the photoresist in the developing process.

다양한 공정 변수에 따라서 발생할 수 있는 콘택홀의 형성 불량을 발견하기 위하여 종래에는 절연막 내부에 콘택홀을 형성한 후, 콘택홀의 불량 검사를 실시하였다. In order to find contact hole formation defects that may occur according to various process variables, conventionally, contact holes are formed inside the insulating film, and defect inspection of the contact holes is performed.

투과 및 반사조명을 이용하여 검사하는 다크 필드(Darkfield Device), 브라이트 필드 장비(Brightfield Device)를 사용하여, 소자의 내부에 완벽하게 콘택홀이 형성되고, 그 내부에 전극이 충전되었는지 검사하였으나, 이는 결함의 발견이 매우 어려웠다.Using Darkfield Device and Brightfield Device, which are inspected using transmission and reflection lighting, the contact hole was completely formed inside the device and the electrode was charged therein. The finding of the defect was very difficult.

또한, 결함이 검출되더라도 그 불량의 진위 여부를 확인하기 위해서, 도 1과 같이, 그 기판을 잘라 단면을 확인해야 하기 때문에, 검사 소요 시간과 비용이 많고, 반도체 소자 생산성이 저하되었다. Moreover, even if a defect is detected, in order to confirm the authenticity of the defect, since the board | substrate must be cut | disconnected and the cross section must be confirmed as shown in FIG. 1, inspection time and cost are high, and semiconductor element productivity fell.

본 발명은 종래 문제점을 해결하기 위하여, 반도체 소자의 층간 절연막에 형성되는 콘택홀의 가공 불량을 감소시켜, 반도체 소자 불량을 감소시키는 데 그 목적이 있다. SUMMARY OF THE INVENTION In order to solve the conventional problems, an object of the present invention is to reduce processing defects of contact holes formed in an interlayer insulating film of a semiconductor element, thereby reducing defects of semiconductor elements.

더 나아가, 본 발명은 절연막의 콘택홀 형성을 위해 마스크로 사용되는 감광막 패턴 가공 불량 유무를 검사하여 콘택홀 에칭 불량의 원인을 개선함으로써 반도체 공정 신뢰성을 향상시키는데 그 목적이 있다. Furthermore, an object of the present invention is to improve the semiconductor process reliability by inspecting the photoresist pattern processing defect used as a mask for forming the contact hole of the insulating layer and improving the cause of the contact hole etching defect.

본 발명에 따른 실리콘 기판상의 절연막에 콘택홀을 형성하기 위한 감광막 패턴 불량 검사 방법은 상기 절연막 상에 감광제를 도포, 노광, 현상하여 감광막 패턴을 형성하는 단계; 상기 감광막의 상부에 ARC(Anti Reflective Coating)막을 증착하는 단계; 상기 감광막의 상면에 위치한 상기 ARC막을 선택적으로 제거할 수 있도록 애싱공정을 실행하는 단계; 상기 감광막만을 선택적으로 제거할 수 있는 용제를 사용하여 상기 기판으로부터 상기 감광막을 선택적으로 제거하는 단계; 콘택홀 형성 위치에 상기 ARC막의 존재 유무를 확인하는 검사 단계를 포함하는 것을 특징으로 한다. According to the present invention, there is provided a method of inspecting a bad photoresist pattern for forming a contact hole in an insulating film on a silicon substrate, by forming a photoresist pattern by applying, exposing and developing a photoresist on the insulating film; Depositing an ARC (Anti Reflective Coating) film on the photoresist; Performing an ashing process to selectively remove the ARC film located on the upper surface of the photosensitive film; Selectively removing the photoresist film from the substrate using a solvent capable of selectively removing only the photoresist film; And a checking step of confirming the presence or absence of the ARC film at the contact hole formation position.

본 발명에 따른 반도체 소자의 콘택홀 결함 검사 방법에 있어서, 상기 감광 막은 선택적으로 제거하는 상기 용제는 신너(thinner)이다. In the method for inspecting a contact hole defect of a semiconductor device according to the present invention, the solvent for selectively removing the photosensitive film is a thinner.

또한, 본 발명에 따른 반도체 소자의 콘택홀 결함 검사 방법에서, 상기 애싱 공정은 상기 ARC막의 재료에 따라 오존 애싱 또는 플라즈마 애싱을 선택적으로 시행한다. In the contact hole defect inspection method of the semiconductor device according to the present invention, the ashing process selectively performs ozone ashing or plasma ashing according to the material of the ARC film.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자 제조 공정에 대하여 상세히 설명한다.Hereinafter, a semiconductor device manufacturing process according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2에서 도시한 것과 같이, 여러 요소가 형성된 기판(101)상에, 층간 절연막을 형성하되, 상기 층간 절연막은 질화규소막(102) 및 산화규소막(103)을 순차적으로 증착한 것이다.As shown in FIG. 2, an interlayer insulating film is formed on the substrate 101 on which various elements are formed, and the interlayer insulating film is formed by sequentially depositing the silicon nitride film 102 and the silicon oxide film 103.

일반적으로, 산화규소막(103)은 수천 옹스트롬(Å) 두께로 형성되고, 질화규소막(102)은 수십~수백 옹스트롬(Å) 두께로 형성되는데, 질화규소막(102)이 층간 절연막하에서 에칭 스토퍼 역할을 하거나, 또는 금속 배선층을 패터닝하기 위한 감광막 패턴의 형성시 ARC막(Anti-Reflection Coating, ARC)으로 사용될 수 있으며, ARC막으로 사용할 경우, 산화규소막의 상부에 한층 더 적층한다. In general, the silicon oxide film 103 is formed to be thousands of angstroms thick, and the silicon nitride film 102 is formed to be tens to hundreds of angstroms thick, and the silicon nitride film 102 serves as an etching stopper under an interlayer insulating film. In addition, or when forming a photoresist pattern for patterning a metal wiring layer can be used as an ARC (Anti-Reflection Coating, ARC), when used as an ARC film, further stacked on top of the silicon oxide film.

그리고, 층간 절연막(102,103)의 상부에는 감광제를 도포하여 감광막(104)을 형성하며, 이를 패터닝하는 과정은 하기와 같다. The photoresist 104 is formed by applying a photoresist on the interlayer insulating films 102 and 103, and the process of patterning the photoresist film is as follows.

기판(101)의 산화규소막(103) 상에 감광제를 도포하고, 150℃ 미만의 온도에서 베이킹(baking)한 후, 광 리소그래피 기술을 이용하여 상기 감광막 패턴을 형성하는데, 도 3과 같이, 상기 감광막(104)의 상부에 회로 패턴이 묘화된 노광 마스크(20)를 정렬하고, 조명 광학계로부터 사출된 빛을 상기 노광 마스크(20)로 입사시 켜, 렌즈(30)를 통해 상기 감광막 상에 결상시키면, 노광 마스크에 의해 가려지지 않은 부분의 감광막은 색이 변화된다. Applying a photosensitive agent on the silicon oxide film 103 of the substrate 101, baking at a temperature of less than 150 ℃, and then forming the photosensitive film pattern using optical lithography techniques, as shown in FIG. The exposure mask 20 in which the circuit pattern is drawn is arranged on the photosensitive film 104, and the light emitted from the illumination optical system is incident on the exposure mask 20, and an image is formed on the photosensitive film through the lens 30. As a result, the color of the photosensitive film of the portion not covered by the exposure mask is changed.

이후, 현상제를 도포하여 상기 감광막(104)을 현상하면 노광된 부분의 감광막이 제거되어 패턴(104a)이 도 4a와 같이 형성되고, 상기 감광막 패턴(104a)을 통하여 산화규소막(103)의 상면이 외부로 노출된다. Thereafter, when the photosensitive film 104 is developed by applying a developer, the photosensitive film of the exposed portion is removed to form a pattern 104a as shown in FIG. 4A, and the silicon oxide film 103 is formed through the photosensitive film pattern 104a. The top surface is exposed to the outside.

그러나, 도 4b와 같이, 노광과정에서 균일하게 노광량이 조절되지 않은 경우, 지역적으로 노광 조도가 불균일한 경우, 콘택홀의 폭(width)과 스페이스의 차가 발생한 경우, 현상 설비의 가장자리에서 발생하는 포커스 및 레벨링 재현성 불량, 플라즈마 에칭 공정에서 충분한 마진을 미확보 등의 이유로 인하여, 불완전하게 감광막 패턴(106)이 형성되고, 이로 인하여 콘택홀이 형성될 위치의 층간 절연막이 외부로 노출되지 않는다. However, as shown in FIG. 4B, when the exposure amount is not uniformly adjusted during the exposure process, when the exposure intensity is unevenly locally, when the difference between the width and the space of the contact hole occurs, the focus generated at the edge of the development facility and Due to poor leveling reproducibility, insufficient margin in the plasma etching process, or the like, the photosensitive film pattern 106 is incompletely formed, whereby the interlayer insulating film at the position where the contact hole is to be formed is not exposed to the outside.

따라서, 도 4b와 같이, 불완전하게 형성된 감광막 패턴(106)을 이용하여 웨이퍼 상의 산화규소막(103)과 질화규소막(102)의 일부를 에칭하기 위한 에칭 공정을 진행하면, 불완전한 감광막 패턴의 하부에 잔존하는 일부 감광막으로 인하여 에칭액이 상기 산화막(103)을 에칭할 수 없고, 콘택홀도 형성될 수 없다. Therefore, as shown in FIG. 4B, when an etching process for etching a portion of the silicon oxide film 103 and the silicon nitride film 102 on the wafer using the incompletely formed photosensitive film pattern 106 is performed, the lower portion of the incomplete photosensitive film pattern is formed. Due to the remaining photoresist, the etchant cannot etch the oxide film 103 and a contact hole cannot be formed.

이와 같이, 국부적으로 감광막의 패턴 불량으로 인하여, 층간 절연막에 콘택홀이 형성되지 않은 경우, 특수하게 제작된 마스크를 이용하여 비형성된 콘택홀의 해당 위치를 다시 에칭할 수 있으나, 부가공정으로 인하여 반도체 소자의 공정 수율이 감소되므로 본 발명에서는 감광막의 배선 패턴공의 에칭이 완벽하게 이루어졌는지 검사하는 공정을 제시한다. As described above, when a contact hole is not formed in the interlayer insulating layer due to a poor pattern of the photoresist layer, the corresponding position of the non-formed contact hole may be etched again using a specially manufactured mask. Since the process yield of is reduced, the present invention provides a process for checking whether the etching of the wiring pattern hole of the photosensitive film is completed.

감광막 패턴의 형성 후, 웨이퍼를 세정/건조하고, 도 5a 및 도 5b와 같이, 상기 감광막 패턴(104, 106) 상에 ARC막(Anti-Reflectance Coating,ARC, 108)을 증착한다. After formation of the photoresist pattern, the wafer is cleaned / dried, and an ARC film (Anti-Reflectance Coating, ARC, 108) is deposited on the photoresist patterns 104 and 106 as shown in FIGS. 5A and 5B.

상기 ARC막(108)은 일반적으로 유기(Organic) 성분과 무기(Inorganic) 성분으로 구분되며 유기성분(Organic Material)의 ARC막은 감광제와 같은 C, H, O 등의 성분을 가지며 점도가 높은 특성이 있고, 무기성분(Inorganic Material)의 ARC막은 SiO2 계열 또는 카본(C) 계열이 주성분이며, 상기 ARC막(108)은 하부에 위치된 상기 감광막 패턴(104, 106) 제거 공정 시, 신너(Thinner)에 의해 상기 감광막 패턴(104, 106)과 함께 박리되지 않은 재료로 선택한다. The ARC film 108 is generally divided into an organic component and an inorganic component. An ARC film of an organic material has components such as C, H, and O, such as a photosensitizer, and has high viscosity. The ARC film of an inorganic material is mainly composed of SiO 2 or carbon (C), and the ARC film 108 is thinner during the process of removing the photoresist patterns 104 and 106 located below. By using the photosensitive film pattern (104, 106) to select a material that does not peel off.

도 5a 및 도 5b와 같이, 상기 ARC막(108)은 감광막 패턴(104, 106)을 완전히 충진시킬 수 있는 두께로 상기 감광막의 상부에 증착되며, 이는 대략 1000Å∼5000Å사이이고, 증착 시간은 감광막 패턴(104, 106) 내부의 ARC막(108) 증착 속도에 따라 조절 가능하다. 5A and 5B, the ARC film 108 is deposited on top of the photoresist film to a thickness capable of completely filling the photoresist patterns 104 and 106, which is approximately 1000 m to 5000 m, and the deposition time is the photoresist layer. The deposition rate of the ARC film 108 inside the patterns 104 and 106 can be adjusted.

한편, 도 5b와 같이, 불완전 감광막 패턴(106)이 형성된 기판일 경우, 감광막 패턴의 내부에 ARC막(108)이 충진되어도 그 하부에는 감광막이 존재하게 된다. On the other hand, as shown in FIG. 5B, in the case of a substrate on which the incomplete photosensitive film pattern 106 is formed, the photoresist film is present even when the ARC film 108 is filled in the photosensitive film pattern.

그리고, 상기 ARC막(108)의 증착 공정 후, 상기 감광막(104,106)의 상부에 위치된 ARC막을 선택적으로 제거할 수 있도록, 산소기나 산소이온을 포함하는 플라즈마를 이용하여 상기 감광막(106)의 상부에 위치된 ARC막(108)이 제거되는 소정 두께(t)로 일반적인 애싱(Ashing) 공정을 수행한다.After the deposition process of the ARC film 108, the ARC film positioned on the photoresist films 104 and 106 may be selectively removed so that an upper portion of the photoresist film 106 may be formed using a plasma containing oxygen group or oxygen ion. The general ashing process is performed to a predetermined thickness t from which the ARC film 108 located at is removed.

이러한 애싱 공정은 상기 감광막 패턴(104,106) 상에 위치된 불필요하게 도 포된 ARC막(108)을 제거하기 위한 것으로서, 상기 감광막 일부가 상기 ARC막과 함께 제거될 수도 있으며, 이는 애싱 공정 조건에 따라 제거 두께의 조절이 가능하며, 상기 애싱공정은 신너를 이용하여 감광막의 선택적 제거 공정을 진행하기 전에 선행되어야 한다. This ashing process is to remove the unnecessarily applied ARC film 108 located on the photoresist patterns 104 and 106, and a portion of the photoresist film may be removed together with the ARC film, which is removed depending on the ashing process conditions. The thickness can be adjusted, and the ashing process must be preceded before the selective removal process of the photosensitive film using a thinner.

상기 애싱 공정은 산소의 반응 활성종을 이용하여 유기물로 이루어진 상기 감광막 패턴(104,106)Z과 ARC막을 연소시켜 기상으로 날려서 제거하는 것으로, 높은 radical density를 갖는 방전특성을 유지하는 것이 중요하다.The ashing process burns and removes the photoresist pattern 104 and 106 Z and the ARC film made of organic material using reactive active species of oxygen, and it is important to maintain a discharge characteristic having a high radical density.

후속 공정으로, 상기 감광막 패턴(104, 106)을 신너를 이용하여 선택적으로 기판으로부터 제거하면, 도 5a와 같이, 완벽하게 감광막 패턴(104)이 형성된 경우에는, 도 6a에서 도시된 바와 같이, 감광막(104) 만이 신너에 의해 기판으로부터 완전하게 박리되기 때문에 감광막 패턴(104) 내부에 존재하는 ARC막이 ARC막 기둥(109) 형태로 노출된다. In a subsequent process, when the photoresist patterns 104 and 106 are selectively removed from the substrate using a thinner, as shown in FIG. 6A, when the photoresist pattern 104 is completely formed, as shown in FIG. Since only 104 is completely peeled off from the substrate by the thinner, the ARC film existing inside the photosensitive film pattern 104 is exposed in the form of the ARC film pillar 109.

이는 즉, 감광막 패턴(104) 내부에 존재하던 ARC막(108)이 층간 절연막(103) 상에 증착되어 있으므로, 신너에 의해 제거되지 않기 때문에, 층간 절연막(103) 상에 돌출되는 것이다. That is, since the ARC film 108 existing inside the photosensitive film pattern 104 is deposited on the interlayer insulating film 103, it is not removed by the thinner, so that it protrudes on the interlayer insulating film 103.

이러한 ARC막 기둥(109)의 돌출 개수를 검사함으로써, 감광막 패턴 형성 불량 유무를 확인할 수 있다. By inspecting the number of protrusions of the ARC film pillars 109, it is possible to confirm whether or not the photoresist pattern is poorly formed.

하지만, 도 5b와 같이, 감광막 패턴(106)이 불완전하게 형성된 경우, 감광막이 신너에 의해 기판 상면에서 박리됨과 동시에 불완전하게 형성된 감광막 패턴(106) 하부에 위치된 일부 감광막도 신너에 반응하여 기판으로부터 제거되기 때문 에, 도 6b와 같이, 콘택홀 형성 위치에 일부의 ARC막 기둥(110)이 유실된 형태로 검사된다. However, as shown in FIG. 5B, when the photoresist pattern 106 is incompletely formed, the photoresist film is peeled off the upper surface of the substrate by the thinner and at the same time, some photoresist positioned under the incompletely formed photoresist pattern 106 also responds to the thinner from the substrate. Since it is removed, as shown in Figure 6b, a portion of the ARC film pillar 110 is inspected in the form of missing contact hole formation position.

즉, 도 6a와 같이, 콘택홀이 형성되어 있어야 하는 위치에, ARC막 기둥(109)이 모두 존재하면 상기 감광막 패턴 에칭이 정확하게 이루어진 것이고, 도 6b에서 도시된 바와 같이, ARC막 기둥(110)의 개수가 모두 존재하지 않는 경우에는 감광막 패턴 에칭이 불완전하게 이루어진 것이다. That is, as shown in FIG. 6A, when all of the ARC film pillars 109 are present at the positions where the contact holes should be formed, the photoresist pattern etching is accurately performed. As shown in FIG. 6B, the ARC film pillars 110 may be formed. In the case where the number of N is not present, the photoresist pattern etching is incomplete.

본 발명에 따른 방법으로 형성된 ARC막 기둥(109, 110)은 육안검사(Visual Inspection)를 통해 용이하게 식별할 수 있다. The ARC membrane pillars 109 and 110 formed by the method according to the present invention can be easily identified through visual inspection.

이러한 방법을 통하여 완전하게 감광막 패턴 공정이 형성되었다고 판단된 경우에는, 상기 기판상에 존재하는 상기 ARC막 기둥(109, 110)은 마스크를 이용하여 에칭함으로써 기판 상면에서 완전히 제거할 수 있고, 본 발명에 따른 방법을 통하여 감광막 패턴 형성 공정의 신뢰성이 확인되었으므로 동일한 조건하에서 감광막 패턴 형성 공정을 진행하여 층간 절연막에 콘택홀을 제작한다. When it is determined that the photoresist pattern process is completely formed through this method, the ARC film pillars 109 and 110 existing on the substrate can be completely removed from the upper surface of the substrate by etching using a mask. Since the reliability of the photoresist pattern forming process was confirmed through the method according to the above method, the photoresist pattern forming process was performed under the same conditions to fabricate a contact hole in the interlayer insulating film.

또한, 감광막 패턴의 에칭 불량이 발생한 기판 또한 ARC막 기둥(110)을 제거하고, 감광막 패터닝 공정의 조건을 재정비하여, 감광막 패터닝 공정을 재진행한다. In addition, the substrate on which the etching failure of the photoresist pattern occurs, the ARC film pillar 110 is also removed, the conditions of the photoresist patterning process are rearranged, and the photoresist patterning process is resumed.

이와 같은 방법으로 감광막 패턴 형성 불량을 제거하여, 층간 절연막 상에 감광막에 의한 미세한 패턴 마스크를 형성되었으므로, 이를 이용하여, 도 7 및 도 8과 같이, 층간 절연막에 콘택홀을 형성한다. In this manner, since the poor photoresist pattern formation is removed to form a fine pattern mask by the photoresist on the interlayer insulating film, a contact hole is formed in the interlayer insulating film using the same, as shown in FIGS. 7 and 8.

상기 감광막(104)의 콘택홀 패턴을 통하여 노출된 산화규소막(103)과 질화규 소막(102)을 플라즈마 에칭을 통해 차례로 에칭함에 따라, 콘택홀(112)이 형성되고, 상기 콘택홀(107) 내부의 퇴적물을 제거할 수 있도록, 아르곤, 수소 및 산소를 함유하는 플라즈마를 사용하여 구멍의 바닥으로부터 반응 생성물을 제거한 후, 그 내부에 스퍼터링(sputtering) 공정을 수행하여, 층간 절연막 내부에 금속(114)을 증착한다. As the silicon oxide film 103 and the silicon nitride film 102 exposed through the contact hole pattern of the photosensitive film 104 are sequentially etched through plasma etching, a contact hole 112 is formed, and the contact hole 107 is formed. After removing the reaction product from the bottom of the hole using a plasma containing argon, hydrogen, and oxygen so as to remove the internal deposits, a sputtering process is performed therein, so that a metal ( 114).

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기한 방법으로 반도체 소자의 절연막 상에 콘택홀을 형성함에 따라, 본 발명은 다음과 같은 효과를 갖는다.As the contact hole is formed on the insulating film of the semiconductor device by the above method, the present invention has the following effects.

본 발명에 따른 반도체 소자 제조 방법은 첫째, 감광막 패턴 형성 유무를 검사한 후, 층간 절연막을 에칭하여 절연막의 콘택홀을 형성함으로써, 콘택홀 형성 불량에 따른 반도체 소자 불량을 개선할 수 있다. In the method of fabricating a semiconductor device according to the present invention, first, by inspecting the photoresist pattern formation and then etching the interlayer insulating film to form a contact hole of the insulating film, it is possible to improve semiconductor device defects due to poor contact hole formation.

또한, 본 발명에 따른 반도체 소자 제조 방법은 감광막 패턴의 형성 유무를 용이하게 검사할 수 있으므로, 검사 진행시간을 단축하여 생산 수율을 향상시킬 수 있다. In addition, the semiconductor device manufacturing method according to the present invention can easily inspect the presence or absence of the formation of the photosensitive film pattern, it is possible to shorten the inspection progress time to improve the production yield.

더 나아가, 감광막 패턴 형성 불량 유무에 따른 에칭 불량 원인을 조기에 파악할 수 있으므로 에칭 불량 공정 변수를 제거하여 공정 효율을 향상시킬 수 있다. Furthermore, since the cause of the etching failure due to the photoresist pattern formation failure can be identified at an early stage, the process efficiency can be improved by removing the etching failure process variable.

그리고, 감광막 패턴 불량 검사 후, 그 상부에 형성된 ARC막 기둥을 제거하고 다시 감광막 패턴을 형성하여, 절연막의 콘택홀을 제작할 수 있으므로 공정 로스를 감소시킬 수 있다. After the photoresist pattern defect inspection, the ARC film pillar formed on the upper portion thereof is removed, and the photoresist pattern is formed again, so that contact holes of the insulating film can be manufactured, thereby reducing process loss.

Claims (5)

실리콘 기판상의 절연막에 콘택홀을 형성하기 위한 감광막 패턴 불량 검사 방법에 있어서, In the photosensitive film pattern defect inspection method for forming a contact hole in the insulating film on the silicon substrate, 상기 절연막 상에 감광제를 도포, 노광, 현상하여 감광막 패턴을 형성하는 단계;Coating, exposing and developing a photoresist on the insulating film to form a photoresist pattern; 상기 감광막의 상부에 ARC(Anti Reflective Coating)막을 증착하는 단계;Depositing an ARC (Anti Reflective Coating) film on the photoresist; 상기 감광막의 상면에 위치한 상기 ARC막을 선택적으로 제거할 수 있도록 애싱공정을 실행하는 단계;Performing an ashing process to selectively remove the ARC film located on the upper surface of the photosensitive film; 상기 감광막만을 선택적으로 제거할 수 있는 용제를 사용하여 상기 기판으로부터 상기 감광막을 선택적으로 제거하는 단계;Selectively removing the photoresist film from the substrate using a solvent capable of selectively removing only the photoresist film; 콘택홀 형성 위치에 상기 ARC막의 존재 유무를 확인하는 검사 단계An inspection step of confirming the presence or absence of the ARC film at the contact hole formation position 를 포함하는 것을 특징으로 하는 반도체 소자의 감광막 패턴 결함 검사 방법.Photosensitive film pattern defect inspection method of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 감광막은 선택적으로 제거하는 상기 용제는 신너(thinner)인 것을 특징으로 하는 반도체 소자의 콘택홀 결함 검사 방법.And the solvent for selectively removing the photosensitive film is a thinner. 제 1 항에 있어서, The method of claim 1, 상기 애싱 공정은 상기 ARC막의 재료에 따라 오존 애싱 또는 플라즈마 애싱을 선택적으로 시행하는 것을 특징으로 하는 반도체 소자의 콘택홀 결함 검사 방법.And the ashing process selectively performs ozone ashing or plasma ashing according to the material of the ARC film. 실리콘 기판상의 절연막에 콘택홀을 형성하는 반도체 소자의 콘택홀 형성 방법 있어서, In the method of forming a contact hole in a semiconductor device for forming a contact hole in the insulating film on the silicon substrate, 상기 기판 상면에 감광제를 도포, 노광, 현상하여 형성된 감광막 패턴을 형성하는 단계;Forming a photoresist pattern formed by coating, exposing and developing a photoresist on the upper surface of the substrate; 상기 감광막의 상부에 ARC막을 증착시키는 단계;Depositing an ARC film on the photoresist; 상기 감광막의 상면에 위치된 상기 ARC막만을 상기 기판으로부터 선택적으로 제거할 수 있도록 애싱 공정을 수행하는 단계;Performing an ashing process to selectively remove only the ARC film located on the upper surface of the photosensitive film from the substrate; 상기 감광막만을 선택적으로 제거할 수 있는 용제를 사용하여 상기 기판으로부터 상기 감광막을 선택적으로 제거하는 단계;Selectively removing the photoresist film from the substrate using a solvent capable of selectively removing only the photoresist film; 콘택홀 형성 위치에 상기 ARC막이 존재하는지 유무를 확인하는 검사 단계;Checking whether the ARC film is present at a contact hole forming position; 상기 ARC막의 존재 유무 검사 결과에 따라 감광막 패턴 형성 단계를 조정하여, 상기 절연막 상에 감광막 패턴을 재형성하는 단계와;Adjusting the photoresist pattern forming step according to a test result of the presence or absence of the ARC film to re-form the photoresist pattern on the insulating film; 상기 감광막 패턴을 따라 상기 기판의 절연막에 콘택홀을 형성하는 단계;Forming a contact hole in the insulating film of the substrate along the photoresist pattern; 를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.Contact hole forming method of a semiconductor device comprising a. 제 4 항에 있어서, The method of claim 4, wherein 상기 애싱 공정은 상기 ARC막의 재료에 따라 오존 애싱 또는 플라즈마 애싱을 선택적으로 시행하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.And the ashing process selectively performs ozone ashing or plasma ashing according to the material of the ARC film.
KR1020050104103A 2005-11-02 2005-11-02 Method of inspecting photoresist pattern defect of semiconductor device and method of forming contact hole of semiconductor device using same Expired - Fee Related KR100644050B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050104103A KR100644050B1 (en) 2005-11-02 2005-11-02 Method of inspecting photoresist pattern defect of semiconductor device and method of forming contact hole of semiconductor device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104103A KR100644050B1 (en) 2005-11-02 2005-11-02 Method of inspecting photoresist pattern defect of semiconductor device and method of forming contact hole of semiconductor device using same

Publications (1)

Publication Number Publication Date
KR100644050B1 true KR100644050B1 (en) 2006-11-10

Family

ID=37654106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104103A Expired - Fee Related KR100644050B1 (en) 2005-11-02 2005-11-02 Method of inspecting photoresist pattern defect of semiconductor device and method of forming contact hole of semiconductor device using same

Country Status (1)

Country Link
KR (1) KR100644050B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865457B1 (en) * 2007-08-16 2008-10-28 주식회사 동부하이텍 How to check the stability of the cleaning process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002168795A (en) 2000-11-10 2002-06-14 Internatl Business Mach Corp <Ibm> Resist pattern inspection device and inspection method
KR20040086124A (en) * 2003-03-26 2004-10-08 가부시키가이샤 니콘 Defect inspection apparatus, defect inspection method, and hole pattern inspection method
KR20050028521A (en) * 2003-09-18 2005-03-23 삼성전자주식회사 Pattern inspection system detectable fail and method for detecting fails of pattern using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002168795A (en) 2000-11-10 2002-06-14 Internatl Business Mach Corp <Ibm> Resist pattern inspection device and inspection method
KR20040086124A (en) * 2003-03-26 2004-10-08 가부시키가이샤 니콘 Defect inspection apparatus, defect inspection method, and hole pattern inspection method
KR20050028521A (en) * 2003-09-18 2005-03-23 삼성전자주식회사 Pattern inspection system detectable fail and method for detecting fails of pattern using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865457B1 (en) * 2007-08-16 2008-10-28 주식회사 동부하이텍 How to check the stability of the cleaning process

Similar Documents

Publication Publication Date Title
KR100905827B1 (en) Method for forming hard mask pattern in semiconductor device
JP2008091851A (en) Method of forming hard mask pattern of semiconductor device
JP2004134574A (en) Manufacturing method of semiconductor device
KR20100134418A (en) Contact hole formation method using spacer patterning process
US8748313B2 (en) Electroforming technique for mask formation
KR100644050B1 (en) Method of inspecting photoresist pattern defect of semiconductor device and method of forming contact hole of semiconductor device using same
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
KR20230165459A (en) Method for forming photoresist patterns and method for forming patterns
KR20110077484A (en) Method of forming fine pattern of semiconductor device
KR100687423B1 (en) Defect inspection method of semiconductor device
KR100752180B1 (en) Contact hole formation method of semiconductor device
TW200421440A (en) Method for increasing adhesion of rework photoresist on oxynitride film
KR20100024144A (en) Method of forming patterns for semiconductor device
KR100659861B1 (en) Semiconductor device inspection method
KR100527583B1 (en) Manufacturing method for semiconductor device
KR100333537B1 (en) Contact manufacturing method of semiconductor device
KR100710193B1 (en) Method of forming a semiconductor device
KR100752171B1 (en) Method of manufacturing semiconductor device
KR19990072607A (en) Method of manufacturing semiconductor device
KR20010064971A (en) Method for forming pattern in semiconductor processing
CN111856874A (en) Mask pattern repairing method and mask plate
KR20060113282A (en) Manufacturing method of semiconductor device
KR20000014553A (en) Method for fabricating semiconductor device and mask used thereof
KR20040035120A (en) Method for manufacturing liquid crystal display
KR20080060549A (en) Trench Formation Method for Semiconductor Devices

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051102

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061101

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061101

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091026

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20101026

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee