[go: up one dir, main page]

KR100643155B1 - Method for producing a silicon substrate-monocrystalline thin film laminate - Google Patents

Method for producing a silicon substrate-monocrystalline thin film laminate Download PDF

Info

Publication number
KR100643155B1
KR100643155B1 KR1020050080098A KR20050080098A KR100643155B1 KR 100643155 B1 KR100643155 B1 KR 100643155B1 KR 1020050080098 A KR1020050080098 A KR 1020050080098A KR 20050080098 A KR20050080098 A KR 20050080098A KR 100643155 B1 KR100643155 B1 KR 100643155B1
Authority
KR
South Korea
Prior art keywords
single crystal
thin film
gan
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050080098A
Other languages
Korean (ko)
Inventor
권명석
조성일
장경화
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020050080098A priority Critical patent/KR100643155B1/en
Application granted granted Critical
Publication of KR100643155B1 publication Critical patent/KR100643155B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/817Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/815Bodies having stress relaxation structures, e.g. buffer layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages

Landscapes

  • Led Devices (AREA)

Abstract

실리콘 기판-단결정 GaN 박막 적층체의 제조방법이 제공된다.A method for producing a silicon substrate-monocrystalline GaN thin film laminate is provided.

본 발명에 따른 실리콘 기판-단결정 GaN 박막 적층체의 제조방법은 (a) 실리콘 단결정 기판을 반응기 내부에 투입하는 단계; (b) 상기 실리콘 단결정 기판을 열세정하는 단계; (c) 유기 갈륨 화합물 단독을 투입하여 선처리하는 단계; (d) 유기 갈륨 화합물과 암모니아를 함께 투입하여 다결정 GaN 완충층을 형성하는 단계; 및 (e) 유기 갈륨 화합물과 암모니아를 함께 투입하여 고온에서 단결정 GaN 박막을 형성하는 단계를 포함하는데, 사파이어(sapphire) 단결정 기판 대신에 실리콘 단결정 기판을 사용하기 때문에 제조원가를 절감하는 한편, 결정성이 우수한 GaN 에피박막을 실리콘 단결정 기판 상에 직접 적층함으로써 수직발광소자로써 이용할 수 있으며, 버퍼층을 이용하지 않기 때문에 작동개시전압을 낮출 수 있을 뿐만 아니라, 반응기 내의 서셉터의 오염으로 인한 공정재현성의 저하를 방지하고 제조비용을 절감할 수 있다.Method for producing a silicon substrate-monocrystalline GaN thin film laminate according to the present invention comprises the steps of (a) injecting a silicon single crystal substrate into the reactor; (b) thermally cleaning the silicon single crystal substrate; (c) pretreatment by adding an organic gallium compound alone; (d) adding an organic gallium compound and ammonia together to form a polycrystalline GaN buffer layer; And (e) injecting the organic gallium compound and ammonia together to form a single crystal GaN thin film at a high temperature, which uses a silicon single crystal substrate instead of a sapphire single crystal substrate, thereby reducing manufacturing costs and increasing crystallinity. By directly stacking an excellent GaN epi thin film on a silicon single crystal substrate, it can be used as a vertical light emitting device. Since the buffer layer is not used, the operation start voltage can be lowered and process reproducibility due to contamination of the susceptor in the reactor can be reduced. Prevent and reduce manufacturing costs.

Description

실리콘 기판-단결정 GaN 박막 적층체의 제조방법{Method of preparing silicon substrate-gallium nitride thin film laminated body}Method of preparing silicon substrate-gallium nitride thin film laminated body}

도 1은 종래기술에 따라 완충층을 사용함으로써 실리콘 기판 상에 GaN 박막을 적층한 예에 대한 개략적인 단면도이다.1 is a schematic cross-sectional view of an example in which a GaN thin film is deposited on a silicon substrate by using a buffer layer according to the prior art.

도 2는 본 발명에 따라 실리콘 단결정 기판상에 직접 단결정 GaN 박막을 적층한 적층체의 개략적인 단면도이다.2 is a schematic cross-sectional view of a laminate in which a single crystal GaN thin film is directly laminated on a silicon single crystal substrate according to the present invention.

도 3은 본 발명에 따른 실리콘 기판-단결정 GaN 박막 적층체의 제조방법을 제조방법을 순차적으로 나타내는 순서도이다.3 is a flowchart sequentially illustrating a method of manufacturing a silicon substrate-monocrystalline GaN thin film laminate according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

200...실리콘 단결정 기판 210...완충층200 Silicon single crystal substrate 210 buffer layer

220...GaN 박막220 ... GaN thin film

본 발명은 실리콘 기판-단결정 GaN 박막 적층체의 제조방법에 관한 것으로서, 더욱 상세하게는 실리콘 단결정 기판상에 직접 결정성이 우수한 GaN의 에피택셜(Epitaxial)층을 성장시키는 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a silicon substrate-monocrystalline GaN thin film laminate, and more particularly, to a method for growing an epitaxial layer of GaN having excellent crystallinity directly on a silicon single crystal substrate.

GaN는 밴드 갭(band gap) 에너지가 3.39eV인 직접 천이형 광폭 밴드 갭 반도체로서, 단파장 영역의 발광 소자의 제조에 유용한 물질이다. 이는 가시광 전 영역의 파장에서 작동하는 광방출 다이오드 소자(Lighting emitting diode), 단파장의 레이저 다이오드(Laser diode), 자외선 검출기 등에 이용될 수 있는 화합물 반도체이다.GaN is a direct transition wide band gap semiconductor having a band gap energy of 3.39 eV, and is a useful material for manufacturing a light emitting device having a short wavelength region. This is a compound semiconductor that can be used for a light emitting diode device, a short wavelength laser diode, an ultraviolet detector, and the like, which operate at the wavelength of all visible light.

그러나, 이와 같은 GaN는 융점에서 높은 질소 증기압 때문에 일반적인 액상의 결정 성장은 1500℃이상의 고온과 고압의 질소 압력이 필요하며, 이에 따라 대량 생산이 어렵다. 뿐만 아니라, 현재 사용할 수 있는 결정의 크기도 80㎟ 정도의 박판형이므로, 이를 소자 제작에 사용하기 어려운 점이 있다. 따라서, GaN를 이용한 소자는 이종 기판 상에 MOCVD(metal organic chemical vapor deposition), MBE(molecular beam epitaxy), HVPE(hydride or halide vapor phase epitaxy), SVPE(sublimitation vapor phase epitaxy)와 같은 기상 성장법에 의해 박막을 제조한다.However, since GaN has a high nitrogen vapor pressure at the melting point, the general liquid crystal growth requires a high pressure of 1500 ° C. or higher and a high pressure of nitrogen, thus making mass production difficult. In addition, since the size of the crystals that are currently available is about 80 mm 2, it is difficult to use them in device fabrication. Therefore, GaN-based devices can be applied to vapor growth methods such as metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), hydride or halide vapor phase epitaxy (HVPE), and sublimitation vapor phase epitaxy (SVPE) on heterogeneous substrates. To prepare a thin film.

이때, 이종 기판으로는 SiC나 사파이어(sapphire) 단결정이 이용되어 왔다. SiC는 고온에서 안정하고 GaN와 동일한 육방정계의 구조를 가지며, GaN와의 격자상수 및 열팽창계수 차가 사파이어보다 작고, 열전도도 및 전기 전도도가 우수한 장점이 있다. 그러나, 가격이 사파이어보다 비싸고, SiC 기판 내의 마이크로파이프(micropipe)가 GaN 박막으로 전파되어 GaN 소자의 특성을 떨어뜨리는 단점이 있다. At this time, SiC or sapphire single crystal has been used as a heterogeneous substrate. SiC is stable at high temperature and has the same hexagonal structure as GaN, and the difference in lattice constant and thermal expansion coefficient with GaN is smaller than that of sapphire, and has excellent thermal and electrical conductivity. However, the price is more expensive than sapphire, and the micropipes in the SiC substrate are propagated to the GaN thin film, thereby degrading the characteristics of the GaN device.

한편, 사파이어는 SiC와 마찬가지로 고온에서 안정하고 육방정계 구조를 가지며, 상대적으로 가격이 저렴하여 GaN 박막 제조에 널리 사용될 수 있으나, 사파이어는 GaN과의 격자상수차(약 16%) 및 열팽창계수차(약 35%)가 비교적 크기 때문에 GaN과의 계면에 스트레인(Strain)을 유발시키고, 그로 인해 결정내 격자 결함을 발생시켜 고품질의 GaN 박막 제조가 어렵기 때문에 제조된 소자의 수명을 단축시키고, 소자의 제조 수율 감소로 인한 제조비용의 증가요인이 된다.On the other hand, sapphire, like SiC, is stable at high temperature, has a hexagonal structure, and is relatively inexpensive, so that sapphire can be widely used in the manufacture of GaN thin films. About 35%) causes strain on the interface with GaN, which in turn causes lattice defects in the crystal, making it difficult to manufacture high quality GaN thin films, thereby shortening the lifespan of the fabricated device. The increase in manufacturing cost due to reduced production yield.

그러나, 실리콘 단결정 기판의 경우는 모든 반도체 기판 중에서 다른 기판소재와 비교될 수 없을 정도로 대면적의 고품위 단결정을 저가에 얻을 수 있으며, 메모리 등과 같은 실리콘 반도체의 집적 전자 소자와 질화물 반도체의 광전자소자와의 결합이 동일 기판 상에서 가능해진다는 장점이 있다. 또한, 부도체인 사파이어 기판이 이용되는 경우에 불가능하던 수직발광소자의 제조도 가능하다는 것도 장점으로 작용한다.However, in the case of silicon single crystal substrates, high-quality single crystals with a large area can be obtained at a low price so as to be incomparable with other substrate materials among all semiconductor substrates, and the integrated electronic devices of silicon semiconductors, such as memories, and the optoelectronic devices of nitride semiconductors The advantage is that bonding is possible on the same substrate. In addition, it is also an advantage that it is possible to manufacture a vertical light emitting device that was not possible when a sapphire substrate is used as a non-conductor.

하지만, 종래에는 실리콘 단결정 기판 상에 GaN의 에피택셜 성장이 두 소재간의 상이한 결정구조, 격자상수의 차이, 열팽창계수의 차이, 실리콘 기판에 대한 GaN의 젖음성(Wetting) 저하 등의 문제로 인하여 실리콘 단결정 기판상에 GaN 막의 직접 에피택셜 성장이 만족스럽지 못했다. 따라서, 부득이하게 실리콘 단결정 기판 과 GaN 막과의 사이에 결정질 또는 비정질의 완충층 등의 이종소재를 적층함으로써 상기 문제점을 해결하려고 하였는데, 이 경우 상기 완충층의 소재로 사용되는 재료로는 3C-SiC, 저온성장 GaN, AlN, GaAs, AlOx, Si3N4 등을 들 수 있다. 도 1에는 종래기술에 따라 이러한 완충층을 사용함으로써 실리콘 기판 상에 GaN 박막(220)을 적층한 예를 도시하였는데, 이러한 완충층은 MOCVD, MBE, HVPE, SVPE 등을 이용하여 형성시킬 수 있다. 그러나, 이처럼 실리콘 단결정 기판(200) 상에 완충층(210)을 적층하는 경우, 상기 완충층(210)의 높은 비저항에 의하여 발광 다이오드(Light emitting diode) 등의 발광소자의 작동개시전압(Turn-on voltage)이 증가하는 문제가 있으며, 특히, AlN을 완충층 재료로 사용하는 때에는 반응기 내부의 서셉터(Susceptor) 표면을 오염시키게 되어 공정재현성 불량 및 안쪽 반응기 셀 교체 주기가 감소하는 것에 의한 유지보수비용의 상승 등의 문제점이 있었다.However, conventionally, the epitaxial growth of GaN on a silicon single crystal substrate is due to problems such as different crystal structures between the two materials, differences in lattice constants, differences in thermal expansion coefficients, and degradation of wetting of GaN on the silicon substrate. Direct epitaxial growth of the GaN film on the substrate was not satisfactory. Therefore, inevitably, the above problems have been solved by stacking heterogeneous materials such as a crystalline or amorphous buffer layer between the silicon single crystal substrate and the GaN film. In this case, the material used as the material of the buffer layer is 3C-SiC, low temperature. Growth GaN, AlN, GaAs, AlOx, Si 3 N 4 and the like. 1 illustrates an example in which a GaN thin film 220 is stacked on a silicon substrate by using such a buffer layer according to the prior art. The buffer layer may be formed using MOCVD, MBE, HVPE, SVPE, or the like. However, when the buffer layer 210 is stacked on the silicon single crystal substrate 200 as described above, a turn-on voltage of a light emitting device such as a light emitting diode is increased due to the high specific resistance of the buffer layer 210. ), Especially when AlN is used as a buffer layer material, contaminates the susceptor surface inside the reactor, increasing maintenance costs due to poor process reproducibility and reduced internal reactor cell replacement cycles. There was a problem.

대한민국 공개특허공보 제2001-38505호에는 실리콘 기판 상에 절연체로서 실리콘산화물 또는 실리콘질화물로 이루어진 막을 적층한 후, 그 상부에 저온 GaN 막을 적층하고, 최종적으로 GaN 단결정을 제조하는 방법이 개시되어 있으나, 단결정 GaN를 얻기 위하여 너무 많은 공정을 채택하고 있기 때문에 공정효율이 떨어진다는 문제점이 있으며, 실리콘 기판과 상기 GaN 박막이 절연되기 때문에 전자소자로서의 활용도가 낮다는 단점이 있었다.Korean Laid-Open Patent Publication No. 2001-38505 discloses a method of laminating a film made of silicon oxide or silicon nitride as an insulator on a silicon substrate, then laminating a low temperature GaN film thereon, and finally manufacturing a GaN single crystal. Since too many processes are employed to obtain single crystal GaN, there is a problem in that process efficiency is low, and since the silicon substrate and the GaN thin film are insulated, there is a disadvantage that the utilization as an electronic device is low.

또한, 대한민국 등록특허공보 제388011호에는 (0001), (1102), (1120) 중 어느 하나의 면을 갖는 ????Al2O3 기판과, (100), (111)면 중 어느 한 면을 갖는, 실 리콘기판, SiC기판, MgAl2O4 기판, GaN 단결정기판 및 GaN 박막으로 구성된 그룹으로부터 선택된 어느 하나의 기판; 상기 기판 상에 0.3∼1000㎛두께로 형성된 (0001)방향의 GaN 단결정 박막; 및, 상기 GaN 단결정 박막 상에 형성된 IDT전극패턴을 포함하는 GaN박막의 SAW필터가 개시되어 있으나, 실제로 기판으로 사용된 것은 (0001)면을 갖는 α-Al2O3 기판(사파이어 기판)일 뿐, 어떠한 기술적인 수단에 의하여 실리콘 기판 상에 우수한 단결정 GaN 박막을 형성할 수 있는지에 대하여 여하한 언급이 없다.In addition, the Republic of Korea Patent Publication No. 388011 has a ??? Al 2 O 3 substrate having any one of (0001), (1102), (1120), and any one of (100), (111) Any one selected from the group consisting of a silicon substrate, a SiC substrate, an MgAl 2 O 4 substrate, a GaN single crystal substrate, and a GaN thin film having a surface; A GaN single crystal thin film (0001) formed on the substrate at a thickness of 0.3 to 1000 µm; And a SAW filter of a GaN thin film including an IDT electrode pattern formed on the GaN single crystal thin film, but actually used as a substrate is only an α-Al 2 O 3 substrate (sapphire substrate) having a (0001) plane. There is no mention as to which technical means can form an excellent single crystal GaN thin film on a silicon substrate.

본 발명이 이루고자 하는 기술적 과제는 상기와 같은 종래기술의 문제점을 해결하기 위하여, 기존의 SiC나 사파이어(sapphire) 단결정 기판 대신에 실리콘 단결정 기판을 사용하여 제조원가를 절감하는 한편, 수직발광소자의 제작이 용이하게 하는 실리콘 기판-단결정 GaN 박막 적층체의 제조방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to reduce the manufacturing cost by using a silicon single crystal substrate instead of the conventional SiC or sapphire (sapphire) single crystal substrate in order to solve the problems of the prior art as described above, the production of a vertical light emitting device It is to provide a method for producing a silicon substrate-single crystal GaN thin film laminate that facilitates this.

본 발명은 상기 기술적 과제를 달성하기 위하여,The present invention to achieve the above technical problem,

(a) 실리콘 단결정 기판을 반응기 내부에 투입하는 단계; (b) 상기 실리콘 단결정 기판을 열세정하는 단계; (c) 유기 갈륨 화합물 단독을 투입하여 선처리하는 단계; (d) 유기 갈륨 화합물과 암모니아를 함께 투입하여 다결정 GaN 완충층을 형성하는 단계; 및 (e) 유기 갈륨 화합물과 암모니아를 함께 투입하여 고온에서 단결정 GaN 박막을 형성하는 단계를 포함하는 실리콘 기판-단결정 GaN 박막 적층체의 제조방법을 제공한다. (a) introducing a silicon single crystal substrate into the reactor; (b) thermally cleaning the silicon single crystal substrate; (c) pretreatment by adding an organic gallium compound alone; (d) adding an organic gallium compound and ammonia together to form a polycrystalline GaN buffer layer; And (e) injecting an organic gallium compound and ammonia together to form a single crystal GaN thin film at a high temperature.

이하, 본 발명을 더욱 상세하게 설명한다.Hereinafter, the present invention will be described in more detail.

본 발명에 따른 실리콘 기판-단결정 GaN 박막 적층체의 제조방법은 실리콘 기판 상에 직접 고품위의 단결정 GaN 박막을 적층함으로써 메모리 등과 같은 실리콘 반도체의 집적 전자 소자와 질화물 반도체의 광전자소자와의 결합이 동일 기판 상에서 가능해 지며, 수직발광소자의 제조도 가능하다는 특징이 있다.In the method for manufacturing a silicon substrate-monocrystalline GaN thin film laminate according to the present invention, a high-quality single crystal GaN thin film is directly deposited on a silicon substrate so that the combination of an integrated electronic device of a silicon semiconductor such as a memory and an optoelectronic device of a nitride semiconductor is the same. It is possible in the above, it is possible to manufacture a vertical light emitting device.

도 2는 본 발명에 따라 제조된 실리콘 기판-단결정 GaN 박막 적층체의 개략도이다. 도 2를 참조하면, 본 발명에 따른 실리콘 기판-단결정 GaN 박막 적층체는 여하한 완충층이 적층되어 있지 않으며, 실리콘 단결정 기판 상에 직접 단결정 GaN 박막이 적층되어 있다는 것을 알 수 있다.2 is a schematic diagram of a silicon substrate-monocrystalline GaN thin film laminate prepared according to the present invention. Referring to FIG. 2, it can be seen that in the silicon substrate-monocrystalline GaN thin film laminate according to the present invention, no buffer layer is laminated and the single crystal GaN thin film is directly laminated on the silicon single crystal substrate.

도 3은 본 발명의 일 실시예에 따른 실리콘 기판??단결정 GaN 박막 적층체의 제조방법을 보이는 순서도이다.3 is a flowchart illustrating a method of manufacturing a silicon substrate ?? single crystal GaN thin film laminate according to an embodiment of the present invention.

도 3을 참조하면 실리콘 단결정 기판(200)을 반응기 내부에 투입하는 단계(S1단계), 상기 실리콘 단결정 기판(200)을 열세정하는 단계(S2단계), 유기 갈륨 화합물 단독을 투입하여 선처리함으로써 상기 실리콘 단결정 기판(200) 상에 Ga 금속층을 형성하는 단계(S3단계), 상기 Ga 금속층 상에 다결정 GaN 완충층을 형성하는 단계(S4단계) 및 최종적으로 단결정 GaN 박막을 형성하는 단계(S5단계)로 이루어진다.Referring to FIG. 3, the silicon single crystal substrate 200 is introduced into a reactor (step S1), the silicon single crystal substrate 200 is thermally cleaned (step S2), and the organic gallium compound is added alone to pretreat the silicon. Forming a Ga metal layer on the single crystal substrate 200 (step S3), forming a polycrystalline GaN buffer layer on the Ga metal layer (step S4), and finally forming a single crystal GaN thin film (step S5). .

S1단계를 보면, 일반적으로 GaN막은 MOCVD(metal organic chemical vapor deposition) 장비, MBE(molecular beam epitaxy) 장비, VPE(vapor phase epitaxy) 장비 또는 HVPE(hydride vapor phase epitaxy) 장비 등을 이용하여 증착할 수 있으나, 본 실시예에서는 금속유기 화학 기상증착(MOCVD) 장비를 사용하였다. 상기 장비의 내부 반응기에 투입하는 실리콘 단결정 기판(111)은 당업계에서 통상적으로 사용되는 것이면 특별히 한정할 필요가 없으며 통상의 벤더(Vendor)를 통하여 구입할 수 있다. 상기 실리콘 단결정 기판(111)은 상기 GaN막(002)의 적층을 위하여 오염되지 않은 상태를 유지할 필요가 있기 때문에 상기 반응기 내부에 투입하기 전에 세척을 할 필요가 있다. In the step S1, a GaN film is generally deposited using metal organic chemical vapor deposition (MOCVD) equipment, molecular beam epitaxy (MBE) equipment, vapor phase epitaxy (VPE) equipment, or hydride vapor phase epitaxy (HVPE) equipment. However, in this embodiment, metal organic chemical vapor deposition (MOCVD) equipment was used. The silicon single crystal substrate 111 introduced into the internal reactor of the equipment is not particularly limited as long as it is commonly used in the art and may be purchased through a conventional vendor. Since the silicon single crystal substrate 111 needs to be kept in an uncontaminated state for the lamination of the GaN film 002, it is necessary to wash the silicon single crystal substrate 111 before entering the reactor.

다음으로, S2단계에서는 상기 실리콘 단결정 기판(111)을 열세정하게 되는데, 상기 기판을 반응기 내부의 서셉터(Susceptor)에 고정시키고, 반응기 내부를 3×10-2torr의 진공압력으로 유지하며 충분히 배기한 후, 수소 기체를 주입한다. 이러한 열세정은 미세한 유기 이물질 등과 같은 오염물을 제거함과 동시에 상기 실리콘 단결정 기판의 GaN막이 적층될 면을 물리적, 화학적으로 개질할 수 있다.Next, in step S2, the silicon single crystal substrate 111 is thermally cleaned, and the substrate is fixed to a susceptor in the reactor, and the reactor is maintained at a vacuum pressure of 3 × 10 -2 torr and exhausted sufficiently. After that, hydrogen gas is injected. Such thermal cleaning may remove physical contaminants such as fine organic foreign substances and at the same time, physically and chemically modify the surface on which the GaN film of the silicon single crystal substrate is stacked.

S3단계에서 사용될 수 있는 유기 갈륨 화합물은 갈륨 소스로 사용되는 것으로서 당업계에서 통상적으로 사용되는 것이면 특별히 제한되지는 않으며, 예컨대, 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)일 수 있다. 종래기술에 의하면 본 단계에서 암모니아를 사용함으로써 사파이어 기판을 질화처리하는데, 만일 실리콘 기판을 암모니아를 사용하여 질화처리 하게 되면 암모니아와 상기 실리콘이 직접 반응하여 질화실리콘막을 형성하기 때문에 고품위의 GaN의 성장을 방해하게 되므로, 본 발명에서는 이러한 질화처리대신에 유기 갈륨 화합물을 사용하여 선처리하게 된다. 상기 선처리 단계에서는 상기 유기 갈륨 화합물을 분해하여 상기 실리콘 기판의 표면에 얇은 금속성 Ga 층이 물리적 화학적으로 흡착되도록 유도하는데, 상기 금속성 Ga층의 역할은 실리콘 기판과 후에 증착될 단결정 GaN 박막 사이의 젖음성(wetting)을 향상시키고, 응력을 완화시키며, 핵생성 기구 등을 변화시켜 실리콘 기판 상에 고품위의 GaN 에피박막을 형성시킬 수 있도록 하는 것이다. 상기 금속성 Ga층은 추후에 고온 GaN 층의 성장시 GaN 층 내로 확산, 흡수되어 동일한 상(phase)로 위치하게 되기 때문에 최종 적층구조는 실리콘기판/단결정 GaN 박막 적층구조가 된다.     The organic gallium compound that can be used in the step S3 is used as a gallium source and is not particularly limited as long as it is commonly used in the art, for example, may be trimethylgallium (TMGa) or triethylgallium (TEGa). According to the prior art, the sapphire substrate is nitrided by using ammonia in this step. If the silicon substrate is nitrided using ammonia, ammonia and silicon are directly reacted to form a silicon nitride film, thereby increasing the growth of high quality GaN. In the present invention, the organic gallium compound is used instead of the nitriding treatment. In the pretreatment step, the organic gallium compound is decomposed to induce a physical chemical adsorption of a thin metallic Ga layer on the surface of the silicon substrate. The role of the metallic Ga layer is wettability between the silicon substrate and the single crystal GaN thin film to be deposited later. It is possible to form high quality GaN epitaxial films on silicon substrates by improving wetting, relieving stress, and changing nucleation mechanisms. Since the metallic Ga layer is later diffused and absorbed into the GaN layer when the high temperature GaN layer is grown, the final laminated structure becomes a silicon substrate / single crystal GaN thin film stacked structure.

상기 S3 단계의 선처리 온도는 450∼550℃이고 선처리 시간은 10분 이하일 수 있는데, 상기 온도범위는 S3 단계의 다음 단계인 S4 단계의 온도와 동일하게 함으로써 공정효율을 증가시키기 위함이며, 상기 선처리 시간이 10분을 초과하는 때에는 금속성 Ga의 생성량이 너무 많이지고, 두께가 너무 두꺼워지기 때문에 바람직하지 않다. The pretreatment temperature of the step S3 is 450 ~ 550 ℃ and the pretreatment time may be 10 minutes or less, the temperature range is to increase the process efficiency by the same as the temperature of step S4, the next step of the S3 step, the pretreatment time When the amount exceeds 10 minutes, the amount of metallic Ga generated is too large and the thickness becomes too thick, which is not preferable.

다음으로, S4 단계에서는 Ga 소스로서 유기 갈륨 화합물을 사용하고, N 소스로서 암모니아를 사용하여, 상기 Ga 금속층 상에 다결정 GaN 완충층을 형성하게 된다. 본 단계의 온도 역시 450∼550℃인 것이 바람직한데, 상기 온도가 450℃미만인 때에는 핵생성 밀도가 너무 높거나 비정질층이 증착되게 되며, 550℃를 초과하는 때에는 핵생성밀도가 너무 낮아서 젖음성과 표면거칠기가 열악해질 염려가 있다. Next, in step S4, an organic gallium compound is used as a Ga source, and ammonia is used as an N source to form a polycrystalline GaN buffer layer on the Ga metal layer. The temperature of this step is also preferably 450 ~ 550 ℃, when the temperature is less than 450 ℃ nucleation density is too high or the amorphous layer is deposited, when the temperature exceeds 550 ℃ nucleation density is too low to wet and surface There is a risk of roughness.

마지막으로, S5 단계에서는 고온 하에서 유기 갈륨 화합물과 암모니아를 사용하여 상기 다결정 GaN 완충층 상부에 GaN층을 고온 성장시키며 에피성장을 하게 된다. 본 단계의 온도는 800℃ 이상인 것이 바람직한데, 상기 온도가 800℃ 미만인 때에는 결정성과 광학적, 전기적 성질의 품위가 낮아지는 문제가 있기 때문에 바람직하지 않다. 본 단계를 통하여 상기 금속성 Ga층, 다결정 GaN 완충층 및 최종적인 고온 성장 GaN 층은 일체화 되며 동일한 단결정구조를 갖게 된다. Finally, in the S5 step, the GaN layer is grown at high temperature on the polycrystalline GaN buffer layer by using an organic gallium compound and ammonia under high temperature to perform epitaxial growth. It is preferable that the temperature of this step is 800 degreeC or more, but when the temperature is less than 800 degreeC, since the quality of crystallinity, optical, and electrical property becomes low, it is not preferable. Through this step, the metallic Ga layer, the polycrystalline GaN buffer layer and the final high temperature grown GaN layer are integrated and have the same single crystal structure.

한편, 본 발명에서는 S3단계 이후에 250∼350℃의 저온에서 유기 갈륨 화합물과 암모니아를 함께 투입하며 비정질 GaN층을 적층하는 단계를 더 포함할 수 있는데, 이 경우에는 상기 비정질 GaN층이 실리콘 기판 표면의 질화 또는 Si3N4의 생성을 효과적으로 억제할 수 있으며, 실리콘 기판 표면 위의 GaN의 젖음성을 증대시켜 줄 수 있다. 즉, 비정질 GaN층의 실리콘 기판상에의 젖음성이 다결정 GaN층의 그것보다 우수하기 때문에 이러한 비정질 GaN층을 생성시킴으로써 젖음성을 향상시킬 수 있는 것이다On the other hand, the present invention may further comprise the step of laminating an amorphous GaN layer by adding an organic gallium compound and ammonia together at a low temperature of 250 ~ 350 ℃ after step S3, in which case the amorphous GaN layer is a silicon substrate surface Nitride or the formation of Si 3 N 4 can be effectively suppressed, and the wettability of GaN on the surface of the silicon substrate can be increased. That is, since the wettability of the amorphous GaN layer on the silicon substrate is superior to that of the polycrystalline GaN layer, the wettability can be improved by generating such an amorphous GaN layer.

이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to preferred examples, but the present invention is not limited thereto.

실시예 1Example 1

유기금속 화학 기상증착(MOCVD) 장치(VTS, SOLOMON HR1010M)를 사용하고 기판으로서 가로 10mm, 세로 10mm, 높이 0.4∼0.7 mm의 규격을 가지는 실리콘 단결정 기판을 사용하여 상기 장치의 내부에 있는 서셉터(Susceptor)에 고정하였다. 상기 장치의 반응기 내부의 압력을 3×10-2torr으로 유지하며 충분히 배기한 후, 수소(H2)기체(유량 2.4 slm)를 주입하고, 서셉터의 온도를 섭씨 1100℃로 하여 5분 간 가열하였다. 이어서, 트리메틸갈륨(TMGa)기체를 유량 7 sccm 으로 공급하여 상기 실리콘 기판을 선처리하였다. 이때의 공정조건은 온도 500℃ 이었으며 압력은 300 Torr 이었다. 다음으로, 동일한 온도에서 트리메틸갈륨(TMGa)기체(유량 7 sccm) 및 암모니아 기체(유량 1 slm)을 공급하며 3분 동안 증착을 수행하여, 상기 금속성 Ga층 상에 다결정 GaN 완충층을 30nm 두께로 증착하였다. 마지막으로, 상기 트리메틸갈륨(TMGa)기체(유량 14 sccm) 및 암모니아 기체(유량 1 slm)을 계속 공급하며 반응기 내의 온도를 800℃로 상승시켜 단결정 GaN 박막을 1 ㎛ 이상으로 형성하여, 실리콘 기판-단결정 GaN 박막 적층제를 제조하였다. A susceptor in the interior of the apparatus is used using a silicon single crystal substrate having an organometallic chemical vapor deposition (MOCVD) apparatus (VTS, SOLOMON HR1010M) and having dimensions of 10 mm, 10 mm, and 0.4-0.7 mm in height. Susceptor). After the exhaust gas was sufficiently discharged while maintaining the pressure inside the reactor at 3 × 10 −2 torr, hydrogen (H 2 ) gas (flow rate 2.4 slm) was injected, and the susceptor temperature was 1100 ° C. for 5 minutes. Heated. Subsequently, trimethylgallium (TMGa) gas was supplied at a flow rate of 7 sccm to pretreat the silicon substrate. The process conditions at this time was a temperature of 500 ℃ and the pressure was 300 Torr. Next, deposition was performed for 3 minutes while supplying trimethylgallium (TMGa) gas (flow rate 7 sccm) and ammonia gas (flow rate 1 slm) at the same temperature to deposit a polycrystalline GaN buffer layer on the metallic Ga layer in a thickness of 30 nm. It was. Finally, the trimethylgallium (TMGa) gas (flow rate 14 sccm) and ammonia gas (flow rate 1 slm) were continuously supplied, and the temperature in the reactor was raised to 800 ° C. to form a single crystal GaN thin film of 1 μm or more. A single crystal GaN thin film laminate was prepared.

실시예 2Example 2

실리콘 기판의 선처리를 트리에틸갈륨(TEGa)(유량 7 sccm)으로 수행한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 실리콘 기판-단결정 GaN 박막 적층제를 제조하였다.A silicon substrate-single crystal GaN thin film laminate was prepared in the same manner as in Example 1 except that the pretreatment of the silicon substrate was performed with triethylgallium (TEGa) (flow rate of 7 sccm).

실시예 3Example 3

상기 실리콘 기판의 선처리 후에 300℃에서 트리메틸갈륨(TMGa)기체(유량 7 sccm) 및 암모니아 기체(유량 1 sml)을 공급하며 비정질 GaN층을 더 형성시킨 것을 제외하고는 상기 실시예 1과 동일한 방법으로 실리콘 기판-단결정 GaN 박막 적층제를 제조하였다.After pretreatment of the silicon substrate, a trimethylgallium (TMGa) gas (flow rate of 7 sccm) and ammonia gas (flow rate of 1 sml) were supplied at 300 ° C. in the same manner as in Example 1 except that an amorphous GaN layer was further formed. A silicon substrate-monocrystalline GaN thin film laminate was prepared.

비교예 1Comparative Example 1

유기금속 화학 기상증착(MOCVD) 장치(VTS, SOLOMON HR1010M)를 사용하고 기판으로서 가로 10mm, 세로 10mm, 높이 0.4∼0.7mm의 규격을 가지는 실리콘 단결정 기판을 사용하여 상기 장치의 내부에 있는 서셉터(Susceptor)에 고정하였다. 상기 장치의 반응기 내부의 압력을 300 torr으로 유지하며 충분히 배기한 후, 수소(H2)기체(유량 2.4 slm)를 주입하고, 서셉터의 온도를 섭씨 1100℃로 하여 5분간 가열하였다. 이어서, 500℃에서 암모니아 기체(유량 1 slm )을 사용하여 상기 실리콘 기판을 질화처리 한 다음, 트리메틸갈륨(TMGa)기체(유량 7 sccm) 및 암모니아 기체(유량 1slm )를 공급하며 반응기 내의 온도를 800℃로 상승시켜 GaN 박막을 1㎛ 이상으로 형성하였다.A susceptor in the interior of the apparatus is used using a silicon single crystal substrate having an organometallic chemical vapor deposition (MOCVD) apparatus (VTS, SOLOMON HR1010M) and having dimensions of 10 mm horizontal, 10 mm vertical and 0.4-0.7 mm high. Susceptor). After exhausting sufficiently while maintaining the pressure inside the reactor of the apparatus at 300 torr, hydrogen (H 2 ) gas (flow rate 2.4 slm) was injected, and the susceptor was heated at 1100 ° C. for 5 minutes. Subsequently, the silicon substrate is nitrided using ammonia gas (flow rate 1 slm) at 500 ° C, and then trimethylgallium (TMGa) gas (flow rate 7 sccm) and ammonia gas (flow rate 1 slm) are supplied and the temperature in the reactor is 800. The GaN thin film was formed to be 1 μm or more by increasing to ℃.

시험예 1Test Example 1

상기 실시예 1 내지 3 및 비교예 1에서 성장된 단결정면에 X-ray(X-ray Diffraction, X-ray 회절 분석)를 입사시켜 회절피크의 반치폭(FWHM, Full Width Half Maximum)의 값으로 특성을 결정하였다. 반치폭이 낮을수록 결정성이 우수함을 나타낸다. GaN인 경우 대체적으로 약 200∼500 arcsec 정도의 반치폭이면 우수한 결정성을 가진 것으로 분석된다. 또한 결정 성장방향을 동시에 측정이 가능하다. GaN 단결정 박막은 (0001) c-축 방향으로 성장된다. 결정성이 나쁘다는 것은 이상적으로 (0001) c-축 방향으로 적절하게 성장이 이루어지지 않았다고 판단할 수 있다. The X-ray (X-ray Diffraction, X-ray diffraction analysis) is incident on the single crystal surface grown in Examples 1 to 3 and Comparative Example 1 and characterized by the value of the full width half maximum (FWHM) of the diffraction peak Was determined. Lower half width indicates better crystallinity. In the case of GaN, a half width of about 200 to 500 arcsec is considered to have excellent crystallinity. In addition, the crystal growth direction can be measured simultaneously. GaN single crystal thin films are grown in the (0001) c-axis direction. Poor crystallinity may ideally determine that growth did not occur properly in the (0001) c-axis direction.

실시예 1Example 1 실시예 2Example 2 실시예 3Example 3 비교예 1Comparative Example 1 결정성Crystallinity 400 arcsec400 arcsec 400 arcsec400 arcsec 400 arcsec400 arcsec 2000 arcsec2000 arcsec

상기 표 1에서 알 수 있듯이, 본 발명에 따른 제조방법에 의하면 실리콘 단결정 기판 상에 결정성이 매우 우수한 GaN 박막을 제조할 수 있다.As can be seen in Table 1, according to the manufacturing method according to the present invention it can be produced a GaN thin film with excellent crystallinity on a silicon single crystal substrate.

본 발명에 따른 제조방법은 사파이어(sapphire) 단결정 기판 대신에 실리콘 단결정 기판을 사용하여 제조원가를 절감하는 한편, 결정성이 우수한 GaN 에피박막을 실리콘 단결정 기판 상에 직접 적층함으로써 수직발광소자로써 이용할 수 있으며, 버퍼층을 이용하지 않기 때문에 작동개시전압을 낮출 수 있을 뿐만 아니라, 반응기 내의 서셉터의 오염으로 인한 공정재현성 저하를 방지하고 제조비용을 절감할 수 있다.The manufacturing method according to the present invention can reduce the manufacturing cost by using a silicon single crystal substrate instead of a sapphire single crystal substrate, and can be used as a vertical light emitting device by directly depositing a GaN epi thin film having excellent crystallinity on a silicon single crystal substrate. Since the buffer layer is not used, the starting voltage can be lowered, and the process reproducibility can be prevented due to contamination of the susceptor in the reactor and the manufacturing cost can be reduced.

Claims (5)

(a) 실리콘 단결정 기판을 반응기 내부에 투입하는 단계;(a) introducing a silicon single crystal substrate into the reactor; (b) 상기 실리콘 단결정 기판을 열세정하는 단계;(b) thermally cleaning the silicon single crystal substrate; (c) 유기 갈륨 화합물 단독을 투입하여 선처리하는 단계; (c) pretreatment by adding an organic gallium compound alone; (d) 유기 갈륨 화합물과 암모니아를 함께 투입하여 다결정 GaN 완충층을 형성하는 단계; 및(d) adding an organic gallium compound and ammonia together to form a polycrystalline GaN buffer layer; And (e) 유기 갈륨 화합물과 암모니아를 함께 투입하여 고온에서 단결정 GaN 박막을 형성하는 단계를 포함하는 실리콘 기판-단결정 GaN 박막 적층체의 제조방법. (e) Injecting an organic gallium compound and ammonia together to form a single crystal GaN thin film at a high temperature manufacturing method of a silicon substrate-monocrystalline GaN thin film laminate. 제 1 항에 있어서, 상기 유기 갈륨 화합물은 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)이고, 상기 (c)단계의 선처리 온도는 450∼550℃이고 선처리 시간은 10분 이하이며, 선처리 후의 실리콘 기판 상에는 Ga 금속층이 형성되는 것을 특징으로 하는 실리콘 기판-단결정 GaN 박막 적층체의 제조방법.The method of claim 1, wherein the organic gallium compound is trimethylgallium (TMGa) or triethylgallium (TEGa), the pretreatment temperature of step (c) is 450 ~ 550 ℃, the pretreatment time is 10 minutes or less, the silicon after pretreatment A method for producing a silicon substrate-single crystal GaN thin film laminate, wherein a Ga metal layer is formed on the substrate. 제 1항에 있어서, 상기 (d)단계의 온도는 450∼550℃인 것을 특징으로 하는 실리콘 기판-단결정 GaN 박막 적층체의 제조방법.The method of claim 1, wherein the temperature in the step (d) is 450 to 550 ° C. 제 1항에 있어서, 상기 (e)단계의 온도는 800℃ 이상인 것을 특징으로 하는 실리콘 기판-단결정 GaN 박막 적층체의 제조방법.The method of claim 1, wherein the temperature of the step (e) is 800 ° C. or higher. 제 1항에 있어서, 상기 (c)단계 이후에 250~350℃의 저온에서 유기 갈륨 화합물과 암모니아를 함께 투입하며 비정질 GaN층을 적층하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판-단결정 GaN 박막 적층체의 제조방법.The silicon substrate-monocrystalline GaN thin film according to claim 1, further comprising laminating an amorphous GaN layer by injecting an organic gallium compound and ammonia together at a low temperature of 250 to 350 ° C. after the step (c). The manufacturing method of a laminated body.
KR1020050080098A 2005-08-30 2005-08-30 Method for producing a silicon substrate-monocrystalline thin film laminate Expired - Fee Related KR100643155B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050080098A KR100643155B1 (en) 2005-08-30 2005-08-30 Method for producing a silicon substrate-monocrystalline thin film laminate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080098A KR100643155B1 (en) 2005-08-30 2005-08-30 Method for producing a silicon substrate-monocrystalline thin film laminate

Publications (1)

Publication Number Publication Date
KR100643155B1 true KR100643155B1 (en) 2006-11-10

Family

ID=37653855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080098A Expired - Fee Related KR100643155B1 (en) 2005-08-30 2005-08-30 Method for producing a silicon substrate-monocrystalline thin film laminate

Country Status (1)

Country Link
KR (1) KR100643155B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186232B1 (en) 2011-07-26 2012-09-27 삼성코닝정밀소재 주식회사 Method for manufacturing free-standing gallium nitride substrate
KR20160021782A (en) * 2013-06-21 2016-02-26 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 Method for manufacturing a semiconductor structure and semiconductor component comprising such a semiconductor structure
CN114709130A (en) * 2021-12-31 2022-07-05 宁波大学 Method for growing GaN single crystal film on lanthanum gallium silicate type crystal substrate based on MOCVD method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186232B1 (en) 2011-07-26 2012-09-27 삼성코닝정밀소재 주식회사 Method for manufacturing free-standing gallium nitride substrate
KR20160021782A (en) * 2013-06-21 2016-02-26 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 Method for manufacturing a semiconductor structure and semiconductor component comprising such a semiconductor structure
KR102228445B1 (en) 2013-06-21 2021-03-16 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 Method for manufacturing a semiconductor structure and semiconductor component comprising such a semiconductor structure
CN114709130A (en) * 2021-12-31 2022-07-05 宁波大学 Method for growing GaN single crystal film on lanthanum gallium silicate type crystal substrate based on MOCVD method

Similar Documents

Publication Publication Date Title
KR101156721B1 (en) METHOD FOR GROWING SINGLE CRYSTAL GaN ON SILICON
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
KR100856234B1 (en) Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method
KR100674829B1 (en) Nitride-based semiconductor device and its manufacturing method
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP5073624B2 (en) Method for growing zinc oxide based semiconductor and method for manufacturing semiconductor light emitting device
KR100533636B1 (en) Fabrication method of nitride semiconductor and nitride semiconductor structure fabricated thereby
KR100763467B1 (en) Method of manufacturing single crystal gallium nitride substrate
KR100691159B1 (en) Method of manufacturing gallium nitride based semiconductor
JP2006062931A (en) Sapphire substrate, heat treatment method thereof, and crystal growth method
KR19990016925A (en) Baline single crystal manufacturing method
JP4051311B2 (en) Nitride semiconductor crystal growth method
JP2003332234A (en) Sapphire substrate having nitrided layer and method of manufacturing the same
US20060189019A1 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
KR100682272B1 (en) Nitride based substrate manufacturing method and nitride based substrate
KR20100104997A (en) Nitride semiconductor substrate having dislocation blocking layer and manufacturing method thereof
KR100643155B1 (en) Method for producing a silicon substrate-monocrystalline thin film laminate
KR101041659B1 (en) Method for producing gallium nitride epilayer using zinc oxide buffer layer
KR101384071B1 (en) Nitride semiconductor substrate, method for fabricating the substrate and light emitting diode including the substrate
US8026517B2 (en) Semiconductor structures
KR101006701B1 (en) Single crystal thin film by metal silicide seed layer and its manufacturing method
EP1138062B1 (en) Epitaxial aluminum-gallium-nitride semiconductor substrate and method of manufacture therefor
JP7619349B2 (en) Single crystal silicon substrate with nitride semiconductor layer and method for manufacturing single crystal silicon substrate with nitride semiconductor layer
KR100320541B1 (en) Method of manufacturing nitride compound semiconductor substrate
KR20160063360A (en) A semiconductor wafer and a method for producing the semiconductor wafer

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050830

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20060619

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060731

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061031

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061101

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091009

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101004

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111018

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121022

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131023

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141027

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160805

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180811