[go: up one dir, main page]

KR100638500B1 - 정보 신호 처리 장치, 화상 정보 변환 장치, 및 화상 디스플레이 장치 - Google Patents

정보 신호 처리 장치, 화상 정보 변환 장치, 및 화상 디스플레이 장치 Download PDF

Info

Publication number
KR100638500B1
KR100638500B1 KR1019990030047A KR19990030047A KR100638500B1 KR 100638500 B1 KR100638500 B1 KR 100638500B1 KR 1019990030047 A KR1019990030047 A KR 1019990030047A KR 19990030047 A KR19990030047 A KR 19990030047A KR 100638500 B1 KR100638500 B1 KR 100638500B1
Authority
KR
South Korea
Prior art keywords
signal
data
information
image signal
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990030047A
Other languages
English (en)
Other versions
KR20000011936A (ko
Inventor
콘도테츄지로
타테히라야수쉬
아사쿠라노부유키
우치다마사쉬
모리무라타쿠오
안도카주타카
나카야히데오
와타나베추토무
이노우에사토쉬
니이추마와타루
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20000011936A publication Critical patent/KR20000011936A/ko
Application granted granted Critical
Publication of KR100638500B1 publication Critical patent/KR100638500B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0137—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes dependent on presence/absence of motion, e.g. of motion zones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0145—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes the interpolation being class adaptive, i.e. it uses the information of class which is determined for a pixel based upon certain characteristics of the neighbouring pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명에 따라, 525i(비월) 신호는 1050i 신호 또는 525p(순차) 신호로 변환될 수 있다. 연산 회로는 탭 선택 회로로부터 수신된 예측 탭들과 계수 메모리로부터 수신된 계수의 선형 추정식에 의해 출력 화상 신호의 화소들을 발생시킨다. 계수 메모리는 개개의 클래스들에 대하여 미리 얻어진 계수들을 저장한다. 하나의 클래스는 탭 선택 회로로부터 수신된 공간 클래스 탭들에 대응하는 공간 클래스와 탭 선택 회로로부터 수신된 모션 클래스 탭들을 조합함으로써 결정된다. 라인 순차 변환 회로는 연산 회로(34)의 출력 신호의 주사선 구조를 변환시켜, 출력 화상 신호를 얻는다. 출력 화상 신호는 변환 방법 선택 신호에 의해 지정된다. 선택 신호에 대응하는 정보는 정보 메모리 뱅크로부터 계수 메모리 및 레지스터들에 로드된다.
추정식, 계수, 주사선, 전환

Description

정보 신호 처리 장치, 화상 정보 변환 장치, 및 화상 디스플레이 장치{Information signal processing apparatus, picture information converting apparatus, and picture displaying apparatus}
도 1은 본 발명의 기본적인 구성 및 동작을 설명하는 블록도.
도 2는 본 발명에 따른 화상 정보 변환 장치의 구조의 예를 나타내는 블록도.
도 3은 본 발명의 제 1 실시예에 따른 화상 정보 변환 장치의 구조를 나타내는 블록도.
도 4는 SD 화소의 위치와 525p 화소의 위치 간의 관계를 설명하는 개략도.
도 5는 SD 화소의 위치와 1050i 화소의 위치 간의 관계를 설명하는 개략도.
도 6은 라인 순차 변환 회로의 동작을 설명하는 파형을 나타내는 개략도.
도 7은 SD 화소의 위치와 1050i 화소의 위치 간의 관계 및 공간 클래스 탭의 예를 나타내는 개략도.
도 8은 SD 화소의 위치와 1050i 화소의 위치 간의 관계 및 공간 클래스 탭의 예를 나타내는 개략도.
도 9는 SD 화소의 위치와 525p 화소의 위치 간의 관계 및 공간 클래스 탭의 예를 나타내는 개략도.
도 10은 SD 화소의 위치와 525p 화소의 위치 간의 관계 및 공간 클래스 탭의 예를 나타내는 개략도.
도 11은 SD 화소의 위치와 1050i 화소의 위치 간의 관계 및 모션 클래스 탭의 예를 나타내는 개략도.
도 12는 SD 화소의 위치와 525p 화소의 위치 간의 관계 및 모션 클래스 탭의 예를 나타내는 개략도.
도 13은 계수 데이터를 얻기 위한 구조물의 예를 보여주는 블록도.
도 14는 본 발명의 제 2 실시예의 구조를 보여주는 블록도.
도 15는 본 발명의 제 2 실시예에 따른 필드 배속 처리를 설명하는 타이밍도.
도 16은 본 발명의 제 2 실시예에 따른 필드 배속 처리를 설명하는 개략도.
도 17은 본 발명의 제 3 실시예의 구조를 보여주는 블록도.
도 18은 본 발명의 제 3 실시예의 제 1 기능을 보여주는 블록도.
도 19는 본 발명의 제 3 실시예의 제 2 기능을 보여주는 블록도.
도 20은 본 발명의 제 3 실시예의 제 3 기능을 보여주는 블록도.
* 도면의 주요부분에 대한 부호의 설명*
1: 가변 아키텍처 하드웨어 2: 선택 스위치
3: 메모리 4, 5, 6, 7: 디코더
9: 연산 회로 10: 부가 회로
21: 모션 결정 회로 22: 인터-필드 보간 회로
23: 인트라-필드 보간 회로 24: 선택 회로
25, 39: 라인 순차 변환 회로 34: 추정 예측 연산 회로
37: 모션 조합 회로 44: 정보 메모리 뱅크
발명의 분야
본 발명은 정보 신호 처리 장치, 화상 정보 변환 장치, 및 화상 디스플레이 장치에 관한 것이다.
종래기술의 설명
출력 화상 신호의 주사선 구조가 입력 화상 신호의 주사선 구조와 상이한 방식으로 입력 화상 신호에 의해 출력 화상 신호가 발생될 때, 출력 화상 신호마다 전용 회로가 사용될 수 있다. 곱의 합(sum-of-product) 연산이 수행될 때, 복수의 연산 결과들이 요구될 수 있다. 복수의 연산 결과들을 얻기 위해, 각각의 연산 회로들은 전환될 수 있다. 그러나, 상기 회로들이 전환될 때, 하드웨어 스케일이 커질 수 있기 때문에 회로들은 남게 될 수 있다.
실제 용도로서, SD 신호가 고 화질 및 고 해상도를 갖는 출력 신호로 변환될 때, 출력 신호들의 종류들에 대응하는 회로들이 배치된다. 지정된 출력 신호에 대응하는 적절한 회로가 사용된다. 이러한 방식에서, 하드웨어 스케일이 커지고 회로들이 남게 된다. 입력 화상 신호의 화상 패턴에 대응하는 출력 화상 신호를 얻기 위해, 복수의 출력 신호들이 요구된다. 525개의 주사선들을 갖는 비월 SD(표준 선명도) 화상 신호는 1050개의 주사선들을 갖는 비월 HD(고 선명도) 화상 신호로 변환된다. 주사선의 수는 2배되기 때문에, 자연 화상의 경우, 고 화질 및 고 해상도를 갖는 출력 화상 신호가 얻어진다. 그러나, 출력 화상 신호가 비월 화상 신호(interlace picture signal)이기 때문에, 그래픽 화상의 경우에, 라인 플리커가 확실히 보이게 된다. 이와같이, 입력 화상 신호의 종류에 대응하여, 출력 화상 신호의 주사선 구조가 전환되어야 한다.
라인 플리커 성분을 제거하기 위한 공지된 방법으로서, 비월 신호는 순차 신호로 변환된다. 그러나, 이 방법에서, 입력 신호는 선형-보간(linear-interpolate)되므로, 보간된 신호가 얻어진다. 이와같이, 출력 신호의 해상도는 입력 신호의 해상도에 대하여 개선될 수 없다. 또한, 보간법(정지 화상 처리 또는 동화상 처리에 대해)이 모션의 검출 결과에 대응하여 전환될 때, 원래 신호와 그 보간된 신호 간의 해상도의 차이가 커지게 된다. 특히, 모션이 부정확하게 검출될 때, 화질은 크게 열화된다.
본 발명의 관련 발명으로서, 본 발명의 출원인은 하기 미합중국 특허를 얻었 다.
1. 미합중국 특허 제5,379,072호: 디지털 비디오 신호 해상도 변환 장치(Digital Video Signal Resolution Converting Apparatus)
2. 미합중국 특허 제5,666,164호: 영상 신호 변환 장치(Image Signal Converting Apparatus)
본 발명의 목적 및 개요
본 발명의 목적은 전환되는 복수의 회로 블록들에 대하여 하드웨어 스케일이 증가되는 것을 방지하는 것이다. 즉, 본 발명의 목적은 그 신호 처리 회로의 동작 상태들을 외부 동작 상태 설정 신호에 대응하여 변화할 수 있는 정보 신호 처리 장치를 제공하는 것이다. 본 발명의 다른 목적은 지정된 주사선 구조를 갖는 출력 화상 신호들을 얻을 수 있는 화상 정보 변환 장치 및 화상 디스플레이 장치를 제공하는 것이다.
본 발명의 제 1 양상은 입력 정보 신호에 대하여 미리 결정된 처리를 수행하는 신호 처리 회로; 상기 신호 처리 회로 외부에 배치되어, 제어 신호를 상기 신호 처리 회로에 공급하는 제어 신호원; 상기 제어 신호에 대응하여 상기 신호 처리 회로에 대한 동작 조건 설정 신호를 발생시키는 동작 조건 설정 회로; 및 상기 제어 신호에 대응하여 상기 신호 처리 회로의 동작 상태를 변화시키는 신호 변화 회로를 포함하는 정보 신호 처리 장치이다.
이 신호 처리 회로는 적어도 2개의 처리부들을 가질 수 있고, 상기 신호 처리부는 처리부들의 적어도 하나(지정된 처리부라 칭함)의 동작 상태를 동작 조건 설정 신호에 대응하여 변화시키고, 다른 처리부의 동작 상태는 지정된 처리부의 동작 상태의 변화에 대응하여 변화된다.
본 발명의 제 2 양상은, 입력 화상 신호와 상이한 주사선 구조를 갖는 복수의 출력 화상 신호를 발생시키는 화상 정보 변환 장치로서, 상기 장치는, 출력 화상 신호로서 발생되는 제 1 화소 부근에 존재하는 상기 입력 화상 신호의 복수의 제 2 화소들을 선택하는 제 1 데이터 선택 수단; 출력 화상 신호로서 발생되는 제 1 화소 부근에 존재하는 입력 화상 신호의 복수의 제 3 화소들을 선택하는 제 2 데이터 선택 수단; 미리 얻어진 추정식(estimation expression) 계수를 저장하는 메모리 수단; 상기 제 1 데이터 선택 수단에 의해 선택된 제 2 화소들 및 상기 추정식 계수의 선형 추정식을 사용하여 상기 제 1 화소를 발생시키는 화소값 발생 수단; 상기 제 2 데이터 선택 수단에 의해 선택된 제 3 화소들에 대응하여 클래스 정보를 발생시키고, 상기 클래스 정보에 대응하여 상기 추정식 계수를 상기 화소값 발생 수단에 공급하는 클래스 결정 수단; 상기 화소값 발생 수단에 접속되어, 변환 화상을 지정된 주사선 구조로 변환시키는 주사선 구조 변환 수단; 및 출력 화상 신호의 주사선 구조를 지정하는 제어 신호를 수신하고, 상기 제어 신호에 대응하여 추정식 계수, 상기 제 1 데이터 선택 수단 및 상기 제 2 데이터 선택 수단에 의해 선택된 제 2 화소 및 제 3 화소를 전환시키는 제어 수단을 포함한다.
본 발명의 제 3 양상은, 입력 화상 신호를 수신하고 입력 화상 신호를 디스플레이 유닛에 디스플레이하기 위한 화상 디스플레이 장치로서, 상기 장치는, 입력 화상 신호원과 디스플레이 유닛 사이에 배치되어, 입력 화상 신호와 상이한 주사선 구조들을 갖는 복수의 출력 화상 신호들을 발생시키는 화상 정보 변환 유닛을 포함하며, 상기 화상 정보 변환 유닛은, 출력 화상 신호로서 발생되는 제 1 화소 부근에 존재하는 입력 화상 신호의 복수의 제 2 화소들을 선택하는 제 1 탭 선택 수단; 출력 화상 신호로서 발생되는 제 1 화소 부근에 존재하는 입력 화상 신호의 복수의 제 3 화소들을 선택하는 제 2 탭 선택 수단; 미리 얻어진 추정식 계수를 저장하는 메모리 수단; 상기 제 1 탭 선택 수단에 의해 선택된 제 2 화소들 및 상기 추정식 계수의 선형 추정식을 사용하여 상기 제 1 화소를 발생시키는 화소값 발생 수단; 상기 제 2 탭 선택 수단에 의해 선택된 제 3 화소에 대응하여 클래스 정보를 발생시키고, 상기 클래스 정보에 대응하는 추정식 계수를 상기 화소값 발생 수단에 공급하는 클래스 결정 수단; 상기 화소값 발생 수단에 접속되어, 상기 변환 화상을 지정된 주사선 구조로 변환시키는 주사선 구조 변환 수단; 및 변환 방법을 지정하는 제어 신호를 수신하고, 상기 제어 신호에 대응하여 추정식 계수, 상기 제 1 탭 선택 수단 및 상기 제 2 탭 선택 수단에 의해 선택된 제 2 화소들 및 제 3 화소들을 전환시키는 제어 수단을 포함한다.
본 발명에 따르면, 복수의 신호 처리 기능들을 수행하는 하나의 신호 처리 회로가 동작 조건 설정 신호에 대응하기 때문에, 하드웨어 스케일은 복수의 회로들이 전환되는 구조에 비해 감소될 수 있다. 본 발명에 따른 화상 정보 변환 장치에서, 입력 화상 신호는 상이한 주사선 구조들을 갖는 복수의 출력 화상 신호들 중 지정된 화상 신호로 변환될 수 있다. 따라서, 입력 화상 신호는 이 입력 화상 신호의 화상 패턴에 대응하는 출력 화상으로 변환될 수 있다. 이러한 경우, 하드웨어 스케일이 커지는 것을 방지할 수 있다. 또한, 본 발명에 따르면, 화소값은 각각의 클래스에서 최적인 추정 예측식에 의해 발생되기 때문이다. 따라서, 정지 화상 및 동화상이 고화질로 출력될 수 있다.
본 발명의 상기 목적 및 기타 목적, 특징 및 장점은 첨부된 도면과 관련하여 하기 상세한 설명으로부터 용이하게 인식될 수 있다.
양호한 실시예의 상세한 설명
본 발명의 실시예를 설명하기 전에, 도 1을 참조하여, 정보 신호 처리 장치의 기본적인 구성 및 동작을 기재할 것이다. 도 1에서, 참조 번호(1)는 가변 아키텍처 하드웨어이다. 가변 아키텍처 하드웨어(1)는 기본적인 하드웨어 구성을 변경하지 않고, 복수의 신호 처리 기능을 발휘하는 신호 처리 회로이다. 가변 아키텍처 하드웨어(1)는 적어도 2개의 처리부(2)를 갖는다. 가변 아키텍처 하드웨어(1)는 안쪽 신호 경로, 탭 구조, 연산 처리 및 곱의 합 연산의 계수를 변화시킬 수 있다. 입력 신호는 선택 스위치(2)를 통해 가변 아키텍처 하드웨어(1)에 공급된다.
가변 아키텍처 하드웨어(1)의 기능은 동작 조건 설정 신호(구조 데이터라 칭함)에 대응하여 설정된다. 목적하는 기능과 대응하는 구조 데이터는 메모리(3)로부터 가변 아키텍처 하드웨어(1)의 레지스터에 로드된다. 가변 아키텍처 하드웨어(1)의 복수의 처리부 중의 하나의 처리부(지정된 처리부라 칭함)의 동작 상태가 구조 데이터에 대응하여 변화될 때, 나머지 처리부(나머지 처리부라 칭함)의 동작 상태는 지정된 처리부의 동작 상태의 변화에 대응하여 변화된다. 메모리(3)에 저장된 구조 데이터는 하기 방법들 중의 하나에서 발생된다.
구조 데이터를 발생시키는 제 1 방법으로서, 사용자의 스위칭 동작에 대응하는 명령은 디코더(4)에 의해 디코딩된다. 구조 데이터를 발생시키는 제 2 방법으로서, 상태 센서 출력 신호(예를 들면, 입력 신호의 특징의 검출된 결과)는 디코더(5)에 의해 디코딩된다. 구조 데이터를 발생시키는 제 3 방법으로서, 입력 선택 스위치(2)의 선택된 결과는 디코더(6)에 의해 디코딩된다. 구조 데이터를 발생시키는 제4 방법으로서, 가변 아키텍처 하드웨어(1)에 의해 발생된 신호는 디코더(7)에 의해 디코딩된다.
복수의 유형의 구조 데이터가 발생될 때, 연산 회로(9)는 복수의 유형의 구조 데이터를 연산하고, 연산된 결과를 메모리(3)에 저장할 수 있다. 연산 회로(9)와 관련하여, 상태 히스토리를 저장한 부가 회로(10)가 배치된다. 연산 회로(9)의 간단한 예는 복수의 유형의 구조 데이터중의 하나를 선택하는 선택 회로이다.
도 1에 나타낸 정보 신호 처리 장치는 명령 등에 대응하는 구조 데이터를 발생시키고, 가변 아키텍처 하드웨어(1)가 발생된 구조 데이터에 대응하는 기능을 수행하게 한다. 따라서, 복수의 신호 처리 기능에 대응하는 회로를 제공할 필요가 없다. 결과적으로, 하드웨어 스케일이 감소될 수 있다.
다음으로, 본 발명의 제 1 실시예에 따른 화상 정보 변환 장치를 기재할 것이다. 제 1 실시예에 따른 화상 정보 변환 장치에서, 525 주사선을 갖는 입력 비월 화상 신호(이하 525p 신호라 칭함)는 입력 신호보다 높은 해상도로 출력 화상 신호로 변환된다. 이 실시예에서, 제 1 출력 화상 신호는 1050 주사선을 갖는 비월 화상 신호(이하 1050i 신호라 칭함)이다. 제 2 출력 화상 신호는 525 주사선을 갖는 앞선 (비-비월) 화상 신호(이하 525p 신호라 칭함)이다. 이들 출력 화상 신호에서, 수평 방향의 화소들의 수는 입력 화상 신호의 것의 2배이다.
상이한 해상도를 갖는 2가지 유형의 화상 신호중의 하나는 양호한 신호 변환 결과가 입력 화상 신호의 특성에 대응하여 얻어지도록 선택적으로 출력된다. 1050i 신호는 비월 신호이기 때문에, 이 신호는 라인 플리커된다. 따라서, 입력 화상 신호가 자연 화상일 때, 고 화질의 출력 화상 신호가 얻어질 수 있다. 그러나, 입력 화상 신호가 그래픽 정보일 때, 라인 플리커가 확실히 보인다. 다시 말해, 입력 화상 신호가 그래픽 정보일 때, 그의 라인 플리커가 확실히 보이지 않는 앞선 비월 화상 신호를 출력하는 것이 바람직하다. 이러한 방식으로, 입력 화상 신호의 화상 패턴에 대응하여 1050i 신호 및 525p 신호중의 하나가 선택될 수 있다. 1050i 신호 및 525p 신호중의 하나를 선택하는 명령은 사용자에 의해 입력될 수 있거나 또는 입력 화상 신호에 대응하여 자동으로 입력될 수 있다.
제 1 실시예에서, 입력 화상 신호의 해상도는 본 발명의 출원인이 제안한 클래스 범주화 적응형 처리에 의해 개선된다. 종래의 영상 정보 변환 장치에서, 고 해상도의 신호는 보간 처리에 의해 발생된다. 종래에는 도 2에 나타낸 바와 같이 입력 신호 525i SD(표준 선명도) 신호가 모션 결정 회로(21), 인터-필드 보간 회로(22), 및 인트라-필드 보간 회로(23)에 공급된다. 보간 회로(22 및 23)의 출력 신호들 중의 하나는 스위칭 회로(24)에 의해 선택된다. 선택된 신호는 라인 순차 변환 회로(25)에 공급된다. 라인 순차 변환 회로(25)는 스위칭 회로(24)로부터 수신된 라인 데이터(L2) 및 SD 신호의 라인 데이터(L1)를 수신하고, 수평 주사선 배속 처리를 수행한다. 라인 순차 변환 회로(25)는 525p 신호를 출력한다.
모션 결정 회로(21)의 결정된 결과가 정지 화상일 때, 스위칭 회로(24)는 인터-필드 보간 회로(22)의 출력 신호를 선택한다. 모션 결정 회로(21)의 결정된 결과가 동화상일 때, 스위칭 회로(24)는 인트라-필드 보간 회로(23)의 출력 신호를 선택한다. 예를 들면, 인터-필드 보간 회로(22)는 선행하는 주사선 신호를 갖는 새로운 주사선 신호를 발생시킨다. 인트라-필드 보간 회로(23)는 동일한 필드의 인접한 주사선 신호의 평균 값을 갖는 새로운 주사선 신호를 발생시킨다.
그러나, 종래의 화상 정보 변환 장치에서, 보간 처리는 SD 신호와 수직 방향으로 수행되기 때문에, 출력 신호의 해상도는 입력 SD 신호의 그것보다 더 크지 않다. 또한, 원시 주사선이 보간된 주사선으로 전환될 때, 해상도 차이는 커진다. 다른 한편, 본 발명에 따른 클래스 범주화 적응형 처리에서, 입력 화상 신호의 화상 신호 레벨은 그의 3차원(시-공간) 분배에 대응하여 클래스들로 범주화된다. 개개의 클래스에 대응하여 미리 습득한 예측 계수는 저장 수단에 저장된다. 최적의 추정 값은 예측 식에 대응하여 연산된다. 따라서, 출력 신호의 해상도는 입력 신호의 그것보다 커질 수 있다.
이러한 기술에서, HD(고 선명도) 화소가 발생될 때, 그의 부근에 존재하는 SD 화소는 클래스들로서 범주화된다. 예측 계수는 개개의 클래스에 대응하여 미리 습득된다. 따라서, 실제 값에 근접한 HD 화소들이 얻어진다. 도 3은 본 발명의 제 1 실시예에 따른 화상 신호의 구조를 보여준다. 제 1 실시예에 따른 화상 신호 변환 장치는 입력 SD 신호를 이러한 기술에 대응하여 출력 HD 신호로 변환시킨다.
도 3에서, 입력 SD 신호(525i 신호)는 제 1 탭 선택 회로(31), 제 2 탭 선택 회로(32), 및 제 3 탭 선택 회로(33)에 공급된다. 제 1 탭 선택 회로(31)는 HD 화소들을 예측하기 위해 사용된 SD 화소들을 선택한다(SD 화소들은 예측 탭이라 칭함). 제 2 탭 선택 회로(32)는 발생될 HD 화소들의 부근에 존재하는 SD 화소들의 레벨의 분배 패턴에 대응하여 클래스들을 범주화시키기 위해 사용된 SD 화소들을 선택한다(이하, SD 화소들은 공간 클래스 탭이라 칭함). 제 3 탭 선택 회로(33)는 발생될 HD 화소들의 부근에 존재하는 SD 화소들에 대응하는 모션의 클래스들을 범주화시키기 위해 사용된 SD 화소들을 선택한다(이하, SD 화소들은 모션 클래스 탭이라 칭함). 공간 클래스가 복수의 필드에 존재하는 SD 화소들에 의해 결정될 때, 공간 클래스는 모션 정보를 포함한다.
제 1 탭 선택 회로(31)에 의해 선택된 예측 탭은 추정 예측 연산 회로(34)에 공급된다. 제 2 탭 선택 회로(32)에 의해 선택된 공간 클래스 탭은 공간 클래스 검출 회로(35)에 공급된다. 공간 클래스 검출 회로(35)는 공간 클래스를 검출한다. 검출된 공간 클래스는 클래스 조합 회로(37)에 공급된다. 제 3 탭 선택 회로(33)에 의해 선택된 모션 클래스 탭은 모션 클래스 검출 회로(36)에 공급된다. 모션 클래스 검출 회로(36)는 모션 클래스를 검출한다. 검출된 모션 클래스는 클래스 조합 회로(37)에 공급된다. 클래스 조합 회로(37)는 공간 클래스와 모션 클래스를 조합하고, 최종 클래스 코드를 발생시킨다. 클래스 코드는 어드레스로서 계수 메모리(38)에 공급된다. 클래스 코드에 대응하는 계수 데이터는 계수 메모리(38)로부터 판독된다. 계수 데이터 및 예측 탭은 추정 예측 연산 회로(34)에 공급된다. 추정 예측 연산 회로(34)는 예측 탭(525i 신호의 화소들) 및 계수 데이터의 선형 추정식을 사용하여 SD 데이터에 대응하는 HD 데이터(1050i 신호의 데이터 또는 525p 신호의 데이터)를 산출한다. 추정 예측 연산 회로(34)의 출력 신호(라인 데이터(L1 및 L2))는 라인 순차 변환 회로(39)에 공급된다. 라인 순차 변환 회로(39)는 추정 예측 연산 회로(34)의 라인 데이터(L1 및 L2)를 순차로 출력하는 라인 메모리를 갖는다. 라인 순차 변환 회로(39)는 HD 신호(1050i 신호 또는 525p 신호)를 출력한다.
출력 HD 신호는 CRT 디스플레이 유닛(도시되지 않음)에 공급된다. 출력 HD 신호가 1050i 신호인지 또는 525p 신호인지와 무관하게, CRT 디스플레이 유닛은 선택된 HD 신호에 대응하여 전환되는 관련 동기화 시스템을 사용하여 선택된 신호를 디스플레이할 수 있다. 입력 SD 신호는 방송 신호 또는 VCR 등의 재생 유닛의 재생 신호이다. 따라서, CRT 디스플레이 유닛은 보다 고 해상도로 화상을 재생할 수 있다. 본 발명의 제 1 실시예에 따른 화상 신호 처리 장치는 텔레비전 수상기에 구축될 수 있다.
발생될 1050i 신호의 데이터는 525i 신호의 주사선에 근접한 라인 데이터(L1) 및 그로부터 멀리 떨어진 라인 데이터(L2)이다. 525p 신호의 데이터는 525i 신호의 라인과 동일한 위치에 있는 라인 데이터(L1) 및 그로부터 멀리 떨어진 라인 데이터(L2)이다. 라인 데이터(L1)를 발생시키는 처리는 모드 1이라 칭한다. 라인 데이터(L2)를 발생시키는 처리는 모드 2라 칭한다. 수평 방향의 화소들의 수는 2배이다. 따라서, 라인 데이터(L1) 및 라인 데이터(L2)는 특정 라인을 나타내지 않는다. 대신에, 라인 데이터(L1)는 모드 1에 발생된 화소 데이터의 라인을 나타내는 반면에, 라인 데이터(L2)는 모드 2에 발생된 화소 데이터의 라인을 나타낸다.
도 4는 하나의 필드의 화상의 일부의 확대도이다. 도 4는 525i 신호 및 525p 신호의 화소들의 배치를 보여준다. 도 4에서, 큰 점들은 525i 신호의 화소들을 나타내는 한편, 작은 점들은 525p 신호의 화소들을 나타낸다. 이러한 관계는 다른 도면들에 적용된다. 도 4는 특정 프레임(F)의 홀수(O) 필드의 화소들의 배치를 보여준다. 다른 필드(짝수 필드)에서, 525i 신호의 라인들은 도 4에 나타낸 홀수 필드에 대한 것들로부터 공간적으로 유도된다. 도 4로부터 명백하듯이, 제 1 실시예에 따른 화상 신호 변환 장치는 라인 데이터(L1) 및 라인 데이터(L2)를 발생시킨다. 라인 데이터(L1)는 525i 신호의 각각의 주사선과 동일한 위치에 존재한다. 라인 데이터(L2)는 525i 신호의 2개의 수직으로 인접한 주사선의 중심 위치에 존재한다. 525p 신호의 각각의 라인의 수평 방향의 화소들의 수는 525i 신호의 그것의 2배이다. 따라서, 525p 신호의 4개의 화소들의 데이터는 한번에 발생된다.
도 5는 하나의 필드의 화상의 일부의 확대도이다. 도 5는 525i 신호 및 1050i 신호의 화소들의 배치를 보여준다. 도 5에서 큰 점들은 525i 신호의 화소들을 나타내는 한편, 작은 점들은 1050i 신호의 화소들을 나타낸다. 이러한 관계는 다른 도면에도 적용된다. 도 5에서, 다른 필드(즉, 짝수 필드)의 라인들은 점선으로 나타낸다. 다른 필드에서, 라인 데이터(L1' 및 L2')가 발생된다. 도 5로부터 명백하듯이, 제 1 실시예에 따른 화상 신호 변환 장치는 525i 신호의 라인에 의해 라인 데이터(L1) 및 라인 데이터(L2)를 발생시킨다. 라인 데이터(L1) 및 라인 데이터(L2)는 비월 구조를 갖는다. 525i 신호의 라인의 수는 1050i 신호의 라인의 수의 2배이다. 또한, 출력 (1050i) 신호의 수평 방향의 화소들의 수는 입력 515i 신호의 것의 두배이다. 결과적으로, 1050i 신호의 4개의 화소들의 데이터는 한번에 발생된다.
추정 예측 연산 회로(34)는 525i 신호와 함께 525p 신호 또는 1050i 신호를 발생시키기 때문에, 출력 신호의 수평 기간은 입력 신호의 것과 동일하다. 라인 순차 변환 회로(39)는 라인 데이터(L1 및 L2)를 라인 시퀀스하기 위해 수평 기간을 2배로 하기 위한 라인 배속 처리를 수행한다. 도 6은 525p 신호를 출력하기 위한 라인 배속 처리의 아날로그 파형을 보여준다. 상기한 바와 같이, 추정 예측 연산 회로(34)는 라인 데이터(L1 및 L2)를 발생시킨다. 라인 데이터(L1)는 순서대로 배치된 라인 a1, a2, a3 등을 포함한다. 라인 데이터(L2)는 순서대로 배치된 라인 b1, b2, b3 등을 포함한다. 라인 순차 변환 회로(39)는 시간축 방향의 각각의 라인의 데이터를 1/2로 압축한다. 라인 순차 변환 회로(39)는 각각의 라인의 압축된 데이터를 선택하고, 라인 순차 데이터(a0, b0, a1, b1 등)를 발생시킨다. 1050i 신호를 출력하기 위해, 라인 순차 변환 회로(39)는 비월 관계를 만족시키는 출력 데이터를 발생시킨다. 따라서, 라인 순차 변환 회로(39)의 동작은 출력 신호가 525p 신호인지 또는 1050i 신호인지에 좌우되는 스위치 정보에 대응하여 전환된다. 스위치 정보는 레지스터(40)에 저장된다.
제 1 실시예에서, 예측 탭은 레지스터(41)에 저장된 제 1 탭 위치 정보에 대응하여 제 1 탭 선택 회로(31)에 의해 선택된다. 공간 클래스 탭은 레지스터(42)에 저장된 제 2 탭 위치 정보에 대응하여 제 2 탭 선택 회로(32)에 의해 선택된다. 모션 클래스 탭은 레지스터(43)에 저장된 제 3 탭 위치 정보에 대응하여 제 3 탭 선택 회로(33)에 의해 선택된다. 예를 들면, 제 1 탭 위치 정보, 제 2 탭 위치 정보, 및 제 3 탭 위치 정보는 복수의 번호 매김된 SD 화소로 지정된다.
계수 메모리(38)에 저장된 계수 데이터, 레지스터(40)에 저장된 주사선 구조를 지정하는 제어 신호, 및 레지스터(41, 42 및 43)에 저장된 탭 위치 정보는 정보 메모리 뱅크(44)로부터 로드된다. 정보 메모리 뱅크(44)는 계수 메모리(38) 및 레지스터(40 내지 43)에 공급된 데이터를 미리 저장한다. 변환 방법 선택 신호는 정보 메모리 뱅크(44)에 공급된다. 정보 메모리 뱅크(44)는 선택 신호에 대응하여 계수 메모리(38) 및 레지스터(40 내지 43)에 로드될 정보를 선택한다. 제 1 실시예에서, 사용자는 화상 패턴에 대응하여 525p 신호 및 1050i 신호중의 하나를 선택한다. 변환 방법 선택 신호는 사용자의 선택에 대응하여 발생된다. 대안으로, 입력 화상 신호의 화상 패턴이 검출될 수 있다. 검출된 결과에 대응하여, 선택 신호가 자동으로 발생될 수 있다.
본 발명은 상기 525p 신호 및 1050i 신호로 제한되지 않음에 주의해야 한다. 대신에, 1050p 신호가 출력될 수 있다. 또한, 주사선의 수는 525 및 1050으로 제한되지 않는다.
다음으로, 상기 공간 클래스 탭 및 모션 클래스 탭의 실제 실시예를 기재할 것이다. 도 7 및 8은 525i 신호가 1050i 신호로 변환되는 경우에 제 2 탭 선택 회로(32)에 의해 선택된 탭(SD 화소)을 보여준다. 도 7 및 8은 연대상 순차인 프레임(F-1)의 홀수 필드(이 필드는 F-1/o로 나타냄), 그의 짝수 필드(이 필드는 F-1/e로 나타냄), 프레임(F)의 홀수 필드(이 필드는 F/o로 나타냄) 및 그의 짝수 필드(이 필드는 F/e로 나타냄)의 수직 방향의 화소들의 배치를 보여준다.
도 7에 나타낸 바와 같이, 필드(F/o)의 라인 데이터(L1) 및 라인 데이터(L2)를 예측하기 위한 공간 클래스 탭은 필드(F/o)에 포함된다. 이러한 경우, 공간 클래스 탭으로서, 발생될 1025i 신호의 화소들 부근의 525i 신호의 SD 화소들(T1, T2 및 T3) 및 선행 필드(F-1/e)의 SD 화소들(T4, T5, T6 및 T7)이 사용된다. 도 8에 나타낸 바와 같이 필드(F/e)의 라인 데이터(L1) 및 라인 데이터(L2)가 예측될 때, 공간 클래스 탭으로서, 발생될 1025i 신호의 화소들 부근의 필드(F/e)의 SD 화소들(T1, T2 및 T3) 및 선행 필드(F/o)의 SD 화소들(T4, T5, T6 및 T7)이 사용된다. 라인 데이터(L1)의 화소들을 예측하는 모드 1에서, SD 화소(T7)는 클래스 탭으로서 선택될 수 없다. 라인 데이터(L2)의 화소들을 예측하는 모드 2에서, SD 화소(T4)는 클래스 탭으로서 선택될 수 없다.
도 9 및 10은 525i 신호가 525p 신호로 변환되는 경우에 제 2 탭 선택 회로(32)에 의해 선택된 탭(SD 화소)을 보여준다. 도 9 및 10은 연대상 순차인 프레임(F-1)의 홀수 필드(이 필드는 F-1/o로 나타냄), 그의 짝수 필드(이 필드는 F-1/e로 나타냄), 프레임(F)의 홀수 필드(이 필드는 F/o로 나타냄) 및 그의 짝수 필드(이 필드는 F/e로 나타냄)의 수직 방향의 화소들의 배치를 보여준다.
도 9에 나타낸 바와 같이, 필드(F/o)의 라인 데이터(L1) 및 라인 데이터(L2)를 예측하기 위한 공간 클래스 탭으로서, 발생될 525p 신호의 화소들 부근의 공간적인 필드(F/e)의 SD 화소들(T1 및 T2), 발생될 525p 신호의 화소들 부근의 공간적인 필드(F/o)의 SD 화소들(T3, T4 및 T5) 및 선행 필드(F-1/e)의 SD 화소들(T6 및 T7)이 사용된다. 도 10에 나타낸 바와 같이 필드(F/e)의 라인 데이터(L1) 및 라인 데이터(L2)가 예측될 때, 공간 클래스 탭으로서, 발생될 525p 신호의 화소들 부근의 공간적인 필드(F/o)의 SD 화소들(T1 및 T2), 발생될 525p 신호의 화소들 부근의 공간적인 필드(F/e)의 SD 화소들(T3, T4 및 T5) 및 선행 필드(F/o)의 SD 화소들(T6 및 T7)이 사용된다. 라인 데이터(L1)의 화소들을 예측하는 모드 1에서, SD 화소(T7)는 클래스 탭으로서 선택될 수 없다. 라인 데이터(L2)의 화소들을 예측하는 모드 2에서, SD 화소(T4)는 클래스 탭으로서 선택될 수 없다.
도 7, 8, 9 및 10에 나타낸 바와 같이, 복수의 필드와 동일한 수직 위치의 SD 화소 외에, 공간 클래스 탭으로서, 수평 방향의 적어도 하나의 5D 화소들이 사용될 수 있다.
도 11 및 12는 제 3 탭 선택 회로(33)에 의해 선택된 모션 클래스 탭의 예를 보여준다. 도 11은 525i 신호가 1050i 신호로 변환되는 경우에 모션 클래스 탭을 보여준다. 도 11에 나타낸 바와 같이, 필드(F/o)의 라인 데이터(L1) 및 라인 데이터(L2)를 예측하기 위한 모션 클래스 탭으로서, 발생될 1025i 신호의 화소들 부근의 필드(F/o)의 SD 화소들(n1, n3 및 n5), 다음 필드(F/e)의 SD 화소들(n2, n4 및 n6), 선행 필드(F-1/e)의 SD 화소들(m2, m4 및 m6) 및 선행 필드(F-1/o)의 SD 화소들(m1, m3 및 m5)이 사용된다. SD 화소(m1)의 수직 위치는 SD 화소(n1)의 그것과 일치한다. SD 화소(m2)의 수직 위치는 SD 화소(n2)의 그것과 일치한다. SD 화소(m3)의 수직 위치는 SD 화소(n3)의 그것과 일치한다. SD 화소(m4)의 수직 위치는 SD 화소(n4)의 그것과 일치한다.
도 12는 525i 신호가 525p 신호로 변환되는 경우에 모션 클래스 탭을 보여준다. 도 12에 나타낸 바와 같이, 필드(F/o)의 라인 데이터(L1 및 L2)를 예측하기 위한 모션 클래스 탭으로서, 발생될 525p 신호의 화소들 부근의 필드(F/o)의 SD 화소들(n1, n3 및 n5), 다음 필드(F/e)의 SD 화소들(n2, n4 및 n6), 선행 필드(F-1/e)의 SD 화소들(m2, m4 및 m6) 및 선행 필드(F-1/o)의 SD 화소들(m1, m3 및 m5)이 사용된다. SD 화소(m1)의 수직 위치는 SD 화소(n1)의 수직 위치와 일치한다. SD 화소(m2)의 수직 위치는 SD 화소(n2)의 수직 위치와 일치한다. SD 화소(m3)의 수직 위치는 SD 화소(n3)의 수직 위치와 일치한다. SD 화소(m4)의 수직 위치는 SD 화소(n4)의 수직 위치와 일치한다.
제 1 탭 선택 회로(32)에 의해 선택된 공간 클래스 탭은 공간 클래스 검출 회로(35)에 공급된다. 공간 클래스 검출 회로(35)는 선택된 공간 클래스 탭의 레벨 분포의 패턴을 검출한다. 이러한 경우, 공간 클래스 검출 회로(35)는 각각이 화소의 8-비트 SD 데이터를 2-비트 SD 데이터로 압축한다. 예를 들면, 공간 클래스 검출 회로(35)는 ADRC(적응형 다이내믹 범위 코딩(Adaptive Dynamic Range Coding)) 방법에 대응하는 공간 클래스 탭으로서 SD 화소들의 데이터를 압축한다. 정보 압축 수단으로서, DPCM(예측 인코딩 방법(predictive encoding method) 또는 VQ(벡터 양자화 방법(vector quantatizing method)) 등의 다른 압축 수단이 ADRC 방법 대신에 사용될 수 있다.
ADRC 방법은 VCR(Video Cassette Recorder)용으로 사용하기 위한 고 능률 인코딩 처리를 위해 개발된 적응형의 재양자화(re-quantizing) 방법이다. ADRC 방법은 신호 레벨의 지엽적 패턴을 짧은 워드 길이로 효과적으로 나타내기 때문에, 본 발명의 제 1 실시예에 따라, ADRC 방법은 공간 클래스 범주화 코드를 발생시키기 위해 사용된다. ADRC 방법에서, 최대값(MAC)과 최소값(MIN) 사이의 길이는 지정된 비트 길이로 동일하게 분할되고, 하기 식(1)에 대응하여 재양자화된다.
Figure 111999008458960-pat00001
여기서, DR은 공간 클래스 탭의 다이내믹 범위를 나타내고; L은 각각의 공간 클래스 탭의 화소들의 데이터 레벨을 나타내며; Q는 재양자화된 코드를 나타내고; { }는 절단(truncating) 처리를 나타낸다.
제 1 탭 선택 회로에 의해 선택된 모션 클래스 탭은 모션 클래스 검출 회로(36)에 공급된다. 모션 클래스 검출 회로(36)는 모션 클래스 탭과 공간적으로 동일한 위치에 화소값들의 차이의 절대값의 평균값 param을 산출한다.
Figure 111999008458960-pat00002
여기서, n은 해당된 비트수를 나타낸다.
제 1 실시예에서, n은 6이다. 평균값 param을 미리 결정된 임계값과 비교함으로써, 모션 지수로서 모션 클래스가 결정된다. (param ≤2)인 경우에, 모션 클래스는 0이다. (2 < param ≤4)인 경우에, 모션 클래스는 1이다. (4 < param ≤8)인 경우에, 모션 클래스는 2이다. (param > 8)인 경우에, 모션 클래스는 3이다. 모션 클래스가 0일 때, 모션은 최소이다(이러한 모션 클래스는 정지 화상을 나타냄). 모션 클래스가 커짐에 따라, 모션량이 커진다. 결정된 모션 클래스는 클래스 조합 회로(37)에 공급된다. 대안으로, 모션 클래스는 이동 벡터에 대응하여 검출될 수 있다.
클래스 조합 회로(37)는 공간 클래스 검출 회로(35)로부터 수신된 공간 클래스를 모션 클래스 검출 회로(36)로부터 수신된 모션 클래스와 조합하고, 조합된 클래스 코드를 발생시킨다. 조합된 클래스 코드는 어드레스로서 계수 메모리(38)에 공급된다. 클래스 코드에 대응하는 계수 데이터는 계수 메모리(38)로부터 판독된다. 모션 클래스는 레지스터(42)에 공급된다. 탭 위치 정보는 모션 클래스에 대응하여 변화된다.
입력 신호가 모션을 갖지 않거나 또는 작은 모션을 가질 때, 검출된 모션 클래스는 0 또는 1이다. 이러한 경우에, 도 7, 8, 9 및 10에 나타낸 바와 같이, 공간 클래스 탭은 2개의 필드에 존재한다. 입력 신호가 비교적 큰 모션을 가질 때, 검출된 모션 클래스는 2 또는 3이다. 이러한 경우에, 공간 클래스 탭은 발생될 화소와 동일한 필드의 SD 화소들 만으로 구성된다. 또한, 모션 클래스에 대응하여, 제 1 클래스 탭 선택 회로(31)의 탭 위치 정보(레지스터 41)가 변화될 수 있다. 따라서, 모션 클래스에 대응하여, 예측 탭이 변화될 수 있다. 대안으로, 모션 클래스에 대응하여, 예측 탭 및 공간 클래스 탭 모두가 변화될 수 있다.
525i 신호의 패턴과 HD 신호(1050i 신호 또는 525p 신호)의 패턴 간의 관계를 학습(learning)함으로써, 각각의 클래스에 대해 얻어진 계수 데이터는 계수 메모리(38)에 저장된다. 계수 데이터는 선형 추정식에 대응하여 525i 신호를 고 해상도의 신호로 변환시키기 위한 정보이다. 계수 데이터를 얻기 위한 방법은 이후에 기재할 것이다.
클래스 코드에 대응하는 계수 데이터는 계수 메모리(38)에서 그의 어드레스로부터 판독된다. 계수 데이터는 추정 예측 연산 회로(34)에 공급된다. 추정 예측 연산 회로(34)는 제 1 탭 선택 회로(31)로부터 수신된 예측 탭(화소값)(T1, T2, ..., 및 Ti) 및 계수 데이터(w1, w2, ... 및 wi)로 선형 조합 식(수학식(3))을 산출하고, 라인 데이터(L1)를 얻는다. 마찬가지로, 추정 예측 연산 회로(34)는 라인 데이터(L2)를 얻는다. 라인 데이터(L1)의 계수 데이터는 라인 데이터(L2)의 계수 데이터와 상이한 것에 주의하여야 한다.
Figure 111999008458960-pat00003
따라서, SD 데이터에 대응하는 HD 데이터를 추정하기 위한 계수 데이터는 각각의 클래스에 대해 미리 학습되고, 계수 메모리(38)에 저장된다. 예측 탭 및 계수 데이터에 대응하여, SD 데이터에 대응하는 HD 데이터가 산출되고 출력된다. 따라서, SD 데이터에 대한 보간 처리와 달리, 실제 HD 데이터에 근접한 화상 신호가 얻어질 수 있다.
다음으로, 도 13을 참조하여, 계수 메모리에 저장된 계수 데이터를 발생시키는 (학습) 방법을 기재할 것이다. 계수 데이터를 학습하기 위해, 공지된 HD 화상(1050i 신호 또는 525p 신호)에 대응하는 SD 화상은 2차원 박막(thin-out) 필터(50)에 의해 발생된다(이 경우, SD 화상의 화소들의 수는 HD 화상의 그것의 1/4임). 예를 들면, HD 데이터의 수직 방향의 화소들은 필드의 수작 방향의 주파수가 반감되도록 수직 박막 필터에 의해 박막화된다. 또한, HD 데이터의 수평 방향의 화소들은 수평 박막 필터에 의해 박막화된다.
2차원 박막 필터(50)로부터 출력된 SD 신호는 제 1 탭 선택 회로(51), 제 2 탭 선택 회로(52) 및 제 3 탭 선택 회로(53)에 공급된다. 도 3에 나타낸 신호 변환 장치의 탭 선택 회로(31, 32 및 33)와 같이, 탭 선택 회로(51, 52 및 53)는 예측 탭, 공간 클래스 탭, 및 모션 탭을 각각 선택한다. 예측 탭은 탭 선택 회로(51)로부터 정규식 부가 회로(normal equation adding circuit:58)에 공급된다. 공간 클래스 탭은 탭 선택 회로(52)로부터 공간 클래스 검출 회로(55)에 공급된다. 모션 클래스 탭은 탭 선택 회로(53)로부터 모션 클래스 검출 회로(56)에 공급된다.
신호 변환 장치의 공간 클래스 검출 회로(35)와 같이, 공간 클래스 검출 회로(55)는 ADRC 방법에 대응하는 공간 클래스 탭의 데이터를 압축시키고, 공간 클래스 코드를 발생시킨다. 신호 변환 장치의 모션 클래스 검출 회로(36)와 같이, 모션 클래스 검출 회로(56)는 모션 클래스 탭과 함께 모션 클래스 코드를 발생시킨다. 클래스 조합 회로(57)는 공간 클래스 코드와 모션 클래스 코드를 조합하고, 최종 클래스 코드를 발생시킨다. 최종 클래스 코드는 클래스 조합 회로(57)로부터 정규식 부가 회로(58)에 공급된다.
다음으로, 정규식 부가 회로(58)의 동작을 설명하기 위해, 복수의 SD 화소들을 HD 화소로 변환시키는 변환 식을 학습하는 처리 및 그의 예측 식을 사용하는 신호 변환 처리를 기재할 것이다. 무엇보다도, 학습 처리를 설명하기 위해, n 화소를 사용하는 예측 처리를 기재할 것이다. 각각의 클래스에 대해 계수 데이터(w1, ... 및 wn)의 n 탭을 갖는 선형 추정식은 수학식(4)으로 주어진다.
Figure 111999008458960-pat00004
여기서, w1, w2, ..., wn은 예측 탭으로서 선택된 SD 화소들의 레벨을 나타내고; y는 HD 화소의 레벨을 나타낸다.
복수의 데이터 신호들이 각각의 클래스에 대해 학습된다. 데이터 신호들의 수가 m일 때, 하기 수학식(5)이 수학식(4)에 대응하여 적용된다.
Figure 111999008458960-pat00005
여기서, k = 1, 2, ..., m.
m>n인 경우에, 계수 데이터(wi, ... 및 wn)는 균일하게 주어지지 않기 때문에, 에러 벡터의 요소들이 하기 수학식(6)에 의해 정의된다. 수학식(7)의 해답을 최소화시키는 계수 데이터가 얻어진다. 다시 말해, 최소 제곱법이 사용된다.
Figure 111999008458960-pat00006
여기서, k = 1, 2, ..., m.
Figure 111999008458960-pat00007
다음으로, wi에 관한 수학식(7)의 부분 미분 계수가 얻어진다. 이를 행하기 위해, 계수(wi)는 하기 수학식(8)의 해답이 "0"이 되도록 얻어진다.
Figure 111999008458960-pat00008
다음으로, Xij 및 Yi가 하기 수학식(9) 및 (10)으로 정의될 때, 수학식(8)은 하기 수학식(11)으로 표현된 행렬로서 나타낼 수 있다.
Figure 111999008458960-pat00009
Figure 111999008458960-pat00010
Figure 111999008458960-pat00011
수학식(11)은 일반적으로 정규식이라 칭한다. 정규식 부가 회로(58)는 클래스 코드 조합 회로(57)로부터 수신된 클래스 코드, 탭 선택 회로(51)로부터 수신된 예측 탭(SD 화소(x1, ... 및 xn)) 및 입력 SD 데이터에 대응하는 HD 화소(y)에 의해 정규식의 부가를 수행한다.
결국 학습될 데이터가 입력되고, 정규식 부가 회로(58)는 정규식 데이터를 예측 계수 결정 회로(59)에 출력한다. 예측 계수 결정 회로(59)는 종래의 행렬 해법을 사용하여 wi에 관한 정규식 데이터를 해결하고, 계수 데이터를 얻는다. 예측 계수 결정 회로(59)는 얻어진 예측 계수 데이터를 계수 메모리(60)에 기입한다. 상기 학습 처리의 결과로서, 고려되는 HD 화소(y)에 만족스럽게 근접하는 값이 각각의 클래스에 대해 예측되게 하는 계수 데이터가 계수 메모리(60)에 저장된다. 계수 메모리(60)에 저장된 계수 데이터는 화상 신호 변환 장치의 계수 메모리(38)에 로드된다. 따라서, 선형 추정식에 대응하는 SD 데이터와 함께 HD 데이터를 발생시키는 학습 처리가 완성된다.
상기 계수 데이터를 얻는 학습 장치에서, 입력 HD 신호로서, 1050i 신호 또는 525p 신호가 사용된다. 1050i 신호 및 525p 신호중의 하나를 선택하는 변환 방법 선택 신호는 2차원 박막 필터(50) 및 탭 선택 제어 회로(54)에 공급된다. 2차원 박막 필터(50)의 박막화 처리의 상태는 변환 방법 지정 신호에 대응하여 변화된다. 탭 선택 제어 회로(54)는 제 1 탭 선택 회로(51)가 예측 탭을 선택하게 하고, 제 2 탭 선택 회로(52)가 공간 클래스 탭을 선택하게 하고, 제 3 탭 선택 회로(53)가 모션 클래스 탭을 선택하게 하는 제어 신호를 발생시킨다. 모션 클래스 코드에 대응하여, 탭 선택 제어 회로(54)는 공간 클래스 탭을 선택한다.
상기 화상 신호 변환 장치와 같이, 출력 HD 신호의 주사선 구조(1050i 신호 또는 525p 신호)에 대응하여, 탭 선택 제어 회로(54)에 의해 발생된 제어 신호는 제 1 탭 선택 회로(51), 제 2 탭 선택 회로(52) 및 제 3 탭 선택 회로(53)가 관련 탭을 선택할 수 있게 한다.
다음으로, 본 발명의 제 2 실시예를 기재할 것이다. 본 발명의 제 2 실시예에서, 복수의 필드 메모리가 라인 순차 처리에 따라 필드 배속 처리를 수행하도록 제 1 실시예의 라인 순차 변환 회로(39)에 배치된다. 따라서, 출력 화상 신호의 주사선 구조와 같이, 525p 신호 및(또는) 1050i 신호 및 필드 배속 525i 신호가 출력될 수 있다. 필드 배속 처리에 의해, 보다 원활한 모션을 갖는 출력 화상 신호가 얻어질 수 있다. 클래스 범주화 처리에서, 필드 배속 화상은 선형 추정식에 대응하여 발생된다. 따라서, 연속적인 2개의 필드의 평균 화상을 사용하는 보간 처리 또는 동일한 필드를 반복적으로 출력하는 처리와 달리, 출력 화상은 평탄치 못해지고 해상도가 악화되는 것이 방지될 수 있다.
제 1 실시예에서와 같이, 제 2 실시예에서, 주사선 구조를 설정하는 신호가 필드 배속 신호를 지정할 때, 예측 탭, 공간 클래스 탭, 모션 클래스 탭 및 계수 데이터가 선택된다. 또한, 필드 배속 처리를 지정하는 정보가 제 1 실시예에 따라 라인 순차 변환 회로와 동등한 주사선 구조 변환 회로에 공급된다.
도 14는 필드 배속 처리가 설정된 경우에 주사선 구조 변환 회로의 구조의 실시예를 나타낸다. 제 1 실시예와 동일한 처리에서, 수평 방향의 화소들의 수가 2배인 화상 신호가 직렬로 접속된 필드 메모리(71 및 72)에 공급된다. 필드 메모리(71 및 72)는 3개의 연속 필드들의 신호를 연대상으로 배열하고, 결과의 신호를 클래스 범주화 적응형 처리/순차 변환 회로(73)에 공급한다. 클래스 범주화 적응형 처리/순차 변환 회로(73)는 제 1 출력 신호 및 제 2 출력 신호를 필드 메모리(74) 및 필드 메모리(75)에 각각 공급한다. 필드 메모리(74 및 75)는 각각 필드 기간을 1/2만큼 압축시킨다. 필드 스위치(76)는 필드 메모리(74 및 75)의 출력 신호들 중의 하나를 선택하고, 필드 배속 신호를 출력한다.
클래스 범주화 적응형 처리/순차 변환 회로(73)는 도 15의 A에 나타낸 2개의 신호를 발생시킨다. 도 15의 A에서, 각각의 톱니 파형은 하나의 필드의 신호를 나타내고; A 및 B는 525i 신호의 A 필드 및 B 필드(공간 상)를 나타내고; A와 B의 접두어(1, 1.5, 2, ...)는 프레임 주기를 1로 나타낸 경우의 시간 주기를 나타낸다. 출력 신호(1)와 동일한 입력 신호는 필드 1A, 1.5A, 2A, 2.5A 등의 시퀀스이다.
클래스 범주화 적응형 처리/순차 변환 회로(73)는 입력 신호에 포함되지 않은 필드 화상의 시퀀스(1B, 1.5A, 2B, ...)인 출력 신호(2)를 발생시킨다. 도 16에서, 삼각형 화소로 나타낸 바와 같이, 2개의 필드 사이에 연대상으로 나타낸 필드 화상은 클래스 범주화 적응형 처리에 의해 발생된다. 예를 들면, 입력 신호의 필드 1A와 필드 1.5B 사이에 연대상으로 존재하는 필드(1B)가 발생된다. 또한, 입력 신호의 필드 1.5B와 2A 사이에 연대상으로 존재하는 필드(1.5B)가 발생된다.
필드 메모리(74 및 75)는 클래스 범주화 적응형 처리/순차 변환 회로(73)의 출력 신호(1 및 2)의 필드 속도를 배가시킨다. 도 15의 B에 나타낸 바와 같이, 필드 배속 처리는 필드 주기를 1/2 만큼 압축시키고, 동일한 필드를 반복적으로 출력한다. 필드 스위치(76)는 필드 배속 신호(1) 및 필드 배속 신호(2)를 선택하고, 최종 출력 신호를 발생시킨다. 도 15의 B에서, 격자 필드는 필드 스위치(76)에 의해 선택된 필드를 나타낸다. 도 15의 C에 나타낸 바와 같이, 필드 스위치(76)는 필드(1A, 1B, 1.5A, 1.5B 등)를 1/2 필드 주기로 출력한다.
제 2 실시예에서, 필드(1.5B, 1.5A 등)는 클래스 범주화 적응형 처리에 의해 발생된다. 그러나, 연대상의 변화를 보다 정확하게 나타내기 위해, 필드(1A, 1.17B, 1.33A, 1.5B 등)가 출력될 수 있다.
도 17은 본 발명의 제 3 실시예의 구조를 나타낸다. 8 비트의 신호들 A, B, C 및 D 각각은 선택기(100)에 공급된다. 신호(A, B, C 및 D)에 대응하는 출력 신호는 선택기(100)로부터 승산 장치(101, 102, 103 및 104) 각각에 공급된다. 승산 장치(101, 102, 103 및 104)는 선택기(100)의 출력 신호에 각각 8 비트의 계수(X, Y, Z 및 W)를 승산한다. 승산 장치(101 내지 104) 각각은 상위 비트부 및 하위 비트부로서 승산된 결과를 출력한다. 승산 장치(101 내지 104)의 상위 비트부 및 하위 비트부는 선택기(105)에 공급된다. 선택기(105)는 승산 장치(101 내지 104)의 출력 단자를 부가 장치(111, 112, 113 및 114)에 접속시킨다. 각각의 부가 장치(111, 112, 113 및 114)는 4개의 입력 단자를 갖는다.
부가 장치(114)로부터 부가 장치(113)로 캐리(carry)가 공급된다. 부가 장치(113)로부터 부가 장치(112)로 캐리가에 출력된다. 부가 장치(112)로부터 부가 장치(111)로 캐리가 출력된다. 부가 장치(111)는 외부로 캐리를 출력한다. 선택기(105)는 출력 신호(115)로서 승산 장치(101 내지 104)의 출력 신호를 직접적으로 공급하는 기능을 갖는다. 선택기(100 및 105)의 선택 동작은 구조 데이터에 의해 지정된다.
도 18은 구조 데이터에 대응하여 선택기(100 및 105)에 의해 수행된 제 1 기능을 보여준다. 선택기(100)는 신호(A, B, C 및 D)를 승산 장치(101, 102, 103 및 104) 각각에 공급한다. 승산 장치(101, 102, 103 및 104)는 신호(A, B, C 및 D)를 계수(X, Y, Z 및 W) 각각과 곱한다. 선택기(105)는 신호(115)로서 승산 장치(101 내지 104)의 출력 신호를 직접적으로 공급한다. 따라서, 선택기(105)는 AxX, BxY, CxZ, 및 DxW의 4가지 곱을 출력한다.
도 19는 제 2 기능을 수행하는 구조를 보여준다. 선택기(100)는 승산 장치(101 내지 104)의 승산 결과의 고차 비트부를 부가 장치(111)에 공급하고 승산 장치(101 내지 104)의 승산 결과의 하위 비트부를 부가 장치(112)에 공급한다. 선택기(105)는 데이터를 부가 장치(113 및 114)에 공급하지 않는다. 따라서, 부가 장치(111 및 112)는 AxX + BxY + CxZ + DxW를 출력한다.
도 20은 제 3 기능을 수행하는 구조를 보여준다. 16-비트 입력 신호는 상위 8-비트부(A)와 하위 8-비트부(B)로 분할된다. 상위 비트부(A) 및 하위 비트부(B)는 선택기(100)에 공급된다. 선택기(100)는 상위 비트부(A)를 승산 장치(101 및 103)에 공급한다. 선택기(100)는 하위 비트부(B)를 승산 장치(102 및 104)에 공급한다. 16-비트 계수의 상위 8-비트부(C)는 승산 장치(101)에 계수 X로서 공급된다. 상위 비트부(C)는 승산 장치(102)에 계수 Y로서 공급되기도 한다. 16-비트 계수의 하위 8-비트부(D)는 승산 장치(103)에 계수 Z로서 공급된다. 하위 8-비트부(D)는 승산 장치(104)에 계수 W로서 공급되기도 한다.
선택기(105)는 승산 장치(104)의 출력 신호의 하위 비트부를 부가 장치(114)의 하나의 입력 단자에 공급한다. 선택기(105)는 데이터를 부가 장치(114)의 다른 3개의 입력 단자에 공급하지 않는다. 부가 장치(114)는 곱(BD)의 하위 8비트를 출력한다. 곱(BD)의 하위 8비트는 16-비트 입력 데이터(AB) 및 16-비트 계수(CD)의 승산 결과의 하위 8비트이다.
선택기(105)는 승산 장치(104)의 출력 신호의 상위 비트부(곱(BD)의 상위 8비트), 승산 장치(103)의 출력 신호의 하위 비트부(곱(AD)의 하위 8비트), 및 승산 장치(102)의 출력 신호의 하위 비트부(곱(BD)의 하위 8비트)를 부가 장치(113)에 공급한다. 선택기(105)는 데이터를 부가 장치(113)의 나머지 입력 단자에 공급하 지 않는다. 따라서, 부가 장치(113)는 (BD의 상위 비트부 + AD의 하위 비트부 + BC의 하위 비트부)의 부가된 결과를 얻는다. 부가된 결과는 16-비트 입력 데이터(AB)와 16-비트 계수(CD)의 승산 결과의 하위 8비트이다.
선택기(105)는 승산 장치(103)의 출력 신호의 상위 비트부(곱(AD)의 상위 8비트), 승산 장치(102)의 출력 신호의 상위 비트부(곱(BC)의 상위 8비트), 및 승산 장치(101)의 하위 비트부(곱(AC)의 상위 8비트)를 부가 장치(112)에 공급한다. 선택기(105)는 데이터를 부가 장치(112)의 나머지 입력 단자에 공급하지 않는다. 따라서, 부가 장치(112)는 (AD의 상위 비트부 + BC의 상위 비트부 + AC의 하위 비트부)의 부가된 결과를 출력한다. 부가된 결과는 16-비트 입력 데이터(AB)와 16-비트 계수(CD)의 승산 결과의 상위 8비트이다.
선택기(105)는 승산 장치(101)의 출력 신호의 상위 비트부를 부가 장치(111)의 하나의 입력 단자에 공급한다. 선택기(105)는 데이터를 부가 장치(111)의 나머지 3개의 입력 단자에 공급하지 않는다. 부가 장치(111)는 곱(AC)의 상위 8비트를 출력한다. 곱(AC)의 상위 8비트는 16-비트 입력 데이터(AB)와 16-비트 계수(CD)의 승산 결과의 상위 8비트이다. 따라서, 제 3 기능에 따라, 16-비트 입력 신호와 16-비트 계수의 승산 결과가 출력될 수 있다.
본 발명에 따라, 복수의 신호 처리 기능은 동일한 회로에 의해 달성되기 때문에, 하드웨어 스케일은 복수의 회로가 전환되는 구조에 비해 감소될 수 있다. 더욱이, 본 발명에 따른 화상 정보 변환 장치에서, 입력 화상 신호는 상이한 주사선 구조로 복수의 출력 화상 신호 중에서 선택된 것으로 변환될 수 있다. 예를 들면, 입력 화상 패턴이 자연 화상일 때, 입력 화상은 고 화질로 1050i 출력 화상으로 변환된다. 입력 화상이 선형 플리커가 확실히 보이는 화상 패턴일 때, 입력 화상은 525p 출력 화상으로 변환된다. 평탄한 동화상이 바람직할 때, 입력 화상은 필드 배속 출력 화상으로 변환된다.
본 발명에 따라, 화상 정보가 변환될 때, 클래스는 입력 화상 신호의 복수의 화소에 대응하여 검출된다. 각각의 클래스에서 최적인 추정 예측식에 의해, 화소값들이 발생된다. 따라서, 종래의 화상 정보 변환 장치보다 고화질의 정지 화상 및 동화상이 얻어질 수 있다. 또한, 클래스 정보는 동화상 정보를 포함하기 때문에, 정지 화상 및 동화상의 검출 동작 및 스위칭 동작이 생략될 수 있다. 화상이 스위칭될 때, 화질의 차이가 커지는 것이 방지될 수 있다. 따라서, 모션 검출 에러로 인한 화상 악화가 현저하게 억제될 수 있다.
본 발명을 그의 최상 모드의 실시예에 관하여 예시하고 기재하였지만, 상기한 바 및 여러 가지 다른 변화가 생략되고, 본 발명의 정신 및 범위에서 벗어나지 않는 형태의 부가 및 그의 세부가 이루어질 수 있음을 당업계의 숙련자들이 이해해야 한다.

Claims (21)

  1. 정보 신호 처리 장치에 있어서:
    입력 정보 신호에 대하여 미리 결정된 처리를 수행하는 신호 처리 회로와;
    상기 신호 처리 회로의 외부에 배치되어, 상기 신호 처리 회로에 제어 신호를 공급하는 제어 신호원과;
    상기 제어 신호에 대응하여 상기 신호 처리 회로에 대한 동작 조건 설정 신호를 발생시키는 동작 조건 설정 회로와;
    상기 제어 신호에 대응하여 상기 신호 처리 회로의 동작 상태를 변화시키는 신호 변화 회로를 포함하는, 정보 신호 처리 장치.
  2. 정보 신호 처리 장치에 있어서:
    입력 정보 신호에 대하여 미리 결정된 처리를 수행하는 신호 처리 회로와;
    상기 신호 처리 회로의 외부에 배치되어, 상기 신호 처리 회로에 제어 신호를 공급하는 제어 신호원과;
    상기 제어 신호에 대응하여 상기 신호 처리 회로에 대한 동작 조건 설정 신호를 발생시키는 동작 조건 설정 회로를 포함하고,
    상기 신호 처리 회로의 동작 상태는 상기 제어 신호에 대응하여 변화되고,
    상기 신호 처리 회로는 적어도 2개의 처리부들을 갖고, 상기 신호 처리부는 상기 처리부들의 적어도 하나(지정된 처리부라 칭함)의 동작 상태를 상기 동작 조건 설정 신호에 대응하여 변화시키고, 다른 처리부의 동작 상태는 상기 지정된 처리부의 동작 상태의 변화에 대응하여 변화되는, 정보 신호 처리 장치.
  3. 입력 화상 신호와 상이한 주사선 구조들을 갖는 복수의 출력 화상 신호들을 발생시키는 화상 정보 변환 장치에 있어서:
    출력 화상 신호로서 발생되는 제 1 화소 부근에 존재하는 상기 입력 화상 신호의 복수의 제 2 화소들을 선택하는 제 1 데이터 선택 수단과;
    상기 출력 화상 신호로서 발생되는 상기 제 1 화소 부근에 존재하는 상기 입력 화상 신호의 복수의 제 3 화소들을 선택하는 제 2 데이터 선택 수단과;
    미리 얻어진 추정식 계수를 저장하는 메모리 수단과;
    상기 제 1 데이터 선택 수단에 의해 선택된 상기 제 2 화소들 및 상기 추정식 계수의 선형 추정식을 사용하여 상기 제 1 화소를 발생시키는 화소값 발생 수단과;
    상기 제 2 데이터 선택 수단에 의해 선택된 상기 제 3 화소들에 대응하여 클래스 정보를 발생시키고, 상기 클래스 정보에 대응하여 상기 추정식 계수를 상기 화소값 발생 수단에 공급하는 클래스 결정 수단과;
    상기 화소값 발생 수단에 접속되어, 변환 화상을 지정된 주사선 구조로 변환시키는 주사선 구조 변환 수단과;
    상기 출력 화상 신호의 주사선 구조를 지정하는 제어 신호를 수신하고, 상기 제어 신호에 대응하여 상기 추정식 계수, 상기 제 1 데이터 선택 수단 및 상기 제 2 데이터 선택 수단에 의해 선택된 상기 제 2 화소들 및 상기 제 3 화소들을 전환시키는 제어 수단을 포함하는, 화상 정보 변환 장치.
  4. 제 3 항에 있어서,
    상기 주사선 구조 변환 수단은 라인 순차 처리 또는 필드 배속 처리(field double speed process)를 전환하기 위해 제어되는, 화상 정보 변환 장치.
  5. 제 3 항에 있어서,
    상기 입력 화상 신호는 N 개의 주사선들을 갖는 비월 신호(interlace signal)이고,
    상기 출력 화상 신호는 N 개의 주사선들을 갖는 순차 신호(progressive signal) 또는 거의 N 개의 주사선들을 갖는 비월 신호인, 화상 정보 변환 장치.
  6. 제 3 항에 있어서,
    상기 입력 화상 신호는 N 개의 주사선들을 갖는 비월 신호이고,
    상기 출력 화상 신호는 N 개의 주사선들을 갖는 순차 신호 또는 N 개의 주사선들을 갖는 필드 배속 비월 신호인, 화상 정보 변환 장치.
  7. 입력 화상 신호로 복수의 출력 화상 신호들을 발생시키는 화상 정보 변환 장치에 있어서:
    제 1 선택 위치 정보, 제 2 선택 위치 정보 및 필요로 되는 클래스들에 대응하는 추정식 계수들을 저장하는 메모리 수단과;
    상기 메모리 수단으로부터 원하는 신호 변환 처리에 대응하는 정보를 선택하고, 상기 선택된 정보를 제 1 선택 위치 정보 레지스터, 제 2 선택 위치 정보 레지스터 및 추정식 계수 메모리에 로딩(loading)하는 정보 설정 수단과;
    상기 정보 설정 수단에 의해 설정된 상기 제 1 선택 위치 정보에 대응하여 출력 화상 신호로서 발생되는 제 1 화소의 위치와 미리 결정된 관계에 있는 복수의 제 2 화소들을 선택하는 제 1 데이터 선택 수단과;
    상기 정보 설정 수단에 의해 설정된 상기 제 2 선택 위치 정보에 대응하여 상기 출력 화상 신호로서 발생되는 상기 제 1 화소의 위치와 미리 결정된 관계에 있는 복수의 제 3 화소들을 선택하는 제 2 데이터 선택 수단과;
    상기 제 1 데이터 선택 수단에 의해 선택된 상기 제 2 화소들 및 상기 추정식 계수들의 선형 추정식들을 사용하여 상기 제 1 화소를 발생시키는 화소값 발생 수단과;
    상기 제 2 데이터 선택 수단에 의해 선택된 상기 제 3 화소들에 대응하여 클래스 정보를 발생시키고, 상기 클래스 정보에 대응하여 상기 추정식 계수들을 상기 화소값 발생 수단에 공급하는 클래스 결정 수단과;
    상기 화소값 발생 수단에 접속되어, 변환 화상을 출력 화상 신호들의 지정된 주사선 구조로 변환시키는 주사선 구조 변환 수단을 포함하는, 화상 정보 변환 장치.
  8. 제 7 항에 있어서,
    상기 주사선 구조 변환 수단은 라인 순차 처리 또는 필드 배속 처리를 전환하기 위해 제어되는, 화상 정보 변환 장치.
  9. 제 8 항에 있어서,
    상기 입력 화상 신호는 N 개의 주사선들을 갖는 비월 신호이고,
    상기 출력 화상 신호는 N 개의 주사선들을 갖는 순차 신호 또는 거의 N 개의 주사선들을 갖는 비월 신호인, 화상 정보 변환 장치.
  10. 제 9 항에 있어서,
    상기 입력 화상 신호는 N 개의 주사선들을 갖는 비월 신호이고,
    상기 출력 화상 신호는 N 개의 주사선들을 갖는 순차 신호 또는 N 개의 주사선들을 갖는 필드 배속 비월 신호인, 화상 정보 변환 장치.
  11. 입력 화상 신호를 수신하고 상기 입력 화상 신호를 디스플레이 유닛에 디스플레이하기 위한 화상 디스플레이 장치에 있어서:
    입력 화상 신호원과 상기 디스플레이 유닛 사이에 배치되어, 상기 입력 화상 신호와 상이한 주사선 구조들을 갖는 복수의 출력 화상 신호들을 발생시키는 화상 정보 변환 유닛을 포함하며,
    상기 화상 정보 변환 유닛은:
    출력 화상 신호로서 발생되는 제 1 화소 부근에 존재하는 상기 입력 화상 신호의 복수의 제 2 화소들을 선택하는 제 1 탭 선택 수단과;
    상기 출력 화상 신호로서 발생되는 상기 제 1 화소 부근에 존재하는 상기 입력 화상 신호의 복수의 제 3 화소들을 선택하는 제 2 탭 선택 수단과;
    미리 얻어진 추정식 계수를 저장하는 메모리 수단과;
    상기 제 1 탭 선택 수단에 의해 선택된 상기 제 2 화소들 및 상기 추정식 계수의 선형 추정식을 사용하여 상기 1 화소를 발생시키는 화소값 발생 수단과;
    상기 제 2 탭 선택 수단에 의해 선택된 상기 제 3 화소들에 대응하여 클래스 정보를 발생시키고, 상기 클래스 정보에 대응하여 상기 추정식 계수를 상기 화소값 발생 수단에 공급하는 클래스 결정 수단과;
    상기 화소값 발생 수단에 접속되어, 변환 화상을 지정된 주사선 구조로 변환시키는 주사선 구조 변환 수단과;
    변환 방법을 지정하는 제어 신호를 수신하고, 상기 제어 신호에 대응하여 상기 추정식 계수, 상기 제 1 탭 선택 수단 및 상기 제 2 탭 선택 수단에 의해 선택된 상기 제 2 화소들 및 상기 제 3 화소들을 전환하는 제어 수단을 포함하는, 화상 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 주사선 구조 변환 수단은 라인 순차 처리 또는 필드 배속 처리를 전환하기 위해 제어되는, 화상 디스플레이 장치.
  13. 제 11 항에 있어서,
    상기 입력 화상 신호는 N 개의 주사선들을 갖는 비월 신호이고,
    상기 출력 화상 신호는 N 개의 주사선들을 갖는 순차 신호 또는 거의 N 개의 주사선들을 갖는 비월 신호인, 화상 디스플레이 장치.
  14. 제 11 항에 있어서,
    상기 입력 화상 신호는 N 개의 주사선들을 갖는 비월 신호이고,
    상기 출력 화상 신호는 N 개의 주사선들을 갖는 순차 신호 또는 N 개의 주사선들을 갖는 필드 배속 비월 신호인, 화상 디스플레이 장치.
  15. 제 5 항에 있어서,
    상기 지정된 주사선 구조는 선택 신호에 기초하여 설정되는, 화상 정보 변환 장치.
  16. 정보 신호 처리 장치에 있어서:
    입력 정보 신호로부터 데이터 세트를 선택하는 제 1 데이터 선택 수단과;
    상기 제 1 데이터 선택 수단에 의해 선택된 상기 데이터 세트에 따라 미리 결정된 복수의 클래스들 중 클래스를 결정하는 클래스 결정 수단과;
    제 1 메모리와;
    상기 클래스 각각에 대해 적어도 두 세트의 변환 데이터를 저장하고, 선택 신호에 따라 한 세트의 변환 데이터를 상기 제 1 메모리로 로딩시키는 제 2 메모리와;
    상기 결정된 클래스 및 상기 제 1 메모리에 저장된 상기 세트의 변환 데이터에 기초하여 상기 입력 정보 신호를 변환시키는 변환 수단을 포함하는, 정보 신호 처리 장치.
  17. 제 16 항에 있어서,
    상기 제 2 메모리는 적어도 두 개의 제 1 탭 선택 데이터를 더 저장하고, 상기 적어도 두 개의 제 1 탭 선택 데이터 중 하나를 상기 제 1 메모리에 로딩하며,
    상기 제 1 데이터 선택 수단은 상기 제 1 메모리에 저장된 상기 제 1 탭 선택 데이터에 따라 상기 데이터 세트를 선택하는, 정보 신호 처리 장치.
  18. 제 17 항에 있어서,
    상기 제 2 메모리는 적어도 두 개의 제 2 탭 선택 데이터를 더 저장하고, 상기 적어도 두 개의 제 2 탭 선택 데이터 중 하나를 상기 제 1 메모리에 로딩하며,
    상기 장치는, 상기 제 1 메모리에 저장된 상기 제 2 탭 선택 데이터에 따라 상기 입력 정보 신호로부터 데이터 세트를 선택하는 제 2 데이터 선택 수단을 더 포함하는, 정보 신호 처리 장치.
  19. 제 16 항에 있어서,
    상기 변환 데이터는 계수 데이터이고, 상기 변환 수단은 상기 결정된 클래스에 대응하는 상기 계수 데이터에 기초하여 상기 입력 정보 신호를 변환시키는, 정보 신호 처리 장치.
  20. 제 16 항에 있어서,
    상기 입력 정보 신호는 입력 화상 신호인, 정보 신호 처리 장치.
  21. 제 20 항에 있어서,
    상기 입력 화상 신호는 비월 화상 신호이고,
    상기 적어도 두 세트의 변환 데이터는 상기 비월 화상 신호를 보다 높은 해상도를 갖는 화상 신호로 변환시키는 제 1 세트의 변환 데이터와 상기 비월 화상 신호를 순차 화상 신호로 변환시키는 제 2 세트의 변환 데이터를 포함하는, 정보 신호 처리 장치.
KR1019990030047A 1998-07-23 1999-07-23 정보 신호 처리 장치, 화상 정보 변환 장치, 및 화상 디스플레이 장치 Expired - Fee Related KR100638500B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-208116 1998-07-23
JP20811698A JP4158232B2 (ja) 1998-07-23 1998-07-23 画像情報変換装置および画像表示装置

Publications (2)

Publication Number Publication Date
KR20000011936A KR20000011936A (ko) 2000-02-25
KR100638500B1 true KR100638500B1 (ko) 2006-10-26

Family

ID=16550908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030047A Expired - Fee Related KR100638500B1 (ko) 1998-07-23 1999-07-23 정보 신호 처리 장치, 화상 정보 변환 장치, 및 화상 디스플레이 장치

Country Status (6)

Country Link
US (3) US6483545B1 (ko)
EP (1) EP0975156B1 (ko)
JP (1) JP4158232B2 (ko)
KR (1) KR100638500B1 (ko)
CN (2) CN100542258C (ko)
DE (1) DE69941804D1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158232B2 (ja) * 1998-07-23 2008-10-01 ソニー株式会社 画像情報変換装置および画像表示装置
WO2000065830A1 (fr) * 1999-04-23 2000-11-02 Sony Corporation Dispositif et procede de conversion d'image
JP2001238185A (ja) * 2000-02-24 2001-08-31 Sony Corp 画像信号変換装置、画像信号変換方法、およびそれを使用した画像表示装置、並びにそれに使用される係数データの生成装置および生成方法
WO2001063921A1 (en) * 2000-02-24 2001-08-30 Sony Corporation Image signal converter, image signal converting method, and image display using it, and coefficient data generator for use therein
JP4501217B2 (ja) * 2000-04-25 2010-07-14 ソニー株式会社 画像信号変換装置、画像信号変換方法、およびそれを使用した画像表示装置
JP2001318745A (ja) * 2000-05-11 2001-11-16 Sony Corp データ処理装置およびデータ処理方法、並びに記録媒体
JP4470280B2 (ja) * 2000-05-24 2010-06-02 ソニー株式会社 画像信号処理装置及び画像信号処理方法
JP4040826B2 (ja) * 2000-06-23 2008-01-30 株式会社東芝 画像処理方法および画像表示システム
JP2006173657A (ja) * 2000-10-25 2006-06-29 Matsushita Electric Ind Co Ltd 映像信号処理回路
JP4696388B2 (ja) 2000-11-15 2011-06-08 ソニー株式会社 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、それに使用される係数種データ生成装置、係数データ生成装置、並びに情報記録媒体
JP4670169B2 (ja) * 2000-11-15 2011-04-13 ソニー株式会社 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、それに使用される係数種データ生成装置、並びに情報記録媒体
JP4277446B2 (ja) * 2000-12-26 2009-06-10 ソニー株式会社 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、それに使用される係数種データ生成装置および生成方法、並びに記録媒体
EP1355494B1 (en) * 2001-01-22 2009-12-30 Sony Corporation Image signal processor, method for processing an image signal, and computer readable medium and program
JP4649812B2 (ja) * 2001-11-30 2011-03-16 ソニー株式会社 画像信号処理装置、画像信号処理方法およびそれを使用した画像表示装置、並びに各画像信号処理方法を実行するためのプログラムおよびそのプログラムを記録したコンピュータ読み取り可能な媒体
JP4006628B2 (ja) * 2002-07-03 2007-11-14 ソニー株式会社 情報処理装置および情報処理方法、記録媒体、並びにプログラム
DE10327083A1 (de) * 2003-02-11 2004-08-19 Giesecke & Devrient Gmbh Sicherheitspapier und Verfahren zur Herstellung desselben
JP4265237B2 (ja) * 2003-02-27 2009-05-20 ソニー株式会社 画像処理装置および方法、学習装置および方法、記録媒体、並びにプログラム
JP4055655B2 (ja) * 2003-05-29 2008-03-05 ソニー株式会社 係数の生成装置および生成方法、クラス構成の生成装置および生成方法、情報信号処理装置、並びに各方法を実行するためのプログラム
US7330181B2 (en) 2003-10-31 2008-02-12 Sony Corporation Method and apparatus for processing an image, image display system, storage medium, and program
JP4337505B2 (ja) 2003-10-31 2009-09-30 ソニー株式会社 撮像装置および撮像方法、画像処理装置および画像処理方法、画像表示システム、記録媒体、並びにプログラム
GB2411784B (en) * 2004-03-02 2006-05-10 Imagination Tech Ltd Motion compensation deinterlacer protection
JP2005333254A (ja) * 2004-05-18 2005-12-02 Sony Corp 画像処理装置および画像処理方法
KR100555869B1 (ko) * 2004-06-15 2006-03-03 삼성전자주식회사 저더 검출을 이용한 디인터레이싱 장치 및 방법
CN100518285C (zh) * 2004-09-29 2009-07-22 Tcl王牌电子(深圳)有限公司 一种电视机逐行扫描数字归一化的实现方法
JP4622611B2 (ja) * 2005-03-24 2011-02-02 ソニー株式会社 信号処理装置
US7894522B2 (en) * 2005-09-16 2011-02-22 Sony Corporation Classified filtering for temporal prediction
JP2014225718A (ja) * 2013-05-15 2014-12-04 ソニー株式会社 画像処理装置および画像処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950700669A (ko) * 1992-12-10 1995-01-16 오오가 노리오 화상신호 변환장치
KR100276789B1 (ko) * 1992-05-22 2001-01-15 이데이 노부유끼 디지탈 데이타 변환 장치 및 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274612A (ja) * 1993-03-17 1994-09-30 Matsushita Electric Ind Co Ltd 画像処理装置
JP3480015B2 (ja) 1993-11-24 2003-12-15 ソニー株式会社 画像データの生成装置および生成方法
JP3974946B2 (ja) * 1994-04-08 2007-09-12 オリンパス株式会社 画像分類装置
JP3845870B2 (ja) 1994-09-09 2006-11-15 ソニー株式会社 ディジタル信号処理用集積回路
JP3794505B2 (ja) * 1995-03-22 2006-07-05 ソニー株式会社 信号変換装置及び信号変換方法
JP3669530B2 (ja) * 1995-06-30 2005-07-06 ソニー株式会社 画像信号変換装置及び画像信号変換方法
US5946044A (en) 1995-06-30 1999-08-31 Sony Corporation Image signal converting method and image signal converting apparatus
US5787201A (en) * 1996-04-09 1998-07-28 The United States Of America As Represented By The Secretary Of The Navy High order fractal feature extraction for classification of objects in images
WO1997046014A1 (en) * 1996-05-30 1997-12-04 Sony Corporation Device and method for converting image information and circuit and method for operating sum of products
US5912676A (en) * 1996-06-14 1999-06-15 Lsi Logic Corporation MPEG decoder frame memory interface which is reconfigurable for different frame store architectures
US5936676A (en) * 1997-08-21 1999-08-10 Miranda Technologies Inc. Apparatus and method for line interpolating an interlaced video signal
US5781241A (en) * 1996-11-08 1998-07-14 Chrontel, Inc. Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers
JP3360586B2 (ja) * 1997-11-21 2002-12-24 日本電気株式会社 スキャン変換装置及び方法
JPH11231820A (ja) * 1998-02-16 1999-08-27 Fujitsu Ltd 表示モード選択方法及び表示装置
JP4158232B2 (ja) * 1998-07-23 2008-10-01 ソニー株式会社 画像情報変換装置および画像表示装置
JP4055655B2 (ja) * 2003-05-29 2008-03-05 ソニー株式会社 係数の生成装置および生成方法、クラス構成の生成装置および生成方法、情報信号処理装置、並びに各方法を実行するためのプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276789B1 (ko) * 1992-05-22 2001-01-15 이데이 노부유끼 디지탈 데이타 변환 장치 및 방법
KR950700669A (ko) * 1992-12-10 1995-01-16 오오가 노리오 화상신호 변환장치

Also Published As

Publication number Publication date
US20020180884A1 (en) 2002-12-05
JP2000041223A (ja) 2000-02-08
EP0975156A3 (en) 2003-06-11
US7113225B2 (en) 2006-09-26
EP0975156B1 (en) 2009-12-16
CN1770854A (zh) 2006-05-10
EP0975156A2 (en) 2000-01-26
CN1252998C (zh) 2006-04-19
US7397512B2 (en) 2008-07-08
KR20000011936A (ko) 2000-02-25
DE69941804D1 (de) 2010-01-28
JP4158232B2 (ja) 2008-10-01
US20050162550A1 (en) 2005-07-28
US6483545B1 (en) 2002-11-19
CN100542258C (zh) 2009-09-16
CN1249627A (zh) 2000-04-05

Similar Documents

Publication Publication Date Title
KR100638500B1 (ko) 정보 신호 처리 장치, 화상 정보 변환 장치, 및 화상 디스플레이 장치
EP0989748B1 (en) Picture information conversion and video processor
US6057885A (en) Picture information converting apparatus and method thereof and sum-of-product calculating circuit and method thereof
JP4131048B2 (ja) 画像情報変換装置、変換方法および画像表示装置
US6597737B1 (en) Motion determining apparatus, method thereof, and picture information converting apparatus
JP4193233B2 (ja) 動き判定装置、その方法および画像情報変換装置
JP4300603B2 (ja) 画像情報変換装置および方法
JP4140091B2 (ja) 画像情報変換装置および画像情報変換方法
EP1111918B1 (en) Image conversion device and method
JP4470324B2 (ja) 画像信号変換装置および方法
JP2001238185A (ja) 画像信号変換装置、画像信号変換方法、およびそれを使用した画像表示装置、並びにそれに使用される係数データの生成装置および生成方法
JPH0730859A (ja) フレーム補間装置
JP4078719B2 (ja) 画像情報変換装置、変換方法および画像表示装置
JP3800638B2 (ja) 画像情報変換装置および方法
JP4154768B2 (ja) 画像情報変換装置および画像表示装置
JP4310847B2 (ja) 画像情報変換装置および変換方法
JP2000244879A (ja) 画像情報変換装置および方法
JP4193236B2 (ja) 画像情報変換装置、画像情報変換方法、およびテレビジョン受像機

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990723

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040723

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990723

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060321

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060726

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061019

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061020

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090928

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101013

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111012

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121015

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131011

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141010

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160909