KR100632951B1

KR100632951B1 - 리플 안정화 기능을 갖는 고전압 발생 회로

Info

Publication number: KR100632951B1
Application number: KR1020040076034A
Authority: KR
Inventors: 한욱기; 변대석
Original assignee: 삼성전자주식회사
Priority date: 2004-09-22
Filing date: 2004-09-22
Publication date: 2006-10-11
Anticipated expiration: 2024-09-22
Also published as: US20060061411A1; KR20060027177A; US7215181B2

Abstract

여기에 개시되는 고전압 발생 회로는 전하 펌프 및 펌프 클록 발생 블록을 포함한다. 전하 펌프는 펌프 클록 신호에 응답하여 고전압을 발생하고, 펌프 클록 발생 블록은 고전압에 응답하여 펌프 클록 신호를 발생한다. 고전압이 목표 전압에 도달한 후, 펌프 클록 발생 블록은 N 클록 사이클만큼 주기적으로 출력되도록 펌프 클록 신호를 제한한다.

Description

리플 안정화 기능을 갖는 고전압 발생 회로{HIGH VOLTAGE GENERATOR CIRCUIT WITH RIPPLE STABILIZATION FUNCTION}

도 1은 종래 기술에 따른 고전압 발생 회로를 개략적으로 보여주는 블록도;

도 2는 고전압을 생성할 때 발생되는 클록 신호를 보여주는 도면;

도 3은 본 발명에 따른 고전압 발생 회로를 개략적으로 보여주는 블록도;

도 4는 도 3에 도시된 리플 안정화기를 개략적으로 보여주는 블록도;

도 5는 본 발명의 예시적인 실시예에 따른 도 4에 도시된 리플 안정화기를 보여주는 회로도; 그리고

도 6은 본 발명에 따른 고전압 발생 회로의 동작을 설명하기 위한 타이밍도이다.

* 도면의 주요 부분에 대한 부호 설명 *

100 : 고전압 발생 회로 110 : 전하 펌프

120 : 전압 분배기 130 : 비교기

140 : 발진기 150 : 클록 드라이버

160 : 리플 안정화기

본 발명은 반도체 집적 회로 장치에 관한 것으로, 좀 더 구체적으로는 고전압을 발생하는 고전압 발생 회로를 포함하는 반도체 집적 회로 장치에 관한 것이다.

반도체 메모리는, 일반적으로, 위성에서 소비자 전자 기술까지의 범위에 속하는 마이크로프로세서를 기반으로 한 응용 및 컴퓨터과 같은 디지털 로직 설계의 가장 필수적인 마이크로 전자 소자이다. 그러므로, 높은 집적도 및 빠른 속도를 위한 축소 (scaling)를 통해 얻어지는 프로세스 향상 및 기술 개발을 포함한 반도체 메모리의 제조 기술의 진보는 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.

반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불 휘발성 반도체 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치에 있어서, 로직 정보는 스태틱 랜덤 액세스 메모리의 경우 쌍안정 플립-플롭의 로직 상태를 설정함으로써 또는 다이나믹 랜덤 액세스 메모리의 경우 커패시터의 충전을 통해 저장된다. 휘발성 반도체 메모리 장치의 경우, 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다.

MROM, PROM, EPROM, EEPROM 등과 같은 불 휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 불 휘발성 메모리 데이터 저장 상태는 사용되는 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 불 휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 그리고 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 프로그램 및 마이크로코드의 저장을 위해서 사용된다. 단일 칩에서 휘발성 및 불 휘발성 메모리 저장 모드들의 조합이 빠르고 재프로그램 가능한 불 휘발성 메모리를 요구하는 시스템에서 불 휘발성 RAM (nvRAM)과 같은 장치들에서 또한 사용 가능하다. 게다가, 응용 지향 업무를 위한 성능을 최적화시키기 위해 몇몇 추가적인 로직 회로를 포함하는 특정 메모리 구조가 개발되어 오고 있다.

불 휘발성 반도체 메모리 장치에 있어서, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다. 특히 플래시 EEPROM (이하, 플래시 메모리라 칭함)은 기존의 EEPROM에 비해 집적도가 높아 대용량 보조 기억 장치로의 응용에 매우 유리하다. 플래시 메모리들 중에서도 낸드형(NAND-type) 플래시 메모리는 NOR 플래시 메모리에 비해 집적도가 매우 높다.

플래시 메모리에 있어서, 일단 메모리 셀이 프로그램되면, 프로그램된 메모리 셀에 새로운 데이터를 저장하기 위해서는 프로그램된 메모리 셀이 소거되어야 한다. 즉, 플래시 메모리는 오버라이트 기능을 지원하지 않는다. 일반적인 플래시 메모리의 프로그램 및 소거 방법들이 U.S. Patent No. 6,061,270에 "Method for programming a non-volatile memory device with program disturb control"라는 제목으로, U.S. Patent No. 6,335,881에 "Method for programming a flash memory device"라는 제목으로, 그리고 U.S. Patent No. 6,370,062에 "NAND-type flash memory device and method of operating the same"라는 제목으로 각각 게재되어 있다. 메모리 셀을 소거/프로그램하기 위해서, 잘 알려진 바와 같이, 불 휘발성 메모리 장치는 전원 전압보다 높은 전압 (이하, 고전압이라 칭함)을 필요로 한다. 예시적인 고전압/프로그램 전압 발생 회로가 U.S. Patent No. 5,642,309에 "AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"라는 제목으로 게재되어 있다.

'309 특허에 게재된 고전압 발생 회로의 개략적인 블록도가 도 1에 도시되어 있다. 종래 기술에 따른 고전압 발생 회로 (10)는 전하 펌프 (11), 전압 분배기 (12), 비교기 (13), 발진기 (14), 그리고 클록 드라이버 (15)로 구성된다. 전하 펌프 (11)에서 생성된 고전압 (Vpgm)은 전압 분배기 (12)를 통해 분배되고, 분배된 전압 (Vdvd)은 비교기 (13)에 의해서 기준 전압과 비교된다. 클록 드라이버 (14)는 비교 결과에 따라 발진기 (14)의 발진 신호 (OSC)가 전하 펌프 (11)로 공급되는 것을 선택적으로 제어하며, 전하 펌프 (11)는 클록 드라이버 (15)로부터의 클록 신호 (CLK)에 응답하여 고전압 (Vpgm)을 발생한다. 종래 기술에 따른 고전압 발생 회로는 분배된 전압과 기준 전압의 비교 결과에 따라 전하 펌프 (11)가 온/오프되도록 구성되어 있다.

종래 기술에 따른 고전압 발생 회로의 제어 방식에 따르면, 고전압 (Vpgm)이 목표 레벨 (Vt)에 도달하는 시점에서부터 전하 펌프 (11)가 꺼지는 시점까지 클록 신호 (CLK)이 추가적으로 생성된다. 클록 신호 (CLK)의 추가적인 생성은 비교기 (13)의 응답 속도 (시간)로 인한 것으로, 이는 피드백 제어 방식을 사용하는 고전 압 발생 회로의 필연적인 현상이다. 추가적인 생성으로 인해 고전압이 일정하게 유지되지 않는 리플 현상이 발생한다. 종래 기술에 따른 고전압 발생 회로의 경우, 하지만, 고전압의 리플 크기가 일정하게 유지되지 않고 불규칙하다. 불규칙한 리플 크기의 원인은, 도 2에 도시된 바와 같이, 전하 펌프 (11)에 공급되는 클록 신호 (CLK)가 불규칙하게 생성되기 때문이다. 예컨대, 고전압 (Vpgm)이 목표 전압 (Vt)에 도달한 이후, 클록 신호 (CLK)가 상이한 클록 사이클만큼 불규칙하게 전하 펌프 (11)로 공급된다. 따라서, 도 2에 도시된 바와 같이, 전하 펌프 (11)에서 생성되는 고전압 (Vpgm)의 리플 크기 역시 불규칙하다. 종래 기술에 따른 고전압 발생 회로 (10)를 포함한 불 휘발성 메모리 장치에 있어서, 불규칙한 리플 크기는 프로그램된 셀들의 문턱 전압들의 산포가 넓어지게 한다. 즉, 불 휘발성 메모리 장치의 프로그램 특성이 나빠진다.

본 발명의 목적은 고전압의 리플 크기를 균일하게 유지할 수 있는 고전압 발생 회로를 제공하는 것이다.

본 발명의 다른 목적은 고전압의 리플 크기를 최소화할 수 있는 고전압 발생 회로를 제공하는 것이다.

상술한 제반 목적들을 달성하기 위한 본 발명의 특징에 따르면, 고전압 발생 회로는 펌프 클록 신호에 응답하여 고전압을 발생하는 전하 펌프와; 그리고 상기 고전압에 응답하여 상기 펌프 클록 신호를 발생하는 펌프 클록 발생 블록을 포함하 며, 상기 고전압이 목표 전압에 도달한 후, 상기 펌프 클록 발생 블록은 N 클록 사이클만큼 주기적으로 출력되도록 상기 펌프 클록 신호를 제한한다.

예시적인 실시예에 있어서, 상기 고전압이 목표 전압에 도달한 후, 상기 펌프 클록 발생 블록은 1 클록 사이클만큼 주기적으로 출력되도록 상기 펌프 클록 신호를 제한한다.

예시적인 실시예에 있어서, 상기 고전압이 상기 목표 전압에 도달하지 않을 때, 상기 펌프 클록 신호는 제한되지 않는다.

예시적인 실시예에 있어서, 상기 펌프 클록 발생 블록은 상기 고전압이 상기 목표 전압보다 낮아질 때마다 1 클록 사이클만큼 출력되도록 상기 펌프 클록 신호를 제한한다.

예시적인 실시예에 있어서, 상기 펌프 클록 발생 블록은 상기 펌프 클록 신호의 제한 구간이 프로그램 가능하도록 구성된다.

본 발명의 다른 특징에 따르면, 고전압 발생 회로는 펌프 클록 신호에 응답하여 고전압을 발생하는 전하 펌프와; 상기 고전압이 기준 전압보다 낮은 지의 여부에 따라 클록 인에이블 신호를 발생하는 클록 인에이블 신호 발생기와; 상기 클록 인에이블 신호에 응답하여 발진 신호를 클록 신호로서 출력하는 클록 드라이버와; 그리고 상기 고전압이 목표 전압에 도달하였는 지의 여부에 따라 상기 클록 신호를 제한하고, 상기 제한된 클록 신호를 상기 펌프 클록 신호로서 출력하는 리플 안정화기를 포함한다.

예시적인 실시예에 있어서, 상기 고전압이 상기 목표 전압에 도달한 후, 상 기 리플 안정화기는 1 클록 사이클만큼 주기적으로 출력되도록 상기 클록 신호를 제한한다.

예시적인 실시예에 있어서, 상기 고전압이 상기 목표 전압에 도달하지 않을 때, 상기 클록 신호는 제한되지 않는다.

예시적인 실시예에 있어서, 상기 리플 안정화기는 상기 클록 신호의 제한 구간이 프로그램 가능하도록 구성된다.

예시적인 실시예에 있어서, 상기 리플 안정화기는 상기 고전압이 상기 목표 전압보다 낮아질 때마다 1 클록 사이클만큼 출력되도록 상기 클록 신호를 제한한다.

예시적인 실시예에 있어서, 상기 리플 안정화기는 상기 고전압이 목표 전압에 도달하였는 지의 여부에 따라 상기 발진 신호에 동기된 클록 제한 신호를 발생하는 클록 제한 신호 발생부와; 그리고 상기 클록 제한 신호에 응답하여 상기 클록 신호를 상기 펌프 클록 신호로서 선택적으로 출력하는 스위치를 포함한다.

예시적인 실시예에 있어서, 상기 리플 안정화기는 상기 클록 제한 신호에 응답하여 제한 종료 신호를 발생하는 제한 구간 계산부를 더 포함하며, 상기 클록 제한 신호는 상기 제한 종료 신호의 활성화시 비활성화된다.

예시적인 실시예에 있어서, 상기 클록 제한 신호가 비활성화될 때, 상기 스위치는 제한없이 상기 클록 신호를 상기 펌프 클록 신호로서 출력한다.

예시적인 실시예에 있어서, 상기 제한 종료 신호는 상기 클록 제한 신호가 활성화되고 소정 시간이 경과한 후 활성화된다.

예시적인 실시예에 있어서, 상기 클록 제한 신호가 활성화될 때, 상기 스위치는 1 클록 사이클만큼 주기적으로 출력되도록 상기 클록 신호를 제한한다.

예시적인 실시예에 있어서, 상기 스위치는 클록 제한 기능의 사용 여부를 나타내는 정보에 따라 상기 클록 제한 신호에 관계없이 상기 클록 신호를 상기 펌프 클록 신호로서 출력하도록 구성된다.

본 발명의 또 다른 특징에 따르면, 고전압을 발생하는 방법은 상기 고전압이 목표 전압에 도달하였는 지의 여부에 따라 펌프 클록 신호를 발생하는 단계와; 그리고 상기 펌프 클록 신호에 응답하여 상기 고전압을 발생하는 단계를 포함하되, 상기 고전압이 상기 목표 전압에 도달한 후, 상기 펌프 클록 신호는 1 클록 사이클만큼 주기적으로 출력되도록 제한된다.

예시적인 실시예에 있어서, 상기 펌프 클록 신호는 상기 고전압이 상기 목표 전압보다 낮을 때 제한되지 않는다.

예시적인 실시예에 있어서, 상기 펌프 클록 신호는 상기 고전압이 상기 목표 전압보다 낮아질 때마다 1 클록 사이클만큼 출력되도록 제한된다.

본 발명의 예시적인 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다.

도 3은 본 발명에 따른 고전압 발생 회로를 개략적으로 보여주는 블록도이다.

도 3을 참조하면, 본 발명에 따른 고전압 발생 회로 (100)는 전하 펌프 (charge pump) (110), 전압 분배기 (voltage divider) (120), 비교기 (comparator) (130), 발진기 (oscillator) (140), 클록 드라이버 (clock driver) (150), 그리고 리플 안정화기 (ripple stablizer) (160)를 포함한다. 전하 펌프 (110)는 리플 안정화기 (160)로부터의 펌프 클록 신호 (CLK_P)에 응답하여 고전압 (Vpgm)을 발생한다. 전압 분배기 (120)는 전하 펌프 (110)에 의해서 생성된 고전압 (Vpgm)을 분배한다. 비교기 (130)는 전압 분배기 (120)로부터의 분배 전압 (Vdvd)이 기준 전압보다 낮은 지의 여부를 판별하고, 판별 결과에 따라 클록 인에이블 신호 (CLK_EN)를 활성화시킨다. 예컨대, 전압 분배기 (120)로부터의 분배 전압 (Vdvd)이 기준 전압보다 낮을 때, 비교기 (130)는 클록 인에이블 신호 (CLK_EN)를 활성화시킨다. 전압 분배기 (120)로부터의 분배 전압 (Vdvd)이 기준 전압보다 높을 때, 비교기 (130)는 클록 인에이블 신호 (CLK_EN)를 비활성화시킨다. 클록 드라이버 (150)는 클록 인에이블 신호 (CLK_EN)의 활성화에 응답하여 발진기 (140)의 발진 신호 (OSC)를 클록 신호 (CLK)로서 리플 안정화기 (160)로 출력한다. 클록 인에이블 신호 (CLK_EN)의 비활성화시 발진기 (140)의 발진 신호 (OSC)는 차단된다.

계속해서 도 3을 참조하면, 본 발명의 리플 안정화기 (160)는 고전압 (Vpgm)이 목표 전압에 도달하였는 지의 여부에 따라 클록 드라이버 (150)에서 출력되는 클록 신호 (CLK)를 제한한다. 예를 들면, 고전압 (Vpgm)이 목표 전압에 도달하기 이전까지, 리플 안정화기 (160)는 클록 드라이버 (150)에서 출력되는 클록 신호 (CLK)를 펌프 클록 신호 (CLK_P)로서 제한없이 전하 펌프 (110)로 전달한다. 고전압 (Vpgm)이 목표 전압에 도달한 이후, 리플 안정화기 (160)는 일정 시간마다 소정 클록 사이클 (예를 들면, 1 클록 사이클) 만큼 전하 펌프 (110)로 전달되도록 클록 신호 (CLK)를 제한한다. 이는 고전압 (Vpgm)이 목표 전압에 도달한 후 전하 펌프 (110)에 공급되는 펌프 클록 신호 (CLK_P)의 클록 사이클이 일정하게 유지되게 한다. 즉, 한번에 여러번 클록 신호가 동작하는 것을 제한하여 리플 크기를 최소화시킬 수 있다. 결과적으로, 고전압 (Vpgm)의 리플 크기가 일정하게 유지될 뿐만 아니라 고전압 (Vpgm)의 리플 크기가 최소화될 수 있다.

이 실시예에 있어서, 전압 분배기 (120), 비교기 (130), 발진기 (140), 클록 드라이버 (150), 그리고 리플 안정화기 (160)는 고전압 (Vpgm)에 응답하여 펌프 클록 신호 (CLK_P)를 발생하는 펌프 클록 발생 블록을 구성한다. 전압 분배기 (120) 및 비교기 (130)는 고전압 (Vpgm)이 기준 전압보다 낮은 지의 여부에 따라 클록 인에이블 신호를 발생하는 클록 인에이블 신호 발생기를 구성한다.

도 4는 도 3에 도시된 리플 안정화기 (160)를 개략적으로 보여주는 블록도이다. 도 4를 참조하면, 본 발명에 따른 리플 안정화기 (160)는 클록 제한 신호 발생부 (clock limit signal generating section) (220), 스위치 (240), 그리고 제한 구간 계산부 (limit period computing section) (260)를 포함한다.

클록 제한 신호 발생부 (220)는 플래그 신호 (PGM_OK) 및 클록 신호 (CLK)에 응답하여 클록 제한 신호 (CLK_LIMIT)를 발생한다. 플래그 신호 (PGM_OK)는 고전압 (Vpgm)이 목표 전압에 도달하였는 지의 여부를 나타내는 신호이다. 플래그 신호 (PGM_OK)는 도 3의 비교기 (130)의 출력 신호를 이용하여 생성될 수 있다. 이는, 예를 들면, 고전압 (Vpgm)이 목표 전압에 도달할 때 비교기 (130)의 출력 신호를 래치함으로써 달성될 수 있다. 또는, 플래그 신호 (PGM_OK)는, 비록 도면에는 도시 되지 않았지만, 불 휘발성 메모리 장치의 제어 로직에서 생성될 수 있다. 고전압 (Vpgm)이 목표 전압보다 낮은 경우, 클록 제한 신호 발생부 (220)는 클록 제한 신호 (CLK_LIMIT)를 비활성화시킨다. 고전압 (Vpgm)이 목표 전압에 도달한 경우, 클록 제한 신호 발생부 (220)는 클록 신호 (CLK)에 동기되어 클록 제한 신호 (CLK_LIMIT)를 활성화시킨다.

스위치 (240)는 클록 제한 신호 (CLK_LIMIT)에 응답하여 클록 신호 (CLK)를 선택적으로 차단하고, 선택적으로 차단된 신호는 펌프 클록 신호 (CLK_P)로서 전하 펌프 (110)로 전달된다. 예를 들면, 스위치 (240)는 클록 제한 신호 (CLK_LIMIT)의 비활성화에 응답하여 제한없이 클록 신호 (CLK)를 펌프 클록 신호 (CLK_P)로서 출력한다. 스위치 (240)는 클록 제한 신호 (CLK_LIMIT)의 활성화에 응답하여 클록 신호 (CLK)를 제한하며, 그 결과 클록 신호 (CLK)는 펌프 클록 신호 (CLK_P)로서 소정 클록 사이클만큼 전하 펌프 (110)로 전달된다. 제한 구간 계산부 (260)는 클록 제한 신호 (CLK_LIMIT) 및 클록 신호 (CLK)에 응답하여 제한 종료 신호 (LIMIT_END)를 발생한다. 예를 들면, 제한 구간 계산부 (260)는 클록 제한 신호 (CLK_LIMIT)가 활성화되고 소정 시간이 경과한 후 제한 종료 신호 (LIMIT_END)를 활성화시킨다. 클록 제한 신호 발생부 (220)는 제한 종료 신호 (LIMIT_END)의 활성화에 응답하여 클록 제한 신호 (CLK_LIMIT)를 비활성화시킨다.

이상의 설명으로부터 알 수 있듯이, 고전압 (Vpgm)이 목표 전압에 도달한 후, 클록 신호 (CLK)는 클록 제한 신호 (CLK_LIMIT)의 비활성화 구간 동안 스위치 (240)를 통해 펌프 클록 신호 (CLK_P)로서 출력된다. 즉, 클록 신호 (CLK)는 클록 제한 신호 (CLK_LIMIT)의 비활성화 구간 동안 제한없이 펌프 클록 신호 (CLK_P)로서 출력되는 반면에, 클록 신호 (CLK)는 클록 제한 신호 (CLK_LIMIT)의 활성화 구간 동안 제한적으로 (또는 일정 클록 사이클만큼) 펌프 클록 신호 (CLK_P)로서 출력된다. 이는 도 3의 전하 펌프 (110)에 공급되는 펌프 클록 신호 (CLK_P)의 클록 사이클이 일정하게 유지되게 한다. 결과적으로, 고전압 (Vpgm)의 리플 크기가 일정하게 유지될 뿐만 아니라 고전압 (Vpgm)의 리플 크기가 최소화될 수 있다.

도 5는 본 발명의 예시적인 실시예에 따른 도 4에 도시된 리플 안정화기 (160)를 보여주는 회로도이다.

도 5를 참조하면, 클록 제한 신호 발생부 (220)는 인버터들 (501, 502, 503, 504, 505), 펄스 발생기들 (506, 507), NAND 게이트 (508), 그리고 NOR 게이트들 (509, 510, 511)을 포함하며, 도면에 도시된 바와 같이 연결되어 있다. NOR 게이트들 (510, 511)은 래치를 구성한다. 클록 제한 신호 발생부 (220)의 출력 신호 즉, 클록 제한 신호 (CLK_LIMIT)는 파워-업 구간 동안 또는 파워-업 신호 (PWRUP)가 하이 레벨일 때 로우 레벨로 초기화된다. 플래그 신호 (PGM_OK)가, 고전압 (Vpgm)이 목표 전압보다 낮음을 나타내는, 로우 레벨로 유지되는 동안, 래치 (510, 511)의 세트 입력 단자 (S)는 클록 신호 (CLK)의 천이에 관계없이 로우 레벨로 유지된다. 플래그 신호 (PGM_OK)가, 고전압 (Vpgm)이 목표 전압에 도달했음을 나타내는, 하이 레벨로 유지되는 동안, 래치 (510, 511)의 세트 입력 단자 (S)는 클록 신호 (CLK)의 로우-하이 천이시 하이 레벨이 되고 클록 신호 (CLK)의 하이-로우 천이시 로우 레벨이 된다. 제한 종료 신호 (LIMIT_END)가 로우 레벨에서 하이 레벨로 천이할 때 , 래치 (510, 511)의 리세트 입력 단자 (R)는 소정 시간 동안 (또는, 펄스 발생기 (507)의 펄스 신호의 활성화 구간 동안) 하이 레벨로 천이한다. 즉, 클록 제한 신호 (CLK_LIMIT)는 플래그 신호 (PGM_OK)의 활성화 구간 동안 클록 신호 (CLK)의 하이-로우 천이에 의해서 하이 레벨로 활성화된다. 활성화된 클록 제한 신호 (CLK_LIMIT)는 제한 종료 신호 (LIMIT_END)의 활성화에 의해서 로우 레벨로 비활성화된다.

계속해서 도 5를 참조하면, 스위치 (240)는 인버터들 (512, 517, 518, 519, 520, 521), NOR 게이트들 (513, 516), 그리고 AND 게이트들 (514, 515)을 포함하며, 도면에 도시된 바와 같이 연결되어 있다. 클록 제한 신호 (CLK_LIMIT)가 로우 레벨로 비활성화되어 있는 동안, 클록 신호 (CLK)는 스위치 (240)의 구성 요소들 (512, 513, 514, 516, 517, 518, 519)를 통해 펌프 클록 신호 (CLK_P)로서 출력된다. 클록 제한 신호 (CLK_LIMIT)가 하이 레벨로 활성화되어 있는 동안, 스위치 (240)는 클록 신호 (CLK)가 펌프 클록 신호 (CLK_P)로서 출력되는 것을 차단한다. 제어 신호 (MODE_SEL)는 클록 제한 기능의 사용 여부를 나타내는 신호이다. 제어 신호 (MODE_SEL)가 로우 이 레벨일 때, AND 게이트 (515)의 출력은 NOR 게이트 (513)의 출력에 관계없이 로우 레벨로 유지된다. 즉, 인버터 (512)로 입력된 클록 신호 (CLK)의 신호 경로 (514)는 차단되는 반면에, AND 게이트 (515)로 입력된 클록 신호 (CLK)는 신호 경로 (515, 516, 517, 518, 519)를 통해 펌프 클록 신호로서 출력된다.

계속해서, 제한 구간 계산부 (260)는 펄스 발생기 (522), 인버터들 (523, 525), NOR 게이트들 (524, 526), 그리고 카운터 (527)를 포함하며, 도면에 도시된 바와 같이 연결되어 있다. 펄스 발생기 (522), 인버터들 (523, 525), 그리고 NOR 게이트 (524)는 클록 제한 신호 (CLK_LIMIT)의 로우-하이 천이에 응답하여 초기화 신호 (RST)를 발생하는 초기화 신호 발생기 (reset signal generator)를 구성한다. 카운터 (527)는 초기화 신호 (RST)가 펄스로서 생성될 때 (또는, 클록 제한 신호 (CLK_LIMIT)가 로우 레벨에서 하이 레벨로 천이할 때) 초기화되고, 그 다음에 카운터 (527)는 발진 신호 (OSC)에 동기되어 카운트 동작을 수행한다. 카운터 (527)의 카운트 값이 미리 정해진 값에 도달하면, 제한 구간 계산부 (260)는 제한 종료 신호 (LIMIT_END)를 하이로 활성화시킨다. 카운터 (527)는 목표값 (또는 설정값)이 가변 가능되도록 (프로그램 가능하도록) 또는 목표값 (또는 설정값)이 고정되도록 구현될 수 있다.

도 6은 본 발명에 따른 고전압 발생 회로의 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명에 따른 고전압 발생 회로의 동작이 참조 도면들에 의거하여 상세히 설명될 것이다. 이 실시예에 있어서, 도 3에 도시된 발진기 (140)가 파워-업 이후에 발진 신호 (OSC)를 자동적으로 생성한다고 가정하자. 하지만, 발진기 (140)가 특정 동작 구간에서만 발진 신호 (OSC)를 생성하도록 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 파워-업 이후, 도 6에 도시된 바와 같이, 고전압 (Vpgm)은 특정 전압 (예를 들면, 전원 전압)으로 유지된다. 파워-업시, 클록 제한 신호 (CLK_LIMIT)는, 앞서 설명된 바와 같이, 클록 제한 신호 발생부 (220)의 NOR 게이트들 (509, 511) 및 인버터 (505)를 통해 로우 레벨로 초 기화된다. 이 실시예에 있어서, 제어 신호 (MODE_SEL)는 본 발명에 따른 클록 제한 기능을 사용하도록 하이 레벨로 설정된다.

발진기 (140)가 발진 신호 (OSC)를 생성함에 따라, 고전압 발생 회로 (100)는 아래의 과정을 통해 고전압 (Vpgm)을 발생하기 시작한다. 이때, 분배 전압 (Vdvd)이 기준 전압보다 낮기 때문에 (또는 고전압 (Vpgm)이 목표 전압보다 낮기 때문에) 클록 인에이블 신호 (CLK_EN)는 활성화된다. 클록 드라이버 (150)는 클록 인에이블 신호 (CLK_EN)의 활성화에 응답하여 발진 신호 (OSC)를 클록 신호 (CLK)로서 출력한다. 클록 신호 (CLK)는 리플 안정화기 (160)로 공급된다. 고전압 (Vpgm)이 목표 전압보다 낮기 때문에, 플래그 신호 (PGM_OK)는 로우 레벨로 유지된다. 플래그 신호 (PGM_OK)가 로우 레벨을 가짐에 따라, 클록 제한 신호 발생부 (220)의 래치 (510, 511)의 세트 입력 단자 (S)는 로우 레벨로 유지된다. 클록 제한 신호 (CLK_LIMIT)가 로우 레벨로 유지됨에 따라, 클록 드라이버 (150)로부터 출력되는 클록 신호 (CLK)는 신호 경로 (512, 513, 514, 516, 517, 518, 519)를 통해 펌프 클록 신호 (CLK_P)로서 제한없이 출력된다. 전하 펌프 (110)는 펌프 클록 신호 (CLK_P)에 응답하여 고전압 (Vpgm)을 발생한다.

앞서의 과정을 통해, 도 6에 도시된 바와 같이, 고전압 (Vpgm)이 목표 전압을 향해 점차적으로 증가된다. 고전압 (Vpgm)이 목표 전압에 도달하면, 도 6에 도시된 바와 같이, 플래그 신호 (PGM_OK)가 로우 레벨에서 하이 레벨로 천이한다. 플래그 신호 (PGM_OK)가 로우-하이 천이를 가짐에 따라, 래치 (510, 511)의 세트 입력 단자 (S)는 클록 신호 (CLK)의 하이-로우 천이에 동기되어 하이 레벨이 된다. 이는 클록 제한 신호 (CLK_LIMIT)가 로우 레벨에서 하이 레벨로 천이되게 한다. 클록 제한 신호 (CLK_LIMIT)가 하이 레벨이 됨에 따라, 스위치 (240)는 클록 신호 (CLK)를 차단한다. 이와 동시에, 클록 제한 신호 (CLK_LIMIT)의 로우-하이 천이에 따라 초기화 신호 (RST)가 생성된다. 카운터 (527)는 초기화 신호 (RST)에 의해서 초기화되고, 발진 신호 (OSC)에 응답하여 카운트 동작을 수행한다.

카운트 값이 기준값 (또는 설정값)에 도달할 때 (또는 정해진 제한 구간 시간이 경과할 때), 제한 구간 계산부 (260)는 제한 종료 신호 (LIMIT_END)를 하이로 활성화시킨다. 래치 (510, 511)의 리세트 입력 단자 (R)는 제한 종료 신호 (LIMIT_END)의 로우-하이 천이에 따라 하이 레벨이 된다. 이는, 도 6에 도시된 바와 같이, 클록 제한 신호 (CLK_LIMIT)가 로우로 비활성화되게 한다. 클록 제한 신호 (CLK_LIMIT)가 로우로 비활성화됨에 따라, 스위치 (240)는 클록 신호 (CLK)를 펌프 클록 신호 (CLK_P)로서 출력한다. 비활성화된 클록 제한 신호 (CLK_LIMIT)는 클록 신호 (CLK)의 하이-로우 천이시 다시 활성화되며, 그 결과 클록 신호 (CLK)는 스위치 (240)에 의해서 차단된다. 활성화된 클록 제한 신호 (CLK_LIMIT)는 앞서 설명과 것과 동일한 방식으로 제한 구간 계산부 (260)에 의해서 비활성화된다.

이상의 설명에서 알 수 있듯이, 고전압 (Vpgm)이 목표 전압보다 낮을 때 (또는 고전압 (Vpgm)이 목표 전압에 도달하지 않을 때), 클록 신호 (CLK)는 제한없이 펌프 클록 신호 (CLK_P)로서 출력된다. 이에 반해서, 고전압 (Vpgm)이 목표 전압에 도달하면, 클록 신호 (CLK)는 일정 시간마다 소정 클록 사이클 만큼 제한적으로 펌프 클록 신호 (CLK_P)로서 출력된다. 일정 시간마다 규치적으로 소정 클록 사이클 만큼 펌프 클록 신호 (CLK_P)가 전하 펌프 (110)에 공급됨에 따라, 도 6에 도시된 바와 같이, 고전압의 리플 크기는 일정하게 유지될 뿐만 아니라 최소화될 수 있다.

본 발명에 따른 고전압 발생 회로 (100)가 불 휘발성 메모리 장치에 적용될 때, 고전압 (Vpgm)은 프로그램 동작시 프로그램될 메모리 셀들의 워드 라인에 공급될 것이다. 고전압 (Vpgm)의 리플 크기가 일정하게 유지됨에 따라, 종래 기술에 따른 고전압 발생 회로와 비교하여 볼 때, 프로그램되는 메모리 셀들의 문턱 전압들의 분포는 보다 조밀하게 관리될 수 있다. 이는 불 휘발성 메모리 장치의 프로그램 성능이 향상됨을 의미한다.

본 발명에 따르면, 고전압 (Vpgm)이 목표 전압에 도달한 후, 1 클록 사이클의 클록 신호 (CLK)가 펌프 클록 신호 (CLK_P)로서 전하 펌프 (110)에 공급된다. 하지만, N 클록 사이클 (N은 2 또는 그 보다 큰 정수)의 클록 신호 (CLK)가 펌프 클록 신호 (CLK_P)로서 전하 점프 (110)에 공급되도록 클록 제한 신호 발생부 (220)를 구현할 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.

본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

상술한 바와 같이, 고전압 (Vpgm)이 목표 전압에 도달한 이후, 일정 시간마다 소정 클록 사이클 만큼 펌프 클록 신호 (CLK_P)로서 전하 펌프 (110)로 공급되도록 클록 신호 (CLK)를 제한함으로써 고전압의 리플 크기를 일정하게 그리고 최소 로 유지하는 것이 가능하다.

Claims

펌프 클록 신호에 응답하여 고전압을 발생하는 전하 펌프와; 그리고

상기 고전압에 응답하여 상기 펌프 클록 신호를 발생하는 펌프 클록 발생 블록을 포함하며,

상기 펌프 클록 발생 블록은 상기 고전압이 목표 전압에 도달하였는 지의 여부에 따라 상기 클록 신호를 제한하고, 상기 제한된 클록 신호를 상기 펌프 클록 신호로서 출력하는 리플 안정화기를 포함하되,

상기 리플 안정화기는 상기 고전압이 상기 목표 전압에 도달한 후 N 클록 사이클만큼 주기적으로 출력되도록 상기 펌프 클록 신호를 제한하는 고전압 발생 회로.
제 1 항에 있어서,

상기 고전압이 목표 전압에 도달한 후, 상기 펌프 클록 발생 블록은 1 클록 사이클만큼 주기적으로 출력되도록 상기 펌프 클록 신호를 제한하는 고전압 발생 회로.
제 2 항에 있어서,

상기 고전압이 상기 목표 전압에 도달하지 않을 때, 상기 펌프 클록 신호는 제한되지 않는 고전압 발생 회로.
제 1 항에 있어서,

상기 펌프 클록 발생 블록은 상기 고전압이 상기 목표 전압보다 낮아질 때마 다 1 클록 사이클만큼 출력되도록 상기 펌프 클록 신호를 제한하는 고전압 발생 회로.
제 1 항에 있어서,

상기 펌프 클록 발생 블록은 상기 펌프 클록 신호의 제한 구간이 프로그램 가능하도록 구성되는 고전압 발생 회로.
펌프 클록 신호에 응답하여 고전압을 발생하는 전하 펌프와;

상기 고전압이 기준 전압보다 낮은 지의 여부에 따라 클록 인에이블 신호를 발생하는 클록 인에이블 신호 발생기와;

상기 클록 인에이블 신호에 응답하여 발진 신호를 클록 신호로서 출력하는 클록 드라이버와; 그리고

상기 고전압이 목표 전압에 도달하였는 지의 여부에 따라 상기 클록 신호를 제한하고, 상기 제한된 클록 신호를 상기 펌프 클록 신호로서 출력하는 리플 안정화기를 포함하는 고전압 발생 회로.
제 6 항에 있어서,

상기 고전압이 상기 목표 전압에 도달한 후, 상기 리플 안정화기는 1 클록 사이클만큼 주기적으로 출력되도록 상기 클록 신호를 제한하는 고전압 발생 회로.
제 7 항에 있어서,

상기 고전압이 상기 목표 전압에 도달하지 않을 때, 상기 클록 신호는 제한되지 않는 고전압 발생 회로.
제 6 항에 있어서,

상기 리플 안정화기는 상기 클록 신호의 제한 구간이 프로그램 가능하도록 구성되는 고전압 발생 회로.
제 6 항에 있어서,

상기 리플 안정화기는 상기 고전압이 상기 목표 전압보다 낮아질 때마다 1 클록 사이클만큼 출력되도록 상기 클록 신호를 제한하는 고전압 발생 회로.
제 6 항에 있어서,

상기 리플 안정화기는

상기 고전압이 목표 전압에 도달하였는 지의 여부에 따라 상기 발진 신호에 동기된 클록 제한 신호를 발생하는 클록 제한 신호 발생부와; 그리고

상기 클록 제한 신호에 응답하여 상기 클록 신호를 상기 펌프 클록 신호로서 선택적으로 출력하는 스위치를 포함하는 고전압 발생 회로.
제 11 항에 있어서,

상기 리플 안정화기는 상기 클록 제한 신호에 응답하여 제한 종료 신호를 발생하는 제한 구간 계산부를 더 포함하며, 상기 클록 제한 신호는 상기 제한 종료 신호의 활성화시 비활성화되는 고전압 발생 회로.
제 12 항에 있어서,

상기 클록 제한 신호가 비활성화될 때, 상기 스위치는 제한없이 상기 클록 신호를 상기 펌프 클록 신호로서 출력하는 고전압 발생 회로.
제 13 항에 있어서,

상기 제한 종료 신호는 상기 클록 제한 신호가 활성화되고 소정 시간이 경과한 후 활성화되는 고전압 발생 회로.
제 12 항에 있어서,

상기 클록 제한 신호가 활성화될 때, 상기 스위치는 1 클록 사이클만큼 주기적으로 출력되도록 상기 클록 신호를 제한하는 고전압 발생 회로.
제 11 항에 있어서,

상기 스위치는 클록 제한 기능의 사용 여부를 나타내는 정보에 따라 상기 클록 제한 신호에 관계없이 상기 클록 신호를 상기 펌프 클록 신호로서 출력하도록 구성되는 고전압 발생 회로.
고전압을 발생하는 방법에 있어서:

상기 고전압이 목표 전압에 도달하였는 지의 여부에 따라 펌프 클록 신호를 발생하는 단계와; 그리고

상기 펌프 클록 신호에 응답하여 상기 고전압을 발생하는 단계를 포함하되,

상기 고전압이 상기 목표 전압에 도달한 후, 상기 펌프 클록 신호는 1 클록 사이클만큼 주기적으로 출력되도록 제한되는 것을 특징으로 하는 방법.
제 17 항에 있어서,

상기 펌프 클록 신호는 상기 고전압이 상기 목표 전압에 도달하지 않을 때 제한되지 않는 것을 특징으로 하는 방법.
제 6 항에 있어서,

상기 펌프 클록 신호는 상기 고전압이 상기 목표 전압보다 낮아질 때마다 1 클록 사이클만큼 출력되도록 제한되는 것을 특징으로 하는 방법.