[go: up one dir, main page]

KR100632658B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100632658B1
KR100632658B1 KR1020040114948A KR20040114948A KR100632658B1 KR 100632658 B1 KR100632658 B1 KR 100632658B1 KR 1020040114948 A KR1020040114948 A KR 1020040114948A KR 20040114948 A KR20040114948 A KR 20040114948A KR 100632658 B1 KR100632658 B1 KR 100632658B1
Authority
KR
South Korea
Prior art keywords
film
etch stop
hard mask
exposed
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040114948A
Other languages
English (en)
Other versions
KR20060076499A (ko
Inventor
김재헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114948A priority Critical patent/KR100632658B1/ko
Priority to JP2005158749A priority patent/JP2006190939A/ja
Priority to TW094119502A priority patent/TWI292175B/zh
Priority to DE102005028630A priority patent/DE102005028630A1/de
Priority to US11/159,225 priority patent/US20060141766A1/en
Publication of KR20060076499A publication Critical patent/KR20060076499A/ko
Application granted granted Critical
Publication of KR100632658B1 publication Critical patent/KR100632658B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 본 발명의 사상은 제1 접합영역이 형성된 반도체 기판 상에 제1 식각 정지막, 제1 층간 절연막, 제2 층간 절연막, 제2 식각 정지막, 버퍼 산화막, 하드마스크용 제1 도전막을 순차적으로 형성하는 단계, 상기 결과물에서 상기 제1 식각 정지막이 노출될 때까지 패터닝하여 상기 제1 접합영역을 노출하기 위한 콘택홀을 정의하는 단계, 상기 패터닝된 막질들을 식각 마스크로 상기 제1 식각 정지막을 패터닝하는 단계, 상기 결과물 상에 상기 하드마스크용 제1 도전막과 동일한 도전막을 형성하고, 상기 버퍼산화막이 노출될 때까지 평탄화 공정을 수행하여, 콘택 플러그를 정의하는 단계, 상기 콘택플러그가 형성된 결과물 상에 제3 층간 절연막, 하드마스크용 제2 도전막 및 반사방지막을 순차적으로 형성하는 단계, 상기 결과물에서 상기 제2 식각 정지막이 노출될 때까지 패터닝하여 상기 콘택플러그를 노출하기 위한 트렌치를 정의하는 단계, 상기 패터닝된 막질들을 식각 마스크로 상기 제2 식각 정지막을 패터닝하는 단계 및 상기 결과물 상에 상기 하드마스크용 제2 도전막과 동일한 도전막을 형성하여, 금속배선을 정의하는 단계를 포함한다.
금속배선

Description

반도체 소자의 금속배선 형성방법{Method of forming metal line in semiconductor device}
도 1 내지 도 7은 본 발명의 제1 실시 예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도들이고,
도 8 및 도 9는 본 발명의 제2 실시 예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
12, 20: 식각 정지막 14, 18, 28: 층간 절연막
22: 버퍼 산화막 24: 하드 마스크용 폴리 실리콘막
30: 하드마스크용 텅스텐막 32: 반사 방지막
16: 소스 콘택플러그 26: 드레인 콘택 플러그
34: 금속배선
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로 반도체 소자의 금속배선 형성 공정에 있어서, 상기 금속배선을 정의하기 위한 식각 공정시 식각 정지시점을 정의하는 식각 정지막을 형성한다.
그러나 금속배선을 정의하기 위한 식각공정시 오버식각이 진행되면 하부막질들에 손상을 가하게 되어 반도체 소자의 열화를 가져오게 되는 단점이 있다.
따라서 금속배선을 정의하기 위한 식각 공정시 오버식각이 되더라도 하부막질들에 가해지는 손상을 최소화하는 기술이 요구되고 있다.
상술한 문제점을 해결하기 위한 본 발명의 사상은 금속배선을 정의하기 위한 식각 공정시 오버식각이 되더라도 하부막질들에 가해지는 손상을 최소화할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 제1 접합영역이 형성된 반도체 기판 상에 제1 식각 정지막, 제1 층간 절연막, 제2 층간 절연막, 제2 식각 정지막, 버퍼 산화막, 하드마스크용 제1 도전막을 순차적으로 형성하는 단계, 상기 결과물에서 상기 제1 식각 정지막이 노출될 때까지 패터닝하여 상기 제1 접합영역을 노출하기 위한 콘택홀을 정의하는 단계, 상기 패터닝된 막질들을 식각 마스크로 상기 제1 식각 정지막을 패터닝하는 단계, 상기 결과물 상에 상기 하드마스크용 제1 도전막과 동일한 도전막을 형성하고, 상기 버퍼산화막이 노출될 때까지 평탄화 공정을 수행하여, 콘택 플러그를 정의하는 단계, 상기 콘택플러그가 형성된 결과물 상에 제3 층간 절연막, 하드마스크용 제2 도전막 및 반사방지막을 순차적으로 형성하는 단계, 상기 반사방지막을 패터닝하여 트렌치가 형성될 영역을 정의하면서 동시에 삼각형 형상의 프로파일을 갖는 반사방지막으로 형성하는 단계, 상기 삼각형 형상의 프로파일을 갖는 반사방지막을 식각 마스크로 상기 하드마스크를 패터닝하는 단계, 상기 결과물에서 상기 제2 식각 정지막이 노출될 때까지 패터닝하여 상기 콘택플러그를 노출하기 위한 트렌치를 정의하는 단계, 상기 패터닝된 막질들을 식각 마스크로 상기 제2 식각 정지막을 패터닝하는 단계 및 상기 결과물 상에 상기 하드마스크용 제2 도전막과 동일한 도전막을 형성하고, 상기 제3 층간 절연막이 노출될 때까지 평탄화 공정을 수행하여, 금속배선을 정의하는 단계를 포함한다.
상기 하드마스크용 제1 도전막은 폴리실리콘막인 것이 바람직하다.
상기 하드마스크용 제2 도전막은 텅스텐막인 것이 바람직하다.
상기 삼각형 형상의 프로파일을 갖는 반사방지막의 패터닝 공정은 HBr가스를 사용한 식각공정을 통해 수행하는 것이 바람직하다.
상기 하드 마스크의 패터닝 공정은 SF6, Cl2, O2, BCl3 및 N 2 의 조합으로 형성된 화합물을 통해 수행되는 식각공정인 것이 바람직하다.
상기 제2 식각 정지막이 노출될 때까지만 수행하는 식각 공정은 C4F8, CH2F 2, Ar 및 O2의 혼합가스, C4F8, CH2F2 및 Ar의 혼합가스, C5F8, Ar 및 O2 의 혼합가스, C5F8, Ar 및 O2 CH2F2의 혼합가스 중 어느 하나의 혼합가스를 통해 수행하는 것이 바람직하다.
상기 버퍼산화막이 노출될 때까지 수행되는 상기 폴리실리콘막의 평탄화 공정시 상기 폴리실리콘막인 하드 마스크까지 제거되는 것이 바람직하다.
상기 제2 식각정지막이 노출될 때까지 수행되는 상기 텅스텐막의 평탄화 공정시 상기 텅스텐막인 하드 마스크까지 제거되는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 7은 본 발명의 제1 실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(10) 상의 소정 영역에 서로 평행한 복수개의 소자 분리막들(미도시)을 형성하여 활성영역을 정의한다. 낸드 플래쉬 메모리소자는 셀 영역(미도시) 및 주변회로 영역(미도시)으로 크게 구분 정의되는 데, 셀 지역은 복수개의 스트링으로 구성되며, 각 스트링에는 소스 선택 트랜지스터(미도시), 복수개의 메모리셀들(미도시) 및 드레인 선택 트랜지스터(미도시)가 직렬로 연결되어 형성된다. 주변회로 영역(미도시)은 주변 트랜지스터가 형성된다.
상기 형성된 트랜지스터 및 메모리셀들이 구비된 전체 구조 상부에 이온주입공정을 수행하여, 소스 선택 트랜지스터 일측의 반도체 기판 내부에 소스 영역(미도시)을 형성하고, 드레인 선택 트랜지스터 일측의 반도체 기판 내부에 드레인 영역(미도시)을 형성하고, 상기 메모리셀들 사이에는 불순물 영역(미도시)을 형성한다.
상기 전체 구조상에 제1 식각 정지막(12) 및 제1 층간 절연막(14)을 형성하고, 상기 소스 영역을 노출하는 소스 콘택 플러그(16)를 형성한다.
상기 소스 콘택 플러그(16)가 구비된 전체 구조상에 제2 층간 절연막(18), 제2 식각 정지막(20), 버퍼 산화막(22), 하드 마스크용 폴리 실리콘막(24)을 순차적으로 형성한다.
상기 패터닝 공정을 위한 하드 마스크로는 폴리 실리콘막을 형성하는 데, 이를 형성하는 것은 이후 하드 마스크 상부에 형성될 포토레지스트에 대해 식각공정 수행시 마진확보를 위함이고, 후속 콘택홀 내에 폴리 실리콘막 매립 후 수행되는 에치백 공정과 같은 평탄화 공정시 동시에 제거될 수 있도록 하기 위해 형성된다.
상기 하드 마스크용 폴리 실리콘막(24)의 소정 영역 상에 드레인 콘택 플러그를 형성하기 위한 제1 포토레지스트 패턴(PR1)을 형성한다.
도 2를 참조하면, 상기 형성된 제1 포토레지스트 패턴(PR1)을 식각 마스크로 하부의 제1 식각 정지막(12)이 노출될 때까지 식각공정을 수행한다.
이어서, 상기 식각된 막질들을 식각 마스크로 상기 노출된 제1 식각 정지막(12)에 식각 공정을 수행하여 드레인 영역을 노출하는 드레인 콘택홀(DT)을 형성한다.
상기 제1 식각 정지막에서 정지된 식각 공정후 제1 식각 정지막의 식각공정을 수행함으로써, 반도체 기판의 손실이 최소화되도록 균일하게 조절하여 균일한 콘택저항을 구현하도록 한다.
도 3을 참조하면, 상기 드레인 콘택홀(DT)이 형성된 결과물 상부에 폴리 실리콘막을 형성하고, 상기 버퍼 산화막(22)이 노출될 때까지 에치백 공정과 같은 평탄화 공정을 수행하여 드레인 콘택 플러그(26)를 형성한다.
상기 에치백 공정시 드레인 콘택 플러그 내부의 폴리 실리콘막과 인접한 절연막질간에 단차를 가지도록 한다.
상기 드레인 콘택 플러그(26)형성을 위한 에치백 공정시 하부의 하드 마스크용 폴리 실리콘막(24)까지 제거된다.
도 4를 참조하면, 상기 드레인 콘택 플러그(26)가 형성된 결과물 상에 제3 층간 절연막(28), 하드마스크용 텅스텐막(30) 및 반사 방지막(32)을 순차적으로 형 성한다. 상기 반사방지막(32)상부에 금속배선을 정의하기 위한 제2 포토레지스트 패턴(PR2)을 형성한다.
상기 하드 마스크를 텅스텐막으로 형성하는 것은 후속의 트렌치 내에 텅스텐 매립 후 수행되는 평탄화 공정시 동시에 제거될 수 있도록 하기 위해 형성된다.
도 5를 참조하면, 상기 형성된 제2 포토레지스트 패턴(PR2)을 식각 마스크로 상기 반사방지막을 식각하여, 사다리꼴 형상의 프로파일을 갖는 반사방지막(32)을 형성한다.
상기 사다리꼴 형상의 프로파일을 갖는 반사방지막(32)의 형성을 위한 식각 공정시 HBr가스를 사용하면 폴리머가 다량 발생하게 되어 반사방지막 패턴 하부에 증착됨으로써 상기와 같은 사다리꼴 형상의 프로파일이 형성된다.
상기 제2 포토레지스트 패턴(PR2) 및 사다리꼴 형상의 프로파일을 갖는 반사 방지막(32)을 식각 마스크로 하드마스크용 텅스텐막(30)을 패터닝한다.
상기 사다리꼴 형상의 프로파일을 갖는 반사방지막으로 형성으로 인해, 하부의 하드 마스크용 텅스텐막의 CD를 증가시킬 수 있다.
상기 텅스텐막인 하드 마스크의 패터닝을 위한 식각 공정은 SF6, Cl2, O2, BCl3, N2 의 조합으로 형성된 화합물을 통해 수행된다.
도 6을 참조하면, 상기 패터닝된 하드 마스크용 텅스텐막(30)과 사다리꼴 형상의 프로파일을 갖는 반사 방지막(32)을 식각 마스크로 하부의 제2 식각 정지막(20)이 노출될 때까지 식각 공정을 수행하여 트렌치(MT)를 형성한다.
상기 트렌치(MT) 하부에는 제2 식각 정지막(20)이 잔존하고 있는 데, 후속 공정인 금속배선용 도전막 매립 공정시 제2 식각 정지막 상부에 금속배선용 도전막이 형성된다.
상기 트렌치 식각 공정이 식각정지막이 노출될 때 정지됨으로써, 균일한 두께의 금속배선이 구현되고, 이로 인해 하부의 콘택형성을 위한 식각 공정시 하부 산화막의 두께를 낮게 적용하여 콘택 식각 마진을 확보하게 된다.
상기 제2 식각 정지막이 노출될 때까지만 수행하는 식각 공정은 산화막인 층간 절연막과 식각 정지막에 대한 높은 선택비를 가진 공정으로 수행하는 데, 이때 수행되는 식각공정은 C4F8, CH2F2, Ar 및 O2의 혼합가스, C4F8, CH2F2 및 Ar의 혼합가스, C5F8, Ar 및 O2 의 혼합가스, C5F8, Ar 및 O 2 CH2F2의 혼합가스를 사용하여 수행한다.
도 7을 참조하면, 상기 트렌치(MT)가 형성된 결과물 상에 텅스텐막과 같은 도전막을 형성하고 상기 제3 층간 절연막(28)이 노출될 때까지 평탄화 공정을 수행하여, 금속배선(34)의 형성공정을 완료한다.
상기 트렌치 내에 텅스텐 매립 후 수행되는 평탄화 공정시 상기 하드마스크용 텅스텐막(30) 또한 동시에 제거될 수 있다.
도 8 및 도 9는 본 발명의 제2 실시 예에 따른 반도체 소자의 금속배선 형성방법을 설명하는 단면도들이다.
도 8을 참조하면, 상기 제1 실시예의 도 3의 단계까지 동일하고, 상기 도 3의 단계가 완료된 결과물 상에 제3 층간 절연막(28), 반사방지막(32)을 순차적으로 형성한다. 상기 반사방지막(32)상부에 금속배선을 정의하기 위한 제2 포토레지스트 패턴(미도시)을 형성한다. 상기 형성된 제2 포토레지스트 패턴(미도시)을 식각 마스크로 상기 반사방지막을 식각하여, 사다리꼴 형상의 프로파일을 갖는 반사방지막(32)을 형성한다.
상기 사다리꼴 형상의 프로파일을 갖는 반사 방지막(32) 및 상기 제2 포토레지스트 패턴을 식각 마스크로 하부의 제2 식각 정지막(20)이 노출될 때까지 식각 공정을 수행하여 트렌치(MT)를 형성한다.
상기 사다리꼴 형상의 프로파일을 갖는 반사 방지막(32) 및 상기 제2 포토레지스트 패턴을 식각 마스크로 사용함으로써, 제3 층간 절연막(28), 버퍼산화막(22)은 경사면(slope)을 가지도록 패터닝된다.
상기 트렌치(MT) 하부에는 제2 식각 정지막(20)이 잔존하고 있는 데, 후속 공정인 금속배선용 도전막 매립 공정시 제2 식각 정지막 상부에 금속배선용 도전막이 형성된다.
도 9를 참조하면, 상기 결과물 전면에 상기 트렌치(MT)가 형성된 결과물 상에 텅스텐막과 같은 도전막을 형성하고 상기 제3 층간 절연막(28)이 노출될 때까지 평탄화 공정을 수행하여, 금속배선(34)의 형성공정을 완료한다.
본 발명에 의하면, 식각정지막이 노출될 때까지만 트렌치 및 콘택홀 형성 식각을 수행함으로써, 금속배선을 정의하기 위한 식각 공정시 오버식각이 되더라도 하부의 절연막에 가해지는 손상을 최소화할 수 있으면서 동시에 사다리꼴 형상의 프로파일을 갖는 반사방지막을 구비함으로써, DICD를 증가시켜 포토레지스트 마진을 확보할 수 있다.
또한 하부의 절연막들의 손상을 방지하는 막질의 형성을 생략할 수 있게 되어, 금속배선의 충분한 폭을 확보할 수 있게 됨으로써, 공정수의 단축 및 비용절감의 효과가 있다.
또한, 식각정지막이 노출될 때까지만 트렌치 및 콘택홀 형성 식각을 수행함으로써, 트렌치 및 콘택홀의 일정한 깊이조절이 가능하게 되어 트렌치 및 콘택홀이 형성되는 절연막을 원하는 높이까지만 형성하게 되고, 상기 절연막에 대한 식각 마진 또한 확보할 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 식각정지막이 노출될 때까지만 트렌치 및 콘택홀 형성 식각을 수행함으로써, 금속배선을 정의하기 위한 식각 공정시 오버식각이 되더라도 하부의 절연막에 가해지는 손상을 최소화할 수 있으면서 동시에 사다리꼴 형상의 프로파일을 갖는 반사방지막을 구비함으로써, 현상 후 임계크기(DICD: development inspection critical dimention)를 증가시켜 포토레지스트 마진을 확보할 수 있는 효과가 있다.
또한 하부의 절연막들의 손상을 방지하는 막질의 형성을 생략할 수 있게 되어, 금속배선의 충분한 폭을 확보할 수 있게 됨으로써, 공정수의 단축 및 비용절감의 효과가 있다.
또한, 식각정지막이 노출될 때까지만 트렌치 및 콘택홀 형성 식각을 수행함으로써, 트렌치 및 콘택홀의 일정한 깊이조절이 가능하게 되어 트렌치 및 콘택홀이 형성되는 절연막을 원하는 높이까지만 형성하게 되고, 상기 절연막에 대한 식각 마진 또한 확보할 수 있는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.

Claims (8)

  1. 반도체 기판 상부에 제1 식각 정지막, 제1 층간 절연막, 제2 층간 절연막, 제2 식각 정지막, 버퍼 산화막, 하드마스크용 제1 도전막을 순차적으로 형성하는 단계;
    상기 결과물에서 상기 제1 식각 정지막 상부가 노출될 때까지 패터닝하여 콘택홀을 정의하는 단계;
    상기 패터닝된 막질들을 식각 마스크로 상기 제1 식각 정지막을 패터닝하여 상기 반도체 기판을 노출시키는 단계;
    상기 결과물 상부에 상기 하드마스크용 제1 도전막과 동일한 도전막을 형성하고, 상기 버퍼 산화막이 노출될 때까지 평탄화 공정을 수행하여 콘택 플러그를 정의하는 단계;
    상기 콘택 플러그가 형성된 결과물 상부에 제3 층간 절연막, 하드마스크용 제2 도전막 및 반사방지막을 순차적으로 형성하는 단계;
    상기 반사방지막을 패터닝하여 트렌치가 형성될 영역을 정의하면서 동시에 사다리꼴 형상의 프로파일을 갖는 반사방지막으로 형성하는 단계;
    상기 사다리꼴 형상의 프로파일을 갖는 반사방지막을 식각 마스크로 상기 하드마스크용 제2 도전막을 패터닝하는 단계;
    상기 결과물에서 상기 제2 식각 정지막 상부가 노출될 때까지 패터닝하여 상기 콘택 플러그가 노출되는 트렌치를 정의하는 단계; 및
    상기 결과물 상부에 상기 하드마스크용 제2 도전막과 동일한 도전막을 형성하고, 상기 제3 층간 절연막이 노출될 때까지 평탄화 공정을 수행하여 금속배선을 정의하는 단계를 포함하는 반도체 소자의 금속배선 형성방법.
  2. 제1 항에 있어서, 상기 하드마스크용 제1 도전막은
    폴리실리콘막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1 항에 있어서, 상기 하드마스크용 제2 도전막은
    텅스텐막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1 항에 있어서, 상기 사다리꼴 형상의 프로파일을 갖는 반사방지막의 패터닝 공정은
    HBr가스를 사용한 식각공정을 통해 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1 항 또는 제3 항에 있어서, 상기 하드 마스크의 패터닝 공정은
    SF6, Cl2, O2, BCl3 및 N2 의 조합으로 형성된 화합물을 통해 수행되는 식각공정인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제1 항에 있어서, 상기 제2 식각 정지막이 노출될 때까지만 수행하는 식각 공정은 C4F8, CH2F2, Ar 및 O2의 혼합가스, C4 F8, CH2F2 및 Ar의 혼합가스, C5F8, Ar 및 O2 의 혼합가스, C5F8, Ar 및 O2 CH2F2 의 혼합가스 중 어느 하나의 혼합가스를 통해 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제1 항 또는 제2 항에 있어서,
    상기 버퍼산화막이 노출될 때까지 수행되는 상기 폴리실리콘막의 평탄화 공정시 상기 폴리실리콘막인 하드 마스크까지 제거되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제1 항 또는 제3 항에 있어서,
    상기 제2 식각정지막이 노출될 때까지 수행되는 상기 텅스텐막의 평탄화 공정시 상기 텅스텐막인 하드 마스크까지 제거되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020040114948A 2004-12-29 2004-12-29 반도체 소자의 금속배선 형성방법 Expired - Fee Related KR100632658B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040114948A KR100632658B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속배선 형성방법
JP2005158749A JP2006190939A (ja) 2004-12-29 2005-05-31 半導体素子の製造方法
TW094119502A TWI292175B (en) 2004-12-29 2005-06-13 Method of manufacturing semiconductor device
DE102005028630A DE102005028630A1 (de) 2004-12-29 2005-06-20 Verfahren zur Herstellung eines Halbleiterbauelements
US11/159,225 US20060141766A1 (en) 2004-12-29 2005-06-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114948A KR100632658B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20060076499A KR20060076499A (ko) 2006-07-04
KR100632658B1 true KR100632658B1 (ko) 2006-10-12

Family

ID=36599494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114948A Expired - Fee Related KR100632658B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속배선 형성방법

Country Status (5)

Country Link
US (1) US20060141766A1 (ko)
JP (1) JP2006190939A (ko)
KR (1) KR100632658B1 (ko)
DE (1) DE102005028630A1 (ko)
TW (1) TWI292175B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510928B2 (en) * 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
US8030203B2 (en) 2007-03-06 2011-10-04 Hynix Semiconductor Inc. Method of forming metal line of semiconductor device
KR100863419B1 (ko) 2007-03-20 2008-10-14 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP5248902B2 (ja) 2007-10-11 2013-07-31 東京エレクトロン株式会社 基板処理方法
JP2010041028A (ja) 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
JP5102720B2 (ja) 2008-08-25 2012-12-19 東京エレクトロン株式会社 基板処理方法
JP5180121B2 (ja) 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP5275093B2 (ja) 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP5275094B2 (ja) 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
US8202766B2 (en) * 2009-06-19 2012-06-19 United Microelectronics Corp. Method for fabricating through-silicon via structure
US9312354B2 (en) 2014-02-21 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor
JP7402715B2 (ja) 2020-03-06 2023-12-21 東京エレクトロン株式会社 ウエハを処理する方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050330A (ko) * 1999-01-06 2000-08-05 윤종용 반도체 장치의 콘택 형성 방법
KR20030053542A (ko) * 2001-12-22 2003-07-02 주식회사 하이닉스반도체 구리 금속배선 형성방법
KR20030058523A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR20050056392A (ko) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814972B2 (ja) * 1995-12-18 1998-10-27 日本電気株式会社 半導体装置の製造方法
JP2900881B2 (ja) * 1996-05-30 1999-06-02 日本電気株式会社 半導体装置の製造方法
US5929476A (en) * 1996-06-21 1999-07-27 Prall; Kirk Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors
US5753418A (en) * 1996-09-03 1998-05-19 Taiwan Semiconductor Manufacturing Company Ltd 0.3 Micron aperture width patterning process
JP3449137B2 (ja) * 1996-11-08 2003-09-22 ソニー株式会社 半導体装置の製造方法
JP3384714B2 (ja) * 1997-07-16 2003-03-10 富士通株式会社 半導体装置およびその製造方法
JP3453614B2 (ja) * 1997-10-16 2003-10-06 株式会社ハイニックスセミコンダクター 半導体素子の微細パターン間隙の形成方法
TW389988B (en) * 1998-05-22 2000-05-11 United Microelectronics Corp Method for forming metal interconnect in dielectric layer with low dielectric constant
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
TW451405B (en) * 2000-01-12 2001-08-21 Taiwan Semiconductor Mfg Manufacturing method of dual damascene structure
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
JP2001274365A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
US6372653B1 (en) * 2000-07-07 2002-04-16 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming dual damascene structure
US6878622B1 (en) * 2000-10-10 2005-04-12 Advanced Micro Devices, Inc. Method for forming SAC using a dielectric as a BARC and FICD enlarger
US20020098673A1 (en) * 2001-01-19 2002-07-25 Ming-Shi Yeh Method for fabricating metal interconnects
SG143942A1 (en) * 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6514868B1 (en) * 2001-03-26 2003-02-04 Advanced Micro Devices, Inc. Method of creating a smaller contact using hard mask
US6815331B2 (en) * 2001-05-17 2004-11-09 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
KR100386622B1 (ko) * 2001-06-27 2003-06-09 주식회사 하이닉스반도체 듀얼 다마신 배선 형성방법
US6806197B2 (en) * 2001-08-07 2004-10-19 Micron Technology, Inc. Method of forming integrated circuitry, and method of forming a contact opening
US20030064582A1 (en) * 2001-09-28 2003-04-03 Oladeji Isaiah O. Mask layer and interconnect structure for dual damascene semiconductor manufacturing
US6831013B2 (en) * 2001-11-13 2004-12-14 United Microelectronics Corp. Method of forming a dual damascene via by using a metal hard mask layer
US6638871B2 (en) * 2002-01-10 2003-10-28 United Microlectronics Corp. Method for forming openings in low dielectric constant material layer
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
JP2004063731A (ja) * 2002-07-29 2004-02-26 Matsushita Electric Ind Co Ltd 多層配線の形成方法及びその検査方法
US6756321B2 (en) * 2002-10-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a capping layer over a low-k dielectric with improved adhesion and reduced dielectric constant
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US7119006B2 (en) * 2002-11-26 2006-10-10 Texas Instruments Incorporated Via formation for damascene metal conductors in an integrated circuit
US7132369B2 (en) * 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
KR100514673B1 (ko) * 2003-04-03 2005-09-13 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조 방법
US6913994B2 (en) * 2003-04-09 2005-07-05 Agency For Science, Technology And Research Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
JP2004363524A (ja) * 2003-06-09 2004-12-24 Matsushita Electric Ind Co Ltd 埋め込み配線の形成方法および半導体装置
KR100568425B1 (ko) * 2003-06-30 2006-04-05 주식회사 하이닉스반도체 플래시 소자의 비트라인 형성 방법
US6946391B2 (en) * 2003-09-08 2005-09-20 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dual damascenes
US7122903B2 (en) * 2003-10-21 2006-10-17 Sharp Kabushiki Kaisha Contact plug processing and a contact plug
US7297628B2 (en) * 2003-11-19 2007-11-20 Promos Technologies, Inc. Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
KR100607323B1 (ko) * 2004-07-12 2006-08-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP4410075B2 (ja) * 2004-09-28 2010-02-03 株式会社東芝 半導体装置およびその製造方法
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US20060148243A1 (en) * 2004-12-30 2006-07-06 Jeng-Ho Wang Method for fabricating a dual damascene and polymer removal
US7387961B2 (en) * 2005-01-31 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene with via liner
TW200634983A (en) * 2005-03-18 2006-10-01 United Microelectronics Corp Method of forming a plug
US7432194B2 (en) * 2005-06-10 2008-10-07 United Microelectronics Corp. Etching method and method for forming contact opening
US7531448B2 (en) * 2005-06-22 2009-05-12 United Microelectronics Corp. Manufacturing method of dual damascene structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050330A (ko) * 1999-01-06 2000-08-05 윤종용 반도체 장치의 콘택 형성 방법
KR20030053542A (ko) * 2001-12-22 2003-07-02 주식회사 하이닉스반도체 구리 금속배선 형성방법
KR20030058523A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR20050056392A (ko) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020030053542 *
1020030058523 *

Also Published As

Publication number Publication date
TW200623211A (en) 2006-07-01
US20060141766A1 (en) 2006-06-29
JP2006190939A (ja) 2006-07-20
KR20060076499A (ko) 2006-07-04
DE102005028630A1 (de) 2006-07-13
TWI292175B (en) 2008-01-01

Similar Documents

Publication Publication Date Title
KR100822621B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR101099948B1 (ko) 반도체 디바이스 제조 방법
KR100822622B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP4921723B2 (ja) 半導体装置の製造方法
KR100822592B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100632658B1 (ko) 반도체 소자의 금속배선 형성방법
KR100965011B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP2013089958A (ja) 不揮発性メモリ装置の製造方法
US8048739B2 (en) Method of manufacturing flash memory device
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR20090019133A (ko) 반도체 소자의 오버레이 버니어 형성 방법
JP5524167B2 (ja) 半導体装置の製造方法
KR100607348B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100953025B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100856297B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
KR100646960B1 (ko) 플래쉬 메모리소자의 금속배선 형성방법
KR20060075436A (ko) 반도체 소자의 비트라인 형성방법
KR20060082309A (ko) 반도체 소자의 금속배선 형성방법
KR20070047179A (ko) Ｎａｎｄ형 플래쉬 메모리 소자 제조 방법
KR20100008913A (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법
KR20070076625A (ko) 반도체 소자의 제조 방법
KR20080029021A (ko) 트렌치의 형성 방법
US20080220605A1 (en) Method of manufacturing flash memory device
KR20060058577A (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041229

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060412

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060920

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060927

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee