KR100630913B1 - Manufacturing method of printed circuit board - Google Patents
Manufacturing method of printed circuit board Download PDFInfo
- Publication number
- KR100630913B1 KR100630913B1 KR1020040067277A KR20040067277A KR100630913B1 KR 100630913 B1 KR100630913 B1 KR 100630913B1 KR 1020040067277 A KR1020040067277 A KR 1020040067277A KR 20040067277 A KR20040067277 A KR 20040067277A KR 100630913 B1 KR100630913 B1 KR 100630913B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- circuit pattern
- plating
- blind hole
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 상대적으로 내부에 구비되고 양측 표면에 제1회로패턴(12)이 형성된 제1절연층(10) 상에 상기 제1회로패턴(12)을 덮도록 상기 제1절연층(10)의 표면에 제2절연층(20)과 금속층(22')을 차례로 적층하는 단계와, 상기 금속층(22')과 제2절연층(20)을 선택적으로 제거하여 상기 제1회로패턴(12)이 선택적으로 노출되게 블라인드홀(25)을 형성하는 단계와, 상기 금속층(22')의 표면에 도금마스크(40)를 설치하여 블라인드홀(25)의 내부에만 도금이 수행되도록 하여 상기 제1회로패턴(12)과 상기 금속층(22')을 전기적으로 연결하는 접속돌기(50)를 형성하는 단계와, 상기 금속층(22')을 선택적으로 제거하여 제2회로패턴(22)을 형성하는 단계를 포함하여 구성된다. 본 발명에서는 보다 미세한 회로패턴을 형성함과 동시에 서로 다른 층에 있는 회로패턴의 전기적 연결을 위한 구성이 차지하는 공간이 줄어들어 인쇄회로기판을 소형화할 수 있고, 특히 기존의 설비와 재료를 이용하면서도 회로패턴을 미세하게 형성할 수 있어 상대적으로 인쇄회로기판의 제조원가가 낮아지며, 도금을 이용하여 층 사이의 회로패턴을 연결하므로 인쇄회로기판의 품질이 좋아진다.The present invention relates to a method of manufacturing a printed circuit board. According to an exemplary embodiment of the present invention, the first insulating layer 10 may be disposed to cover the first circuit pattern 12 on the first insulating layer 10 provided therein and having the first circuit pattern 12 formed on both surfaces thereof. Sequentially stacking the second insulating layer 20 and the metal layer 22 'on the surface, and selectively removing the metal layer 22' and the second insulating layer 20 to form the first circuit pattern 12. Forming a blind hole 25 to be selectively exposed, and installing a plating mask 40 on the surface of the metal layer 22 'so that plating is performed only inside the blind hole 25 so as to perform the first circuit pattern. And forming a connection protrusion 50 electrically connecting the metal layer 22 'and the metal layer 22' to form the second circuit pattern 22 by selectively removing the metal layer 22 '. It is configured by. In the present invention, a smaller circuit pattern can be formed and the space occupied by the configuration for the electrical connection of the circuit patterns on different layers can be reduced, thereby miniaturizing the printed circuit board, and in particular, using the existing equipment and materials. Since it is possible to form a fine, the manufacturing cost of the printed circuit board is relatively low, and the quality of the printed circuit board is improved because the circuit pattern between the layers is connected using plating.
인쇄회로기판, 층간 연결, 도금Printed Circuit Boards, Interlayer Connections, Plating
Description
도 1은 종래 기술에 의한 인쇄회로기판의 구성을 보인 단면도.1 is a cross-sectional view showing the configuration of a printed circuit board according to the prior art.
도 2a에서 도 2j는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 작업공정도.Figure 2a to Figure 2j is a work flow diagram showing a preferred embodiment of a method of manufacturing a printed circuit board according to the present invention sequentially.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 제1절연층 12: 제1회로패턴10: first insulating layer 12: first circuit pattern
20: 제2절연층 22: 제2회로패턴20: second insulating layer 22: second circuit pattern
22'; 금속층 25: 블라인드홀22 '; Metal layer 25: blind hole
30: 무전해도금층 40: 도금마스크30: electroless plating layer 40: plating mask
50: 접속돌기50: splice
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 다수개의 절연층에 회로패턴이 형성되고 서로 다른 층의 회로패턴이 전기적으로 연결되게 구성되는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board is formed such that a circuit pattern is formed on a plurality of insulating layers and the circuit patterns of different layers are electrically connected.
도 1에는 일반적인 다층 인쇄회로기판의 단면 구성이 도시되어 있다. 이에 도시된 바에 따르면, 인쇄회로기판(1)을 형성하는 각각의 절연층(3)에는 회로패턴(5)이 형성된다. 상기 회로패턴(5)은 금속층(5')을 선택적으로 제거하여 만들어지는 것이다.1 illustrates a cross-sectional configuration of a general multilayer printed circuit board. As shown in the drawing, a
그리고, 서로 다른 층에 있는 상기 회로패턴(5)들을 서로 전기적으로 연결하기 위한 블라인드비어홀(7)이 형성되고, 상기 블라인드비어홀(7)의 내면에는 도금층(7')이 형성되어, 서로 다른 층에 있는 회로패턴(5)을 전기적으로 연결한다. 상기 도금층(7')은 형성시에 금속층(5')의 표면과 상기 블라인드비어홀(7)의 내면 모두에 형성된다.In addition, blind via
상기와 같은 다층 인쇄회로기판을 형성함에 있어서는 하나의 절연층(3)에 회로패턴(5)을 먼저 형성하고, 상기 회로패턴(5) 상에 다시 절연층(3)과 금속층(5')을 형성한다. 그리고, 서로 다른 층에 있는 회로패턴(5)을 전기적으로 연결하기 위해 블라인드비어홀(7)을 천공하고 상기 금속층(5')의 표면과 블라인드비어홀(7)의 내면에 도금층(7')을 형성한다. 다음으로, 상기 금속층(5')과 도금층(7')을 선택적으로 제거하여 절연층(3)상에 회로패턴(5)을 형성한다. 이와 같은 방식으로 절연층(3)상에 회로패턴(5)을 형성하는 것을 반복하여 다층으로 된 인쇄회로기판(1)을 제조하는 것이다.In forming the multilayer printed circuit board as described above, the
그러나 상기한 바와 같은 종래의 인쇄회로기판의 제조방법에는 다음과 같은 문제점이 있다.However, the conventional method of manufacturing a printed circuit board as described above has the following problems.
즉, 서로 다른 층의 회로패턴(5)을 전기적으로 연결하기 위해서 절연층(3)상에 형성된 금속층과 블라이드비어홀(7)의 내면 모두에 도금층(7')을 형성한다. 따라서, 상기 절연층(3)의 상면에 구비되는 금속층상에는 도금층(7')이 덧입혀져서 상대적으로 그 두께가 커진다.That is, in order to electrically connect the
하지만, 금속층과 도금층(7')을 합한 두께가 커지게 되면, 이를 선택적으로 제거하여 회로패턴(5)을 형성함에 있어, 회로패턴(5)을 미세하게 형성하는 것이 어렵게 된다. 이는 회로패턴(5)으로 되는 층(금속층(5')과 도금층(7'))을 선택적으로 제거하는 과정에서 금속층(5')과 도금층(7')이 에칭액에 오랜 시간동안 잠겨 있어야 하기 때문이다.However, when the combined thickness of the metal layer and the
그리고, 종래 기술에서는 서로 다른 층의 회로패턴(5)을 전기적으로 연결하기 위해 블라인드비어홀(7)을 사용하는데, 이와 같은 블라인드비어홀(7)은 그 내부에 전기적 연결에 사용되지 않고 절연재가 충진된 공간이 있어 상대적으로 많은 공간을 차지하는 문제점이 있다. 또한, 이와 같은 블라인드비어홀(7)을 사용한 구조에서는 블라인드비어홀(7)의 입구 가장자리에 랜드부가 구비되어야 하므로 이 또한 인쇄회로기판의 경박단소화를 방해한다.In addition, in the prior art, the blind via
따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판에 형성되는 회로패턴을 미세화하는 것이다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, and to refine the circuit pattern formed on the printed circuit board.
본 발명의 다른 목적은 서로 다른 층에 있는 회로패턴 사이를 연결하는 연결구조가 차지하는 공간을 최소화하는 것이다.Another object of the present invention is to minimize the space occupied by the connection structure connecting the circuit patterns in different layers.
본 발명의 또 다른 목적은 기존의 설비와 원재료를 이용하면서도 인쇄회로기판을 경박단소화하는 것이다.Still another object of the present invention is to reduce the thickness of a printed circuit board while using existing equipment and raw materials.
본 발명의 또 다른 목적은 레이저가공으로 형성된 비어홀(Via hole)의 내부 를 도금법으로 완전히 충진하여 상기 비어홀의 가장자리에 해당되는 부분에 추가적인 랜드의 형성이 필요없는 회로디자인과 비어홀이 모두 도금으로 충진되는 형태의 디자인을 제공하여 인쇄회로기판을 경박단소화하는 것이다.Still another object of the present invention is to completely fill the inside of a via hole formed by laser processing with a plating method, so that both the circuit design and the via hole are filled with plating, which does not require the formation of additional lands at the edges of the via hole. By providing a shape design, the printed circuit board is made thin and thin.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 상대적으로 내부에 구비되고 표면에 제1회로패턴이 형성된 제1절연층 상에 상기 제1회로패턴을 덮도록 상기 제1절연층의 표면에 제2절연층과 금속층을 차례로 적층하는 단계와, 상기 금속층과 제2절연층을 선택적으로 제거하여 상기 제1회로패턴이 선택적으로 노출되게 블라인드홀을 형성하는 단계와, 상기 금속층의 표면에 도금마스크를 설치하여 블라인드홀의 내부에만 도금이 수행되도록 하여 상기 제1회로패턴과 상기 금속층을 전기적으로 연결하는 상기 블라인드홀의 내부를 완전히 채우는 접속돌기를 형성하는 단계와, 상기 금속층을 선택적으로 제거하여 상기 접속돌기를 포함하는 제2회로패턴을 형성하는 단계를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, the present invention is relatively provided inside the first circuit pattern to cover the first circuit pattern on the first insulating layer having a first circuit pattern formed on the surface Sequentially stacking a second insulating layer and a metal layer on the surface of the insulating layer, selectively removing the metal layer and the second insulating layer to form a blind hole to selectively expose the first circuit pattern, and the metal layer Forming a connection protrusion for completely filling the inside of the blind hole electrically connecting the first circuit pattern and the metal layer by installing a plating mask on the surface of the blind hole so as to perform plating only on the inside of the blind hole, and selectively forming the metal layer. And removing to form a second circuit pattern including the connection protrusion.
상기 블라인드홀을 형성을 위해 상기 금속층은 노광, 현상 및 에칭공정을 통해 선택적으로 제거되고, 상기 제2절연층은 레이저나 플라즈마를 광원으로 하여 제거된다.In order to form the blind hole, the metal layer is selectively removed through an exposure, development and etching process, and the second insulating layer is removed using a laser or plasma as a light source.
상기 블라인드홀의 내부에 접속돌기를 형성하는 것은, 상기 금속층, 상기 블라인드홀의 내벽 및 블라인드홀에 노출된 제1회로패턴상에 무전해 도금층을 형성하는 단계와, 상기 블라인드홀이 노출되도록 도금마스크를 상기 금속층상에 씌우는 단계와, 상기 블라인드홀에 전해 도금을 수행하여 상기 접속돌기를 형성하는 단계 를 포함하여 구성된다.Forming a connection protrusion in the blind hole may include forming an electroless plating layer on the metal layer, an inner wall of the blind hole, and a first circuit pattern exposed to the blind hole, and forming a plating mask to expose the blind hole. Covering the metal layer, and performing the electroplating in the blind hole to form the connecting projection.
상기 접속돌기를 형성한 후에는 상기 접속돌기의 형성을 위한 도금마스크를 제거하는 단계와, 상기 도금마스크가 제거된 상태에서 상기 금속층의 상부로 돌출된 접속돌기의 부분을 제거하여 표면을 평탄하게 하는 단계가 더 수행된다.After forming the connecting projections, removing the plating mask for the formation of the connecting projections, and in the state in which the plating mask is removed to remove the portion of the connecting projection protruding to the top of the metal layer to flatten the surface The step is further performed.
상기 접속돌기를 형성하는 단계는 상기 금속층이 노출된 상태에서 상기 블라인드홀에 도금법이나 페이스트인쇄법으로 접속돌기를 형성하는 단계로 대체된다.The forming of the connecting protrusion may be replaced by forming the connecting protrusion in the blind hole by plating or paste printing in the state where the metal layer is exposed.
상기 페이스트는 도전성 페이스트이다.The paste is a conductive paste.
이와 같은 구성을 가지는 본 발명에 의하면 다층 인쇄회로기판을 제조함에 있어서 보다 미세한 회로패턴을 형성함과 동시에 서로 다른 층에 있는 회로패턴의 전기적 연결을 위한 구성이 차지하는 공간이 줄어들어 인쇄회로기판을 소형화할 수 있고, 특히 기존의 설비와 재료를 이용하면서도 회로패턴을 미세하게 형성할 수 있어 상대적으로 인쇄회로기판의 제조원가가 낮아지며, 도금을 이용하여 층 사이의 회로패턴을 연결하므로 인쇄회로기판의 품질이 좋아지는 이점이 있다.According to the present invention having such a configuration in the manufacture of a multi-layer printed circuit board to form a finer circuit pattern and at the same time the space occupied by the configuration for the electrical connection of the circuit patterns on different layers to reduce the size of the printed circuit board In particular, the circuit pattern can be minutely formed using existing equipment and materials, so that the manufacturing cost of the printed circuit board is relatively low, and the quality of the printed circuit board is improved by connecting the circuit pattern between layers using plating. There is an advantage.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.
도 2a에서 도 2j에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 작업공정도가 도시되어 있다. 이에 따르면, 제1절연층(10)의 양측 표면에는 제1회로패턴(12)이 형성되어 있다. 상기 제1회로패턴(12)을 덮도록 상기 제1절연층(10)의 양측 표면에는 제2절연층(20)이 구비된다. 상기 제2절연층(20)의 표면에는 금속층(22')이 구비된다.FIG. 2A to FIG. 2J show a work flow diagram sequentially showing a preferred embodiment of a method of manufacturing a printed circuit board according to the present invention. Accordingly, the
상기 제1회로패턴(12)은 상기 제1절연층(10)의 양측 표면에 제1회로패턴(12)의 형성을 위한 금속층(도시되지 않음)이 구비된 기재(예를 들면 동작적층판)에서 금속층을 선택적으로 제거하여 형성된다. 그리고, 상기 제2절연층(20)과 금속층(22')은 상기 제1회로패턴(12)이 형성된 제1절연층(10)의 양측 표면에 압착되어 구비될 수 있다. 이와 같이 제1회로패턴(12)이 형성된 제1절연층(10)의 양측 표면에 제2절연층(20)과 금속층(22')이 형성된 적층체(9)의 구성이 도 2a에 도시되어 있다.The
다음으로, 상기 금속층(22')을 선택적으로 제거하여 개구(23)를 형성한다. 상기 개구(23)는 아래에서 설명될 접속돌기(50)가 만들어질 위치에 형성된다. 상기 개구(23)는 상기 금속층(22')을 노광, 현상 및 에칭공정을 통해 형성될 수 있다. 물론 상기 개구(23)는 기계적 드릴을 사용하는 등 다양한 방법으로 형성될 수 있다. 상기 개구(23)가 형성된 상태가 도 2b에 도시되어 있다.Next, the metal layer 22 'is selectively removed to form the
다음으로, 상기 개구(23)가 형성된 부분의 상기 제2절연층(20)을 제거하여 블라인드홀(25)을 형성한다. 상기 블라인드홀(25)은 레이저나 플라즈마를 광원으로 하여 상기 제2절연층(20)을 제거하여 형성된다. 상기 블라인드홀(25)은 상기 제1절연층(10)에 형성된 제1회로패턴(12)을 노출시키게 된다. 이와 같은 상태가 도 2c에 도시되어 있다.Next, the second insulating
상기 블라인드홀(25)을 형성한 후에는 무전해 도금 또는 스퍼터링(sputtering)등의 방법으로 적층체(9)의 노출된 표면에 금속층을 형성한다. 본 실시예에서는 무전해 도금법을 이용하는 것을 설명한다. 무전해 도금을 수행하면, 상기 금속층(22')의 표면, 상기 블라인드홀(25)의 내벽에 노출된 제2절연층(20) 및 상기 블라인드홀(25)에 노출된 제1회로패턴(12)상에, 도 2d에 도시된 바와 같이, 무전해도금층(30)이 형성된다. 상기 무전해도금층(30)은 이후에 접속돌기(50)의 형성을 위한 동도금시에 전원연결의 역할을 수행하고 상기 블라인드홀(25)의 내벽에 노출된 제2절연층(20)에 동도금이 이루어질 수 있는 기초층(seed layer) 역할을 한다.After the
무전해 도금을 수행한 후에는, 상기 적층체(9)의 노출표면 특히 상기 금속층(22')의 표면에 도금마스크(40)를 씌운다. 상기 도금마스크(40)는 상기 금속층(22')의 표면에 도금이 되지 않도록 하는 역할을 한다. 이와 같은 도금마스크(40)로는 드라이필름이나 필라블 등이 사용될 수 있다. 상기 도금마스크(40)가 금속층(22')에 씌워진 상태가 도 2e에 도시되어 있다.After performing electroless plating, the plating
상기 도금마스크(40)중 상기 블라인드홀(25)에 해당되는 부분은 선택적으로 제거된다. 이와 같이 블라인드홀(25)에 해당되는 부분이 제거된 상태가 도 2f에 도시되어 있다. 상기 도금마스크(40)를 선택적으로 제거하는 것은, 예를 들어 도금마스크(40)에 선택적으로 광을 조사하여 블라인드홀(25)에 해당되는 부분만을 선택적으로 제거하는 방식을 사용할 수 있다.A portion of the plating
다음으로는 상기 블라인드홀(25)에 접속돌기(50)를 형성하는 것이다. 상기 접속돌기(50)를 형성하는 방식은 다양한 것이 있다. 즉, 전해 도금방식, 도전성 페이스트를 인쇄하는 방식 등이 있다. 물론 페이스트를 인쇄하여 접속돌기(50)를 형성하는 경우에는 무전해 도금층(30)을 형성하지 않아도 된다. 본 실시예에서는 전해 도금방식을 채용하고 있다. 도 2g에는 접속돌기(50)가 전해 도금에 의해 형성된 상태가 도시되어 있다. 상기 접속돌기(50)가 형성됨에 따라 상기 제1회로패턴(12)과 상기 금속층(22')이 비로서 완전하게 전기적으로 도통된다. 상기 접속돌기(50)가 전해 도금에 의해 형성되면, 상기 블라인드홀(25)의 내부가 완전히 충진되게 되고, 또한 충진을 완전하게 하기 위해서 도금을 계속 진행하여 상기 접속돌기(50)의 상단이 상기 적층체(9)의 표면보다 돌출된 상태가 되도록 그 상단이 돔형상 또는 버섯모양으로 볼록하게 된다.Next, the connecting
상기 접속돌기(50)를 형성한 후에는 도 2h에 도시된 바와 같이 상기 도금마스크(40)를 제거한다. 상기 도금마스크(40)를 제거한 후에는 상기 금속층(22')의 표면에 돌출되어 있는 접속돌기(50) 부분을 제거하여 적층체(9)의 표면을 평탄하게 한다. 이는 연마장치를 사용하여 제거할 수 있다. 이때 상기 금속층(22')상에 형성된 무전해도금층(30)은 제거할 수도 있고, 제거하지 않을 수도 있지만 적층체(9)의 표면을 평탄하게 하기 위해서는 연마하는 과정에서 일부가 제거되는 것이 당연하다. 상기 접속돌기(50)의 돌출된 선단이 제거된 상태가 도 2i에 도시되어 있다.After the
한편, 상기 금속층(22')과 도금에 의해 형성된 상기 접속돌기(50)는 실질적으로 일체로 된다. 이는 상기 블라인드홀(25)의 입구 내면 가장자리에 해당되는 금속층(22')에 도금에 의해 상기 접속돌기(50) 부분이 형성되기 때문이다. 따라서, 이들 사이의 전기적 접속은 확실하게 이루어지게 된다.On the other hand, the
다음으로, 상기 접속돌기(50)를 포함하는 상기 금속층(22')중 상기 제2절연층(20)상에 구비되는 부분이 선택적으로 제거되어 제2회로패턴(22)을 형성한다. 상기 제2회로패턴(22)은 상기 접속돌기(50)를 통해 상기 제1회로패턴(12)과 전기적으 로 연결된다. 또한 상기 접속돌기(50)가 구리층으로 형성됨에 따라 추가적인 도금공정등에 의한 랜드의 형성이 필요없이 상기 접속돌기(50)의 상단이 직접 회로패턴으로 기능하게 된다. 상기와 같이 제2회로패턴(22)이 형성된 상태가 도 2j에 형성되어 있다.Next, a portion of the
상기와 같이 최외측 회로패턴(22)을 형성한 후에는, 소자가 실장되거나 와이어가 본딩되는 부분에 금도금층을 형성하고, 인쇄회로기판의 표면에 보호을 위한 절연물질을 도포하여 인쇄회로기판을 완성한다.After the
참고로, 도시된 실시예에서는 회로패턴(12,22)이 총 4개의 층으로 형성되어 있으나, 위에서 설명될 것과 동일한 방식으로 반복하여 6층, 8층 등 다층으로 된 인쇄회로기판을 형성할 수 있다.For reference, although the
이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법의 작용을 상세하게 설명한다.Hereinafter, the operation of the method of manufacturing a printed circuit board according to the present invention having the configuration as described above will be described in detail.
본 발명에서는 서로 다른 층에 구비되는 회로패턴(12,22)을 접속돌기(50)를 사용하여 전기적으로 연결한다. 상기 접속돌기(50)는 내부에 빈 공간이 없는 구성이어서 상대적으로 그 직경이 작아도 회로패턴(12,22)사이의 전기적 접속을 충분히 수행할 수 있다. 즉, 불필요한 공간을 점유하지 않으면서 회로패턴(12,22)사이의 전기적 연결을 완벽하게 수행할 수 있다.In the present invention, the
특히, 접속돌기(50)를 형성함에 있어, 금속층(22')의 표면에 도금층 등이 덧입혀지지 않으므로, 제2회로패턴(22)을 형성하는 금속층(22')의 두께가 상대적으로 얇게 유지된다. 따라서, 상기 제2회로패턴(22)을 상대적으로 미세하게 형성할 수 있게 된다. 이는 금속층(22')의 두께가 상대적으로 얇으므로 에칭에 필요한 시간이 상대적으로 짧아지기 때문이다.In particular, in forming the connecting
한편, 본 발명에서는 인쇄회로기판을 형성하기 위한 공정구성에서 새로운 장비나 재료를 필요로 하는 공정이 없다. 절연층(10,20)과 금속층(22') 등을 적층하기 위한 장비, 절연층(10,20)과 금속층(22')을 선택적으로 제거하기 위한 장비, 도금에 필요한 장비 등 대부분의 장비가 기존 공정에서 사용되던 장비이다.On the other hand, in the present invention, there is no process requiring new equipment or materials in the process configuration for forming a printed circuit board. Most equipment such as equipment for laminating the insulating
또한, 본 발명의 인쇄회로기판의 제조에 사용되는 원재료 역시 기존에 사용되던 것이고, 도금마스크 역시 일반적으로 사용되는 드라이필름을 사용하면 된다. In addition, the raw materials used in the manufacture of the printed circuit board of the present invention is also used in the past, the plating mask is also used generally used dry film.
그리고, 본 발명에서 상기 접속돌기(50)를 형성하기 위해 도금공정을 사용하는 경우 도금에 의해 접속돌기(50)와 금속층(22')이 실질적으로 일체가 되므로, 이들 사이, 즉 제1회로패턴(12)과 제2회로패턴(22)사이의 전기적 연결이 보다 확실하게 이루어지게 된다.In the present invention, when the plating process is used to form the connection protrusions 50, the
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 다음과 같은 효과를 얻을 수 있다.In the method of manufacturing a printed circuit board according to the present invention as described in detail above, the following effects can be obtained.
먼저, 본 발명에서는 제2절연층에 제2회로패턴을 형성함에 있어, 그 모체가 되는 금속층의 두께가 상대적으로 얇게 유지되므로 에칭시간이 짧아진다. 따라서, 제2회로패턴을 보다 미세하게 형성할 수 있어 인쇄회로기판이 경박단소화되는 효과가 있다.First, in the present invention, in forming the second circuit pattern on the second insulating layer, the thickness of the metal layer serving as the parent is kept relatively thin, so that the etching time is shortened. Therefore, the second circuit pattern can be formed more finely, so that the printed circuit board can be made light and thin.
다음으로, 본 발명에서는 서로 다른 층에 있는 제1 및 제2 회로패턴을 전기적으로 연결하는 연결돌기의 내부에 불필요한 공간이 없다. 따라서, 연결돌기 사이의 피치를 상대적으로 줄일 수 있어 인쇄회로기판이 경박단소화되는 효과를 얻을 수 있다.Next, in the present invention, there is no unnecessary space inside the connection protrusion for electrically connecting the first and second circuit patterns in different layers. Therefore, the pitch between the connecting projections can be relatively reduced, so that the printed circuit board can be made light and thin.
그리고, 본 발명에서는 서로 다른 층에 있는 제1 및 제2 회로패턴을 전기적으로 연결하는 연결돌기가 도금을 통해 형성된 제1 및 제2 회로패턴과 실질적으로 일체가 되므로 이들 사이의 전기적 연결이 확실하게 되어 인쇄회로패턴의 품질이 좋아지는 효과도 있다.In the present invention, since the connecting protrusions for electrically connecting the first and second circuit patterns in different layers are substantially integrated with the first and second circuit patterns formed through plating, the electrical connection between them is assured. As a result, the quality of the printed circuit pattern is improved.
또한, 본 발명은 기존에 사용하던 설비와 원재료를 그대로 사용하여 인쇄회로기판을 제조할 수 있다. 따라서, 인쇄회로기판을 상대적으로 경박단소화하면서도 제조원가를 상대적으로 낮출 수 있다.In addition, the present invention can manufacture a printed circuit board using the existing equipment and raw materials as it is. Therefore, the printed circuit board can be made relatively thin and short, and the manufacturing cost can be relatively low.
마지막으로, 본 발명에서는 레이저가공으로 형성된 비어홀의 내부를 도금법으로 완전히 충진하여 상기 비어홀의 상측에 추가적인 랜드의 형성이 필요없는 회로디자인과 비어홀이 모두 도금으로 충진되는 형태의 디자인을 제공하여 인쇄회로기판을 경박단소화할 수 있는 효과가 있다.
Finally, in the present invention, the inside of the via hole formed by laser processing is completely filled with a plating method to provide a circuit design that does not require the formation of additional lands on the upper side of the via hole, and the via hole is filled with plating, thereby providing a design of a printed circuit board. It is effective to reduce the light and small.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040067277A KR100630913B1 (en) | 2004-08-25 | 2004-08-25 | Manufacturing method of printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040067277A KR100630913B1 (en) | 2004-08-25 | 2004-08-25 | Manufacturing method of printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060018758A KR20060018758A (en) | 2006-03-02 |
KR100630913B1 true KR100630913B1 (en) | 2006-10-04 |
Family
ID=37126336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040067277A Expired - Fee Related KR100630913B1 (en) | 2004-08-25 | 2004-08-25 | Manufacturing method of printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100630913B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100779061B1 (en) * | 2006-10-24 | 2007-11-27 | 삼성전기주식회사 | Printed Circuit Board and Manufacturing Method |
KR100796983B1 (en) | 2006-11-21 | 2008-01-22 | 삼성전기주식회사 | Printed Circuit Board and Manufacturing Method |
KR100832651B1 (en) * | 2007-06-20 | 2008-05-27 | 삼성전기주식회사 | Printed circuit board |
KR101388831B1 (en) * | 2012-06-28 | 2014-04-23 | 삼성전기주식회사 | Printed circuit board and method of manufacturing printed circuit board |
-
2004
- 2004-08-25 KR KR1020040067277A patent/KR100630913B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20060018758A (en) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834591B1 (en) | Double sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board | |
US8058558B2 (en) | Printed circuit board and manufacturing method thereof | |
US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
JP2007324559A (en) | Multilayer circuit board with fine pitch and fabricating method thereof | |
KR20060106766A (en) | Method for Manufacturing Circuit Board Using Electrolytic Plating | |
KR100990588B1 (en) | Printed circuit board having landless vias and manufacturing method thereof | |
JP2008282842A (en) | Wiring board, and manufacturing method therefor | |
WO2018110437A1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
JP2009283739A (en) | Wiring substrate and production method thereof | |
JPH09246719A (en) | Method for formation of conductive layer of substrate | |
KR20170087302A (en) | Manufacture method of a multilayer circuit board formed with a fine via | |
KR20050093595A (en) | The production method of double side flexible printed circuit board by partial and selected cupper plating | |
JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
JP2007081157A (en) | Multilevel wiring substrate and its manufacturing method | |
US7629692B2 (en) | Via hole having fine hole land and method for forming the same | |
KR100630913B1 (en) | Manufacturing method of printed circuit board | |
KR20040061410A (en) | PCB with the plated through holes filled with copper with copper and the fabricating method thereof | |
JP2005236220A (en) | Wiring substrate and its manufacturing method, and semiconductor package | |
JP3770895B2 (en) | Manufacturing method of wiring board using electrolytic plating | |
KR100942820B1 (en) | Method for Manufacturing Semiconductor Package Substrate without Plating Leads | |
KR100787385B1 (en) | How to conduct electrolytic gold plating on a printed circuit board without leads | |
KR100693145B1 (en) | Manufacturing method of printed circuit board | |
KR101063608B1 (en) | Printed circuit board and manufacturing method thereof | |
KR100688702B1 (en) | Manufacturing Method of Printed Circuit Board with Landless Via Hole | |
JP2005108941A (en) | Multilayer wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040825 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060424 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060922 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060926 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20060927 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20090512 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20101213 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20110613 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120605 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20120605 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130806 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20130806 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140805 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20140805 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150806 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20150806 Start annual number: 10 End annual number: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160805 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20160805 Start annual number: 11 End annual number: 11 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20180707 |