KR100629824B1 - Pulse Width Modulation Method and Switching Signal Generator Using Carrier of Three Phase Four Leg Inverter - Google Patents
Pulse Width Modulation Method and Switching Signal Generator Using Carrier of Three Phase Four Leg Inverter Download PDFInfo
- Publication number
- KR100629824B1 KR100629824B1 KR1020030020252A KR20030020252A KR100629824B1 KR 100629824 B1 KR100629824 B1 KR 100629824B1 KR 1020030020252 A KR1020030020252 A KR 1020030020252A KR 20030020252 A KR20030020252 A KR 20030020252A KR 100629824 B1 KR100629824 B1 KR 100629824B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- voltage
- pulse width
- width modulation
- leg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000013598 vector Substances 0.000 abstract description 43
- 238000004088 simulation Methods 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B22—CASTING; POWDER METALLURGY
- B22D—CASTING OF METALS; CASTING OF OTHER SUBSTANCES BY THE SAME PROCESSES OR DEVICES
- B22D41/00—Casting melt-holding vessels, e.g. ladles, tundishes, cups or the like
- B22D41/50—Pouring-nozzles
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은 4개의 레그를 포함하며, 전원으로부터 3개의 출력전압을 발생시키는 3상 4선식 4레그 인버터의 반송파를 이용한 펄스폭 변조 방법에 있어서, 각 상의 출력전압지령값 Vaf, Vbf 및 Vcf로부터 오프셋 전압 Vfn을 구하는 단계(a); 상기 각 상의 출력전압지령값 Vaf, Vbf 및 Vcf, 및 상기 오프셋 전압 Vfn 으로부터 각 상의 폴 전압 Van, Vbn 및 Vcn을 구하는 단계(b); 및 상기 각 상의 폴 전압 V an, Vbn 및 Vcn, 및 오프셋 전압 Vfn과 반송파를 비교하여, 각 레그의 스위치를 제어하는 단계(c)를 포함하는 것을 특징으로 하는 펄스폭 변조 방법에 관한 것이다.In the pulse width modulation method using a carrier wave of a three-phase four-wire four-leg inverter including four legs and generating three output voltages from a power supply, the output voltage command values V af , V bf and V of each phase are provided. obtaining an offset voltage V fn from cf (a); (B) obtaining the pole voltages V an , V bn and V cn of each phase from the output voltage command values V af , V bf and V cf of the phases, and the offset voltage V fn ; And (c) controlling the switches of each leg by comparing the pole voltages V an , V bn and V cn , and the offset voltage V fn with the carrier wave. will be.
본 발명에 따른 펄스폭 변조 방법은 종래의 공간벡터 펄스폭 변조 방법보다 그 구현이 용이하면서도, 종래의 공간벡터 펄스폭 변조 방법과 동일한 결과를 얻을 수 있다.Although the pulse width modulation method according to the present invention is easier to implement than the conventional spatial vector pulse width modulation method, the pulse width modulation method can obtain the same result as the conventional spatial vector pulse width modulation method.
Description
도 1은 통상의 3상 4선식 4레그 전압원 인버터를 도시한 것이고,1 shows a conventional three phase four wire four leg voltage source inverter,
도 2a는 전압벡터를 공간좌표상에 도시한 것이며,2a shows a voltage vector on a spatial coordinate,
도 2b는 도 2a의 공간좌표상의 전압벡터를 α-β 평면으로 투영한 것이고,FIG. 2B is a projection of the voltage vector on the spatial coordinate of FIG. 2A onto the α-β plane,
도 3은 레그 스위치의 제어 방법을 도시한 것이며,3 illustrates a method of controlling a leg switch,
도 4는 본 발명에 따른 펄스폭 변조 방법을 구현한 인버터 스위칭 신호 발생기를 도시한 것이고,4 illustrates an inverter switching signal generator implementing the pulse width modulation method according to the present invention.
도 5는 본 발명에 따른 펄스폭 변조 방법의 제1시뮬레이션 결과를 도시한 것이며,5 shows a first simulation result of the pulse width modulation method according to the present invention,
도 6은 본 발명에 따른 펄스폭 변조 방법의 제2시뮬레이션 결과를 도시한 것이고,6 shows a second simulation result of the pulse width modulation method according to the present invention,
도 7은 본 발명에 따른 펄스폭 변조 방법을 실험하기 위한 인버터 시스템의 구성도이며,7 is a configuration diagram of an inverter system for experimenting with a pulse width modulation method according to the present invention;
도 8a 내지 8c는 영상분 전압을 제거한 실험 조건 하에서의 본 발명에 따른 펄스폭 변조 방법의 실험 결과를 도시한 것이고,8A to 8C show experimental results of the pulse width modulation method according to the present invention under experimental conditions in which the image voltage is removed.
도 9a 내지 9c는 상기 제1시뮬레이션과 동일한 조건 하에서 본 발명에 따른 펄스폭 변조 방법의 실험 결과를 도시한 것이며,9A to 9C show experimental results of the pulse width modulation method according to the present invention under the same conditions as the first simulation.
도 10a 내지 10c는 상기 제2시뮬레이션과 동일한 조건 하에서 본 발명에 따른 펄스폭 변조 방법의 실험 결과를 도시한 것이고,10a to 10c show the experimental results of the pulse width modulation method according to the present invention under the same conditions as the second simulation,
도 11a 내지 도 11d는 각각 전압공간벡터 중 프리즘 1에 존재하는 각각의 사면체(사면체 1 내지 4)에 있어서 스위칭 순서를 도시한 것이며,11A to 11D show a switching order for each tetrahedron (tetrahedron 1 to 4) existing in prism 1 among voltage space vectors, respectively.
도 12a 내지 도 12d는 각각 프리즘 1에서의 사면체 1 내지 4를 도시한 것이다.12A to 12D show tetrahedral 1 to 4 in prism 1, respectively.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11, 12, 13, 14 : 상부스위치 21, 22, 23, 24 : 하부스위치11, 12, 13, 14:
30 : 부하 40 : 오프셋 전압 계산기30: Load 40: Offset Voltage Calculator
51, 52, 53 : 가산기 61, 62, 63, 64 : 비교기51, 52, 53:
71 : 스위칭 신호 발생기(DSP) 73 : 게이트 드라이버71: switching signal generator (DSP) 73: gate driver
74 : DVS(Direct Voltage Sensing) 회로74: DVS (Direct Voltage Sensing) Circuit
본 발명은 3상 4선식 4레그 전원 인버터의 반송파를 이용한 펄스폭 변조 방법에 관한 것이다.The present invention relates to a pulse width modulation method using a carrier wave of a three-phase four-wire four-leg power inverter.
3상 4레그 인버터는 일정한 전압원으로부터 임의의 3개의 출력 예를 들어, 3상 교류 출력전압을 각각 독립적으로 발생시켜 부하에 공급하는 기능을 갖는 것으로서, 복수의 스위칭 소자("폴"또는 "레그"라 칭한다)를 구비한다. 3상 3레그 인버터의 경우에는 3개의 독립적인 전압 합성이 불가능한 것으로 알려져 있다.A three-phase four-leg inverter has a function of independently generating any three outputs, for example, three-phase AC output voltages from a constant voltage source and supplying them to a load. A plurality of switching elements ("poles" or "legs") are provided. It will be referred to as). In the case of a three-phase three-leg inverter, three independent voltage combinations are known to be impossible.
인버터의 구동방법으로는 정현파 펄스폭 변조 방법 및 공간벡터 펄스폭 변조 방법 등이 알려져 있다.As an inverter driving method, a sine wave pulse width modulation method and a space vector pulse width modulation method are known.
정현파 펄스폭 변조 방법은 서로 독립적으로 동작할 수 있는 복수의 폴로 구성되는 3상 3선식 인버터에서 삼각파를 이용하여 각 폴을 제어하는 방법이다. 그러나, 합성할 수 있는 출력전압의 크기가 공간벡터 방식에 비하여 매우 제한적이다. 또한 3상 4선식을 적용하기 위한 3상 4레그 인버터의 경우 f-레그의 스위칭 상태를 결정할 지령값이 존재하지 아니하므로, 적용이 곤란하다.The sinusoidal pulse width modulation method is a method of controlling each pole using a triangular wave in a three-phase three-wire inverter composed of a plurality of poles that can operate independently of each other. However, the magnitude of the output voltage that can be synthesized is very limited compared to the space vector method. In addition, in the case of a three-phase four-leg inverter for applying a three-phase four-wire type, there is no command value to determine the switching state of the f-leg, and thus, application is difficult.
공간벡터 펄스폭 변조 방법은 각 레그의 스위칭 상태에 따른 전압을 평면이나 공간상에 표시하고, 그 평면이나 공간내부에 존재하는 전압지령값에 따라 적절한 스위칭 상태를 선택하여, 이를 통해 각 레그의 스위칭 상태를 결정하는 방법을 의미한다. 공간벡터 펄스폭 변조 방법은 매 스위칭 주기마다 수치계산이 필요하기 때문에, 수치연산을 수행하는 마이크로프로세서와 펄스폭 변조구현을 위한 디지털 하드웨어에 의하여 구현된다.The space vector pulse width modulation method displays the voltage according to the switching state of each leg on a plane or space, and selects an appropriate switching state according to the voltage command value existing in the plane or space, thereby switching each leg. Means how to determine status. Since the space vector pulse width modulation method requires numerical calculation every switching period, it is implemented by a microprocessor performing numerical calculation and digital hardware for pulse width modulation implementation.
3상 4선식 4레그 인버터는 4개의 레그로 구성되는 3상 인버터로서, 도 1에는 임의의 3개의 출력전압(Vaf
*, Vbf
*, Vcf
*)을 부하(30)에 공급할 수 있는 통상의 3상 4 선식 4레그 전압원 인버터를 도시하였다.The three-phase four-wire four-leg inverter is a three-phase inverter composed of four legs. In FIG. 1, any three output voltages V af * , V bf * , and V cf * may be supplied to the
상기 도 1의 인버터에서 전체 스위치는 4×2개이므로, 24개의 스위칭 벡터(Vaf, Vbf, Vcf)가 존재한다. 하기 표 1은 상기 3상 4선식 전압원 인터터의 스위칭 벡터를 나타낸 것이다:In the inverter of FIG. 1, since the total number of switches is 4 × 2, there are 2 4 switching vectors V af , V bf , and V cf. Table 1 below shows the switching vectors of the three-phase four-wire voltage source interconnector:
[표 1] 3상 4선식 전압원 인버터의 스위칭 벡터[Table 1] Switching Vector of 3-Phase 4-Wire Voltage Source Inverter
여기에서, p는 상부스위치(11, 12, 13, 14)의 상태가 ON임을 나타내고, n은 상기 상부스위치(11, 12, 13, 14)의 상태가 OFF임을 나타내며, Vg=Vdc이다.Here, p indicates that the state of the upper switch (11, 12, 13, 14) is ON, n indicates that the state of the upper switch (11, 12, 13, 14) is OFF, V g = V dc .
예를 들어, a-레그, b-레그 및 c-레그의 상부 스위치(12, 13, 14)가 ON이고, f-레그의 상부스위치(11)가 OFF이면, 벡터(pppn)으로 나타낸다. 이 때, 각 레그의 상부스위치(11, 12, 13, 14) 및 하부스위치(21, 22, 23, 24)는 상보적으로 동작한다. 전체 16개의 전압벡터 중 (pppp) 및 (nnnn)의 두 전압벡터는 영전압벡터이고, 나머지 14개의 전압벡터는 유효전압벡터이다.For example, if the
상기 16개의 전압벡터는 각각 dqo 공간좌표(즉, αβγ 좌표계) 상에서 1대1로 매칭된다. 이를 정리하면 하기 표 2와 같다:Each of the 16 voltage vectors is matched one-to-one on a dqo spatial coordinate (ie, αβγ coordinate system). This is summarized in Table 2 below:
[표 2] dqo 공간좌표상에서 각 스위칭 벡터의 공간좌표Table 2. Spatial coordinates of each switching vector on dqo spatial coordinates
도 2a는 상기 전압벡터를 dqo 공간좌표(즉, αβγ 좌표계) 상에 도시한 것이고, 도 2b는 상기 공간좌표상의 전압벡터를 α-β 평면으로 투영한 것이다.FIG. 2A shows the voltage vector on a dqo spatial coordinate (ie, αβγ coordinate system), and FIG. 2B shows a projection of the voltage vector on the spatial coordinate on the α-β plane.
3상 3선식과는 달리, 3상 4선식의 경우에는 f-레그를 통한 영상분 경로(path)가 존재하기 때문에, 각 출력전압의 합(Vaf+Vbf+Vcf)은 0이 아닐 수 있다. 3상 3선식의 경우에는 dq전압만 존재하므로, 평면(2자유도)의 6각형, 즉 상기 도 2b의 6각형 내부에서 어떠한 전압이라도 합성할 수 있다. 그러나, 3상 4선식의 경우 레그 하나가 추가됨에 따라 자유도가 증가하므로 o전압을 합성할 수 있다. 또한, dqo라는 공간좌표(3자유도)가 도입될 수 있다. 상기 o전압은 Vo로 표기하며, 이를 영상분 전압이라고 칭한다. 상기 영상분 전압은 (Vaf+Vbf+Vcf)/3로 나타낼 수 있다.Unlike three-phase three-wire, in the case of three-phase four-wire, there is an image split path through the f-leg, so the sum of each output voltage (V af + V bf + V cf ) is not zero. Can be. In the case of the three-phase three-wire type, only the dq voltage is present, so that any voltage can be synthesized inside the hexagon of the plane (two degrees of freedom), that is, the hexagon of FIG. 2B. However, in the case of a three-phase four-wire system, the degree of freedom increases as one leg is added, so that the o voltage can be synthesized. In addition, a spatial coordinate (3 degrees of freedom) called dqo may be introduced. The o voltage is denoted by Vo, which is called an image voltage. The image voltage may be represented by (V af + V bf + V cf ) / 3.
순시적으로 Vaf+Vbf+Vcf=0를 만족하는 경우, dq전압(αβ전압)은 출력전압(V af, Vbf, Vcf)을 평면상의 두 개의 전압 Vd 및 Vq로 변환한 것이다(2자유도이므로 영상분은 존재하지 않는다). 만약, Vaf+Vbf+Vcf≠0 인 경우에는, 영상분 전압이 존재하는 것이고, 이 경우 출력전압(Vaf, Vbf, Vcf)은 Vd 및 Vq 성분 뿐만아니라 Vo 전압 성분까지 포함하게 된다.When instantaneously satisfying V af + V bf + V cf = 0, the dq voltage (αβ voltage) converts the output voltages (V af , V bf , V cf ) into two voltages V d and V q on the plane. It is one (two degrees of freedom, so there is no image). If V af + V bf + V cf ≠ 0, there is an image voltage, and in this case, the output voltages (V af , V bf , V cf ) are not only V d and V q components but also Vo voltage components. To include.
상기 표 2의 16개의 전압벡터들로부터 유효전압벡터 3개를 선택하여 원하는 전압벡터를 합성하기 위한 방법이 연구되었다. 이때, 영전압벡터가 일정 스위치 주기의 처음과 끝에 동일한 시간동안 인가시킴으로써, 고조파(harmonic)를 최소화하여야 한다.A method for synthesizing a desired voltage vector by selecting three effective voltage vectors from the sixteen voltage vectors of Table 2 has been studied. At this time, the harmonics should be minimized by applying the zero voltage vector for the same time at the beginning and the end of the constant switch period.
문헌[Richard Zhang, V. H. Prasad, D. Boroyevich, and Fred. C. Lee., "Three-dimensional Spase Vector Modulation for Four-Leg Voltage-Source Converters", IEEE Trans. Power Electron., Vol.17, pp.314-325, No.3, May 2002, 이하 "장(Zhang) 등의 문헌"이라 칭한다]에는 전압지령값 Vα, Vβ, Vγ 가 주어진 경우, 전압지령값은 αβγ 공간좌표계 상에 벡터로 나타낼 수 있으며,Richard Zhang, VH Prasad, D. Boroyevich, and Fred. C. Lee., "Three-dimensional Spase Vector Modulation for Four-Leg Voltage-Source Converters", IEEE Trans. Power Electron., Vol. 17, pp. 314-325, No. 3, May 2002, hereinafter referred to as "Zhang et al.", Are provided with voltage command values V α , V β and V γ , The voltage command value can be represented as a vector on the αβγ spatial coordinate system.
(i) 전압지령값을 α-β좌표평면상으로 투영하여, 6개의 프리즘 중 하나를 선택하고;(i) projecting the voltage command value onto the α-β coordinate plane to select one of six prisms;
(ii) 인접한 유효전압벡터 선택을 위하여, Vaf, Vbf, Vcf의 부호를 판별하며, 각 프리즘마다 존재하는 4개의 사면체 중 하나의 사면체를 선택하고;(ii) discriminating the signs of V af , V bf, and V cf for selecting adjacent effective voltage vectors, and selecting one tetrahedron out of four tetrahedra existing for each prism;
(iii) 미리 계산된 24(6×4)개의 매트릭스를 이용하여, 사면체에 따른 3개 유효전압의 듀티(duty)를 계산하고;(iii) calculating the duty of three effective voltages according to the tetrahedron using 24 (6 × 4) matrices calculated in advance;
(iv) 유효전압이 인가되는 구간에 영전압을 대칭적으로 정렬시키기 위하여 각 암의 스위칭 시간을 계산하는 것을 특징으로 하는 공간벡터 펄스폭 변조 방법이 개시되어 있다.(iv) A method of modulating a space vector pulse width, the method comprising calculating the switching time of each arm in order to symmetrically align the zero voltage in a section where an effective voltage is applied.
상기 24개의 매트릭스는 다음 표 3과 같다:The 24 matrices are shown in Table 3 below:
[표 3] 공간벡터 펄스폭 변조 방법에서 사용되는 매트릭스[Table 3] Matrix used in spatial vector pulse width modulation method
그러나, 상기 방법은 구현이 매우 복잡하며, 많은 연산과 테이블을 요구한다. 따라서, 상기한 바와 같은 공간벡터 펄스폭 변조 구현 방법을 대체할 수 있는 새로운 펄스폭 변조 방법 개발의 필요성이 매우 크다.However, the method is very complicated to implement and requires many operations and tables. Therefore, there is a great need to develop a new pulse width modulation method that can replace the spatial vector pulse width modulation method as described above.
이에 본 발명자들은 구현이 용이한 3상 인버터의 펄스폭 변조 방법을 개발하기 위하여 연구한 결과, 오프셋(offset) 전압 개념 도입 및 반송파와의 비교방식을 이용하는 경우 펄스폭 변조를 용이하게 구현할 수 있음을 확인하였다. Accordingly, the present inventors have studied to develop a pulse width modulation method of an easy-to-implement three-phase inverter. As a result, an offset voltage concept and a comparison method with a carrier can be used to easily implement pulse width modulation. Confirmed.
더욱 구체적으로, 각 상의 출력전압지령값 Vaf, Vbf 및 Vcf로부터 오프셋 전압 Vfn을 구하고; 상기 각 상의 출력전압지령값 Vaf, Vbf 및 Vcf, 및 상기 오프셋 전압 Vfn으로부터 각 상의 폴 전압 Van, Vbn 및 Vcn을 구한 후; 상기 각 폴 전압 Van, Vbn 및 Vcn, 및 오프셋 전압 Vfn과 반송파를 비교하여, 각 레그의 스위치를 제어함으로써 펄스폭 변조하는 경우, 전술한 공간벡터 펄스폭 변조 방법과 동일한 결과를 얻을 수 있으면서도, 상기 "장(Zhang)등의 문헌"의 공간벡터 펄스폭 변조 방법보다 구현이 용이함을 확인하고, 본 발명을 완성하였다.More specifically, the offset voltage V fn is obtained from the output voltage command values V af , V bf and V cf of each phase; Obtaining pole voltages V an , V bn and V cn of each phase from the output voltage command values V af , V bf and V cf of the phases, and the offset voltage V fn ; When the pulse width modulation is performed by comparing the respective pole voltages V an , V bn and V cn , and the offset voltage V fn with the control of the switch of each leg, the same result as the space vector pulse width modulation method described above is obtained. The present invention was confirmed to be easier to implement than the spatial vector pulse width modulation method described in "Zhang et al.".
따라서, 본 발명의 목적은 3상 4선식 4레그 인버터의 펄스폭 변조 방법을 제공하기 위한 것이다. 또한, 본 발명의 목적은 상기 인버터의 펄스폭 변조를 위한 스위칭 신호 발생기를 제공하기 위한 것이다.Accordingly, an object of the present invention is to provide a pulse width modulation method of a three-phase four-wire four-leg inverter. It is also an object of the present invention to provide a switching signal generator for pulse width modulation of the inverter.
본 발명은 4개의 레그를 포함하며, 전원으로부터 3개의 출력전압을 독립적으로 발생시키는 3상 4선식 4레그 인버터의 반송파를 이용한 펄스폭 변조 방법에 관한 것으로서, 더욱 구체적으로 본 발명은,The present invention relates to a pulse width modulation method using a carrier wave of a three-phase four-wire four-leg inverter including four legs and independently generating three output voltages from a power supply.
각 상의 출력전압지령값 Vaf, Vbf 및 Vcf로부터 오프셋 전압 Vfn을 구하는 단계(a); Obtaining an offset voltage V fn from the output voltage command values V af , V bf and V cf of each phase (a);
상기 각 상의 출력전압지령값 Vaf, Vbf 및 Vcf, 및 상기 오프셋 전압 V fn으로부터 각 상의 폴 전압 Van, Vbn 및 Vcn을 구하는 단계(b); 및(B) obtaining the pole voltages V an , V bn and V cn of each phase from the output voltage command values V af , V bf and V cf of the phases, and the offset voltage V fn ; And
상기 각 상의 폴 전압 Van, Vbn 및 Vcn, 및 오프셋 전압 Vfn과 반송파를 비교하여, 각 레그의 스위치를 제어하는 단계(c)를 포함한다.(C) controlling the switches of each leg by comparing the pole voltages V an , V bn and V cn , and the offset voltage V fn with the carrier waves.
이하에서는, 도면을 참조하여 본 발명에 따른 펄스폭 변조 방법을 구체적으로 설명한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.Hereinafter, a pulse width modulation method according to the present invention will be described in detail with reference to the drawings. However, the present invention is not limited by the following examples.
도 1에 도시되어 있는 인버터의 3개의 출력전압지령값 Vaf, Vbf 및 Vcf는 폴 전압(Van, Vbn, Vcn)과 오프셋 전압(Vfn)의 차로서 하기 수학식 1과 같이 표현할 수 있다:The three output voltage command values V af , V bf and V cf of the inverter shown in FIG. 1 are the difference between the pole voltages V an , V bn , V cn ) and the offset voltage V fn . It can be expressed as:
[수학식 1][Equation 1]
Vaf = Van - Vfn V af = V an -V fn
Vbf = Vbn - Vfn V bf = V bn -V fn
Vcf = Vcn - Vfn V cf = V cn -V fn
상기 수학식 1은 출력전압지령값(Vaf, Vbf, Vcf), 폴 전압(Van, Vbn, Vcn), 및 오프셋 전압(Vfn) 사이의 관계를 나타내는 식이며, 상기 Vaf, Vbf, 및 Vcf의 값은 출력전압지령값으로서 미리 설정되게 된다.
한편, 상기 오프셋 전압 Vfn은 하기 수학식 2와 같이 결정한다:Equation (1) is the output voltage command value (V af, V bf, V cf), an expression that represents the relationship between the pole voltage (V an, V bn, V cn), and the offset voltage (V fn), the V af The values of, V bf , and V cf are set in advance as output voltage command values.
On the other hand, the offset voltage V fn is determined as in Equation 2:
[수학식 2][Equation 2]
상기식에서, Vmax는 Vaf, Vbf 및 Vcf 중 최대값을 나타내고, Vmin은 Vaf, Vbf 및 Vcf 중 최소값을 나타낸다.Wherein, V max is V af, bf V and V indicates the maximum value of cf, V min represents the minimum value of V af, bf V and V cf.
또한, 각 상의 폴 전압 Van, Vbn 및 Vcn은 각각 대응하는 상기 각 상의 출력전압 Vaf, Vbf 및 Vcf와 상기 오프셋 전압 Vfn의 합이므로, 하기 수학식 3과 같이 구할 수 있다:In addition, since the pole voltages V an , V bn and V cn of each phase are the sums of the output voltages V af , V bf and V cf of the respective phases corresponding to the offset voltage V fn , respectively, can be obtained as shown in
[수학식 3][Equation 3]
Van = Vaf + Vfn V an = V af + V fn
Vbn = Vbf + Vfn V bn = V bf + V fn
Vcn = Vcf + Vfn V cn = V cf + V fn
상기한 바와 같은 방법으로 구한 각 상의 폴 전압 Van, Vbn 및 Vcn과 오프셋 전압 Vfn을 반송파와 비교하여 각 레그 a, b, c 및 f의 스위치의 상부 스위치(14, 11, 12, 13) 및 하부 스위치(24, 21, 22, 23)를 제어할 수 있다.The upper switches 14, 11, 12, of the switches of the legs a, b, c and f by comparing the pole voltages V an , V bn and V cn and the offset voltage V fn of each phase obtained by the method as described above with the carrier wave 13) and the
도 3은 레그 a 및 f의 스위칭 신호 발생 방법을 도시한 것이다.3 illustrates a method of generating switching signals of legs a and f.
도 3에 도시한 바와 같이, 폴 전압 Van이 반송파인 삼각파보다 큰 구간인 Ta 구간에서는 스위치 12가 ON되고, 스위치 22는 OFF된다. 그 밖의 구간에서는 스위치 12가 OFF되고, 스위치 22가 ON된다.As shown in Fig. 3, the
또한, 오프셋 전압 Vfn이 상기 삼각파보다 큰 구간인 Tf에서는 스위치 11이 ON되고, 스위치 21이 OFF된다. 그 밖의 구간에서는 스위치 11이 OFF되고, 스위치 21이 ON된다. Teff 구간은 출력 전압 Vaf가, 0이 아닌 유효 전압 구간임을 나타낸다.In addition, the
상기 도 3에서 사용된 반송파로는 피크값이 각각 +Vdc/2 및 -Vdc/2이고(여기에서, Vdc는 직류전압원의 크기를 나타낸다), 스위칭 주기와 동일한 주기(주기=2Ts)를 갖는 삼각파를 사용하였다.The carriers used in FIG. 3 include peaks of + V dc / 2 and -V dc / 2 (where V dc represents the magnitude of the DC voltage source), and the same period as the switching period (period = 2T s). A triangular wave with) is used.
도 4는 본 발명에 따른 펄스폭 변조 방법을 구현한 인버터 스위칭 신호 발생기를 도시한 것이다.4 illustrates an inverter switching signal generator implementing the pulse width modulation method according to the present invention.
먼저 오프셋 전압(Vfn) 계산기(40)에서 각 상의 출력전압지령값 Vaf, Vbf 및 Vcf로부터 상기 수학식 2에 따라 오프셋 전압 Vfn을 구한다.First offset voltage (V fn) converter 40, each on the output voltage command value in V af, obtains the offset voltage V fn in accordance with the equation (2) from V and V bf cf.
이후, 가산기(51, 52, 53)에서 상기 각 상의 출력전압지령값 Vaf, Vbf 및 Vcf과 상기 오프셋 전압 Vfn을 각각 합하여 각 상의 폴 전압 Van, Vbn 및 Vcn을 구한다.Thereafter, the
이후, 비교기(61, 62, 63, 64)에서 상기 각 상의 폴 전압 Van, Vbn 및 Vcn, 및 오프셋 전압 Vfn과 삼각파를 비교하여, 스위칭 신호(Sa, Sb, Sc, Sf)를 출력한다. 예를 들어, 폴 전압 Van, Vbn 및 Vcn에서 상기 삼각파의 순시값을 빼서, 그 값이 양이면 1을 출력하고, 음이면 0을 출력한다.Thereafter, the
상기 스위칭 신호에 의하여 3상 인버터의 스위치(11, 12, 13, 14, 21, 22, 23, 24, 도 1)를 각각 제어한다. 예를 들어, 상기 출력값이 1인 경우, 대응하는 상부 스위치를 ON시키고, 하부 스위치를 OFF 시킨다. 반대로, 상기 출력값이 0인 경우, 대응하는 상부 스위치를 OFF시키고, 하부 스위치를 ON 시킨다.The
이하에서는, 본 발명에 따른 펄스폭 변조 방법에 대한 시뮬레이션 실험 결과를 설명한다. 이론적으로는 3개의 출력전압 Vaf, Vbf 및 Vcf를 임의로 합성할 수 있으나, 이하에서는 그 응용이 빈번한 몇 가지 경우만을 시뮬레이션 및 실험하였다. 시뮬레이션 및 실험에 사용된 시스템의 파라미터는 하기 표 4와 같다:Hereinafter, the simulation experiment results for the pulse width modulation method according to the present invention will be described. Theoretically, the three output voltages V af , V bf and V cf can be synthesized arbitrarily, but only a few cases where the application is frequent are simulated and tested. The parameters of the system used for simulation and experiment are shown in Table 4 below:
[표 4] 시스템 파라미터[Table 4] System Parameters
A. 제1시뮬레이션 결과A. First Simulation Results
하기 수학식 4로 주어진 출력전압지령값 조건 하에서의 본 발명에 의한 시뮬 레이션 결과를 도 5에 도시하였다:A simulation result according to the present invention under the output voltage command value condition given by Equation 4 is shown in FIG.
[수학식 4][Equation 4]
Vaf = Amaxcos(ωt) + Vomax V af = A max cos (ωt) + V omax
Vbf = Amaxcos(ωt-2π/3) + Vomax V bf = A max cos (ωt-2π / 3) + V omax
Vcf = Amaxcos(ωt+2π/3) + Vomax V cf = A max cos (ωt + 2π / 3) + V omax
상기식에서,In the above formula,
ω = 120π,ω = 120π,
Amax = Vdc/ ≒ 173.2[V]A max = V dc / ≒ 173.2 [V]
Vomax = Vdc/2 - Vdc/4 ≒ 106.7[V]이다.V omax = V dc / 2-V dc / 4 ≒ 106.7 [V].
상기 조건은 일정한 Vdc(=300V) 전압 조건하에서 최대로 합성할 수 있는 dq전압(173.2V)과 이때 합성가능한 최대 영상분 전압(106.7V)을 출력하고자 할 경우를 가정한 것이다.The above conditions assume that the maximum synthesized dq voltage (173.2V) under the constant V dc (= 300V) voltage condition and the maximum imageable voltage (106.7V) that can be synthesized are output.
도 5의 (a)는 오프셋 전압 Vfn, a상의 폴 전압 Van, 및 a상의 출력전압지령값 Vaf를 함께 도시한 것이고, (b)는 인버터의 합성전압이 부하에 인가됨에 따라 발생하는 각 상의 부하 전류 Iaf, Ibf 및 Icf를 도시한 것이다. 상기 전류에는 Io 성분(Vomax/R)만큼의 DC 오프셋이 존재하는 것으로 관찰되었다.FIG. 5A shows the offset voltage V fn , the pole voltage V an on a , and the output voltage command value V af on a, and (b) is generated when the synthesized voltage of the inverter is applied to the load. The load currents I af , I bf and I cf of each phase are shown. The current was observed to have a DC offset by the Io component (Vomax / R).
B. 제2시뮬레이션 결과B. Second Simulation Results
하기 수학식 5로 주어진 출력전압지령값 조건 하(a상과 동기되어 있는 오프셋 전압이 존재한다고 가정함)에서의 본 발명에 의한 시뮬레이션 결과를 도 6에 도시하였다:The simulation result according to the present invention under the output voltage command value condition given by Equation 5 (assuming that there is an offset voltage synchronized with phase a) is shown in FIG.
[수학식 5][Equation 5]
Vaf = Amaxcos(ωt) + Vomaxcos(ωt)V af = A max cos (ωt) + V omax cos (ωt)
Vbf = Amaxcos(ωt-2π/3) + Vomaxcos(ωt)V bf = A max cos (ωt-2π / 3) + V omax cos (ωt)
Vcf = Amaxcos(ωt+2π/3) + Vomaxcos(ωt)V cf = A max cos (ωt + 2π / 3) + V omax cos (ωt)
상기식에서,In the above formula,
ω = 120π,ω = 120π,
Amax = Vdc/ ≒ 173.2[V]A max = V dc / ≒ 173.2 [V]
Vomax = Vdc/2 - Vdc/4 ≒ 106.7[V]이다.V omax = V dc / 2-V dc / 4 ≒ 106.7 [V].
상기 시뮬레이션은 영상분 전압이 정현파로서 인가되고, 상기 제1시뮬레이션과 동일하게 dq전압이 주어지는 경우이다. 상기 도 6의 (a)는 오프셋 전압 Vfn, a상의 폴 전압 Van, 및 a상의 출력전압지령값 Vaf를 함께 도시한 것이고, (b)는 각 상의 부하 전류 Iaf, Ibf 및 Icf를 도시한 것이다.The simulation is a case where an image voltage is applied as a sine wave and a dq voltage is given in the same manner as in the first simulation. 6 (a) shows the offset voltage V fn , the pole voltage V an on a , and the output voltage command value V af on a, and (b) shows load currents I af , I bf and I of each phase. cf is shown.
C. 실험 결과C. Experimental Results
도 7에 도시한 인버터 시스템을 구성한 후, 본 발명의 방법에 따라 3상 인버터를 펄스폭 변조시켰다. 상기 도 4에 도시한 바와 같은 스위칭 신호 발생기(71)에서 본 발명에 따른 방법에 의하여 스위칭 신호가 발생되고, 이는 게이트 드라이버(73)를 통하여 증폭되어 스위치를 ON/OFF 시킨다.After the inverter system shown in FIG. 7 was constructed, the three-phase inverter was pulse width modulated according to the method of the present invention. In the
실제 출력 전압은 펄스 형태로 발생되므로, DVS(Direct Voltage Sensing) 회로(74)를 사용하여 출력전압 (Vaf, Vbf 및 Vcf)을 측정하였다.Since the actual output voltage is generated in the form of a pulse, the output voltages V af , V bf and V cf were measured using a direct voltage sensing circuit (DVS)
장(Zhang) 등의 문헌에 의한 방법은 전술한 바와 같이 많은 연산과 테이블을 요구하므로, 디지털 회로로만 구현될 수 있으며, 아날로그 회로로는 구현될 수 없다. 또한, 소프트웨어적인 복잡한 연산뿐만 아니라, 하드웨어적인 메모리 공간도 필요하다. 그러나, 본 발명에 따른 펄스폭 변조 방법은 간단한 아날로그 회로로도 구현이 가능하며, 상기 실험에서와 같이 DSP와 간단한 디지털 로직만을 사용함으로써 용이하게 구현할 수 있다.The method of Zhang et al. Requires many operations and tables as described above, and therefore can be implemented only with digital circuits, not with analog circuits. In addition to complex computational operations, hardware memory space is also required. However, the pulse width modulation method according to the present invention can be implemented with a simple analog circuit, and can be easily implemented by using only DSP and simple digital logic as in the above experiment.
도 8a 내지 8c는 출력 전압의 크기가 Vdc/이 되도록 설정하여 영상분 전압을 제거하고, 상용 AC 전원의 주파수인 60Hz로 주파수를 설정하여 실험한 결과이다.8A to 8C show that the magnitude of the output voltage is V dc / This is the result of experiment by removing the image voltage and setting the frequency to 60Hz which is the frequency of commercial AC power.
상기 도 8a는 각 상의 출력전압지령값 Vaf, Vbf, Vcf, 및 오프셋 전압 V fn을 도시한 것이고, 도 8b는 DVS 회로를 사용하여 측정한 출력전압 Vaf *, Vbf * 및 Vcf *을 도 시한 것이며, 도 8c는 각 상의 부하 전류 Iaf, Ibf, Icf, 및 f-레그의 전류 If를 도시한 것이다.8A shows output voltage command values V af , V bf , V cf , and offset voltage V fn of each phase, and FIG. 8B shows output voltages V af * , V bf * and V measured using a DVS circuit. * cf the time limit will also, Figure 8c shows a current I f of each on the load current I af, bf I, I cf, and f- leg.
상기 도면으로부터, 실제 측정한 출력전압 Vaf *, Vbf * 및 V cf *는 출력전압지령값 Vaf, Vbf, 및 Vcf와 일치함을 알 수 있다.From the figure, it can be seen that the actual measured output voltages V af * , V bf * and V cf * coincide with the output voltage command values V af , V bf , and V cf.
도 9a 내지 9c는 상기 제1시뮬레이션과 비교하기 위하여 상기 제1시뮬레이션과 동일한 조건 하에서 실험한 결과를 도시한 것이다.9A to 9C show the results of experiments under the same conditions as the first simulation in order to compare with the first simulation.
상기 도 9a는 각 상의 출력전압지령값 Vaf, Vbf, Vcf, 및 오프셋 전압 V fn을 도시한 것이고, 도 9b는 DVS 회로를 사용하여 측정한 출력전압 Vaf *, Vbf * 및 Vcf *을 도시한 것이며, 도 9c는 각 상의 부하 전류 Iaf, Ibf, Icf, 및 f-레그의 전류 If를 도시한 것이다.9A shows output voltage command values V af , V bf , V cf , and offset voltage V fn of each phase, and FIG. 9B shows output voltages V af * , V bf * and V measured using a DVS circuit. will illustrating * cf, Figure 9c shows a current I f of each on the load current I af, bf I, I cf, and f- leg.
상기 도면으로부터, 실제 측정한 출력전압 Vaf *, Vbf * 및 V cf *는 출력전압지령값 Vaf, Vbf, 및 Vcf와 일치함을 알 수 있다. 또한, 상기 전류에는 DC 오프셋이 존재함을 알 수 있다.From the figure, it can be seen that the actual measured output voltages V af * , V bf * and V cf * coincide with the output voltage command values V af , V bf , and V cf. In addition, it can be seen that the DC offset exists in the current.
도 10a 내지 10c는 상기 제2시뮬레이션과 비교하기 위하여 상기 제2시뮬레이션과 동일한 조건 하에서 실험한 결과를 도시한 것이다.10a to 10c show the results of experiments under the same conditions as the second simulation in order to compare with the second simulation.
상기 도 10a는 각 상의 출력전압지령값 Vaf, Vbf, Vcf, 및 오프셋 전압 Vfn을 도시한 것이고, 도 10b는 DVS 회로를 사용하여 측정한 출력전압 Vaf *, Vbf * 및 Vcf *을 도시한 것이며, 도 10c는 a-레그에 대한 출력전압지령값 Vaf, 실제 측정한 출력전압 Vaf, 실제 측정한 폴 전압 Van, 및 부하전류 Iaf를 도시한 것이다.10A shows output voltage command values V af , V bf , V cf , and offset voltage V fn of each phase, and FIG. 10B shows output voltages V af * , V bf * and V measured using a DVS circuit. cf * , FIG. 10C shows the output voltage command value V af for the a-leg, the actual measured output voltage V af , the actual measured pole voltage V an , and the load current I af .
상기 도면으로부터, 실제 측정한 출력전압 Vaf *, Vbf * 및 V cf *는 출력전압지령값 Vaf, Vbf, 및 Vcf와 일치함을 알 수 있다.From the figure, it can be seen that the actual measured output voltages V af * , V bf * and V cf * coincide with the output voltage command values V af , V bf , and V cf.
상기 시뮬레이션 및 실험 등으로 알 수 있는 바와 같이, 본 발명에 따른 펄스폭 변조 방법은 그 구현이 용이하고, 임의의 출력전압을 용이하게 합성할 수 있다.As can be seen from the above simulation and experiment, the pulse width modulation method according to the present invention can be easily implemented, and any output voltage can be easily synthesized.
이하에서는, 본 발명에 따른 펄스폭 변조 방법을 사용하는 경우, 전술한 장(Zhang) 등의 문헌에 개시된 공간벡터 펄스폭 변조 방법과 동일한 결과를 얻을 수 있음을 도 2 및 표 3을 참조하여 수학적으로 입증한다.Hereinafter, when the pulse width modulation method according to the present invention is used, the same result as that of the spatial vector pulse width modulation method disclosed in the above-mentioned Zhang et al. Prove it.
상기 도 2 및 표 3에 존재하는 6개의 프리즘(프리즘 1 내지 6)은 각각 2개의 영전압 벡터와 4개의 유효전압 벡터로 구성되며, 또한 출력 전압 Vaf, Vbf 및 Vcf 의 극성에 따라 각각 4개의 사면체로 구분할 수 있다. 특정 프리즘이 선택되면, 상기 표 3에 따라 유효 전압 벡터 및 그에 따른 매트릭스를 선택하여 듀티 비(duty ratio)를 계산한다. 예를 들어, 프리즘 1이 선택된 경우에, 그 내부에 존재하는 사면체 1 내지 사면체 4에 대한 스위칭 순서는 각각 도 11a 내지 도 11d와 같다.The six prisms (prisms 1 to 6) present in FIGS. 2 and 3 are composed of two zero voltage vectors and four effective voltage vectors, respectively, and also according to the polarities of the output voltages V af , V bf and V cf. Each can be divided into four tetrahedra. When a specific prism is selected, a duty ratio is calculated by selecting an effective voltage vector and a matrix according to Table 3 above. For example, when prism 1 is selected, the switching order for tetrahedral 1 to tetrahedral 4 existing therein is as shown in FIGS. 11A to 11D, respectively.
정상 dqo 기준 좌표계에서 하기 수학식 6으로 주어진 기준 전압 벡터가 프리즘 1 영역에 존재한다고 가정한다.Assume that the reference voltage vector given by Equation 6 in the normal dqo reference coordinate system exists in the prism 1 region.
[수학식 6][Equation 6]
Vdqo = (Vd, Vq, Vo)V dqo = (V d , V q , V o )
상기 Vd, Vq, Vo 은 원통좌표계관계에 의하여 하기 수학식 7a와 같이 표현되며, Vd, Vq, Vo과 출력전압 Vaf, Vbf 및 Vcf 의 관계는 하기 수학식 7b과 같이 나타낼 수 있다:V d , V q , and V o are represented by Equation 7a according to a cylindrical coordinate relationship, and the relationship between V d , V q , V o and output voltages V af , V bf, and V cf is represented by Equation 7b Can be represented as:
[수학식 7a]Equation 7a
[수학식 7b][Equation 7b]
따라서, 상기 출력전압 Vaf, Vbf 및 Vcf를 R, Φ 및 θ로 표현하면 하기 수학식 8과 같다:Therefore, the output voltages V af , V bf, and V cf are expressed by R, Φ, and θ as follows:
[수학식 8][Equation 8]
프리즘 1의 영역, 즉 0≤Φ≤π/3, -π/2≤θ≤π/2의 영역에서는 항상 Vaf≥Vbf≥Vcf의 부등식이 성립한다.In the region of prism 1, i.e., 0≤Φ≤π / 3 and -π / 2≤θ≤π / 2, an inequality of V af ≧ V bf ≧ V cf holds.
상기 프리즘 1 내지 6에서의 출력전압 Vaf, Vbf 및 Vcf의 관계는 하기 표 5와 같다.The relationship between the output voltages V af , V bf and V cf in the prisms 1 to 6 is shown in Table 5 below.
[표 5] 각 프리즘에서 출력전압 Vaf, Vbf 및 Vcf의 관계[Table 5] Relationship of output voltage V af , V bf and V cf in each prism
또한, 각각의 프리즘은 하기 표 6과 같이 4개의 사면체로 구분된다.In addition, each prism is divided into four tetrahedra as shown in Table 6 below.
[표 6] 각 프리즘에 존재하는 사면체의 구분[Table 6] Classification of tetrahedrons present in each prism
도 12a 내지 도 12d는 각각 프리즘 1에서의 사면체 1 내지 4를 도시한 것이다.12A to 12D show tetrahedral 1 to 4 in prism 1, respectively.
예를 들어, 기준 전압 벡터가 프리즘 1의 사면체 3 영역에 존재하는 경우, 본 발명에 따라 상기 수학식 2에 의하여 결정되어 사용되는 오프셋 전압은 Vmin > 0 이므로 하기 수학식 9와 같다:For example, when the reference voltage vector is present in the tetrahedral 3 region of prism 1, the offset voltage determined and used according to
[수학식 9][Equation 9]
또한, 상기 수학식 8 및 수학식 9로부터 구한 각 상의 폴 전압 Van, Vbn 및 Vcn은 하기 수학식 10과 같다:In addition, the pole voltages V an , V bn and V cn of each phase obtained from Equations 8 and 9 are represented by Equation 10 below:
[수학식 10][Equation 10]
본 발명에 따라 상기 폴 전압 및 오프셋 전압과 반송파(삼각파)를 비교하여 스위치를 제어하는 경우, 각 스위치의 ON 시간은 하기 수학식 11과 같다:According to the present invention, when the switch is controlled by comparing the pole voltage and the offset voltage with a carrier wave (triangle wave), the ON time of each switch is expressed by
[수학식 11][Equation 11]
한편, 전술한 장(Zhang) 등의 문헌에 개시된 공간벡터 펄스폭 변조 방법에 의하면, 프리즘 1의 사면체 3에서 스위칭 벡터의 듀티 비는 하기 수학식 12과 같고, 스위칭 시간은 도 11c 및 하기 수학식 13와 같다:On the other hand, according to the spatial vector pulse width modulation method disclosed in Zhang et al., The duty ratio of the switching vector in the
[수학식 12][Equation 12]
Dz = 1 - D1 - D2 - D3 D z = 1-D 1 -D 2 -D 3
[수학식 13][Equation 13]
Ta = Tz/2 + T3 + T2 + T1 = Ts(Dz /2+ D3 + D2 + D1)T a = T z / 2 + T 3 + T 2 + T 1 = T s (D z / 2 + D 3 + D 2 + D 1 )
Tb = Tz/2 + T3 + T2 = Ts(Dz/2+ D3 + D2)T b = T z / 2 + T 3 + T 2 = T s (D z / 2 + D 3 + D 2 )
Tc = Tz/2 + T3 = Ts(Dz/2 + D3)T c = T z / 2 + T 3 = T s (D z / 2 + D 3 )
Tf = Tz/2 = Ts(Dz/2)T f = T z / 2 = T s (D z / 2)
상기 수학식 7a를 상기 수학식 12에 대입하여, 듀티 비를 R, Φ 및 θ로 표현한 후, 이를 수학식 13에 대입하면, 본 발명에 따라 오프셋 전압을 이용하여 스위칭 시간을 구한 상기 수학식 11과 동일한 결과를 얻는다. 그 밖의 다른 사면체 및 다른 프리즘에 대해서도 동일한 결과를 얻을 수 있다.Substituting Equation 7a into
이는, 본 발명에 따른 펄스폭 변조 방법이 상기 장(Zhang) 등의 문헌에 공지된 공간벡터 펄스폭 변조 방법과 그 결과가 동일함을 의미한다.This means that the pulse width modulation method according to the present invention has the same result as the spatial vector pulse width modulation method known from the above-mentioned Zhang et al.
이상에서 설명한 바와 같이, 본 발명에 따른 펄스폭 변조 방법은 상기 장(Zhang) 등의 문헌에 공지된 공간벡터 펄스폭 변조 방법보다 그 구현이 용이하면서도, 상기 공간벡터 펄스폭 변조 방법과 동일한 결과를 얻을 수 있다.As described above, the pulse width modulation method according to the present invention is easier to implement than the space vector pulse width modulation method known from Zhang et al., But has the same results as the space vector pulse width modulation method. You can get it.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030020252A KR100629824B1 (en) | 2003-03-31 | 2003-03-31 | Pulse Width Modulation Method and Switching Signal Generator Using Carrier of Three Phase Four Leg Inverter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030020252A KR100629824B1 (en) | 2003-03-31 | 2003-03-31 | Pulse Width Modulation Method and Switching Signal Generator Using Carrier of Three Phase Four Leg Inverter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040085543A KR20040085543A (en) | 2004-10-08 |
KR100629824B1 true KR100629824B1 (en) | 2006-09-29 |
Family
ID=37368522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030020252A Expired - Fee Related KR100629824B1 (en) | 2003-03-31 | 2003-03-31 | Pulse Width Modulation Method and Switching Signal Generator Using Carrier of Three Phase Four Leg Inverter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100629824B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210155104A (en) | 2020-06-15 | 2021-12-22 | 전남대학교산학협력단 | Switching function generation method and switching function generator of the 3-phase 4-leg inverter using the DPWM method with improved switching loss |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100373759C (en) * | 2005-03-16 | 2008-03-05 | 南京航空航天大学 | Control method of three-phase four-leg converter |
KR101875864B1 (en) * | 2017-01-26 | 2018-08-02 | 강원대학교산학협력단 | A novel Random PWM technique with a constant switching frequency utilizing an offset voltage |
CN112187076B (en) * | 2020-11-05 | 2024-04-09 | 武汉理工大学 | Optimized pulse width modulation system and method for three-phase four-bridge arm inverter |
CN112821842B (en) * | 2021-03-15 | 2022-01-25 | 合肥恒大江海泵业股份有限公司 | Fault-tolerant control method for open circuit fault of switched reluctance motor |
CN113541170B (en) * | 2021-06-16 | 2023-11-24 | 武汉理工大学 | Grid-connected inversion control method and system for emergency power supply of fuel cell |
CN117937964B (en) * | 2024-03-22 | 2024-05-28 | 华中科技大学 | A carrier modulation method for three-phase four-leg inverter with reduced output filter inductance |
-
2003
- 2003-03-31 KR KR1020030020252A patent/KR100629824B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210155104A (en) | 2020-06-15 | 2021-12-22 | 전남대학교산학협력단 | Switching function generation method and switching function generator of the 3-phase 4-leg inverter using the DPWM method with improved switching loss |
Also Published As
Publication number | Publication date |
---|---|
KR20040085543A (en) | 2004-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shen et al. | Fixed-frequency space-vector-modulation control for three-phase four-leg active power filters | |
US8929111B2 (en) | System and method for common-mode elimination in a multi-level converter | |
Dai et al. | Application of a three-level NPC inverter as a three-phase four-wire power quality compensator by generalized 3DSVM | |
Kinnares et al. | Modulating functions of space vector PWM for three-leg VSI-fed unbalanced two-phase induction motors | |
KR100629824B1 (en) | Pulse Width Modulation Method and Switching Signal Generator Using Carrier of Three Phase Four Leg Inverter | |
Bozorgi et al. | Optimum switching pattern of matrix converter space vector modulation | |
KR101966318B1 (en) | Sinlge phase pwm converter for high-speed railway propulsion system using discontinuous modulation and method of controlling the same | |
Loh et al. | Z-source current-type inverters: digital modulation and logic implementation | |
Ghoreishy et al. | A fast-processing modulation strategy for three-phase four-leg neutral-point-clamped inverter based on the circuit-level decoupling concept | |
Mehrizi-Sani et al. | Digital implementation and transient simulation of space-vector modulated converters | |
KR101648002B1 (en) | Switching signal generator and Switching signal generating method for 3-phase 3-level rectifier | |
Zaamouche et al. | A discontinuous PWM techniques evaluation by analysis of voltage and current waveforms | |
Mondal | Active and reactive power compensation of data center using multi-level STATCOM inverter | |
RU2216845C2 (en) | Method for controlling reversible ac-to-dc power converter | |
KR102366624B1 (en) | Switching function generation method and switching function generator of the 3-phase 4-leg inverter using the DPWM method with improved switching loss | |
Jarutus et al. | Novel modulation strategy based on generalized two-level PWM theory for nine-switch inverter with reduction of switching commutation | |
Kim et al. | Overmodulation strategy for a three-phase four-leg voltage source converter | |
Aurtenechea et al. | Predictive direct power control of MV-grid-connected two-level and, three-level npc converters: experimental results | |
Jang | Novel PWM techniques for two-leg, four-leg and three-leg two-phase inverters | |
Erfidan et al. | New software implementation of the space vector modulation | |
EP3285386B1 (en) | Matrix direct ac/ac converter | |
Kiatsookkanatorn et al. | Reduction of current and voltage distortions under overmodulation for matrix converters | |
Van Nho et al. | Generalized carrier PWM algorithms for multilevel inverters with unbalanced DC voltages | |
Kolmakov et al. | Application of hysteresis voltage control for three-level neutral point clamped voltage source inverter | |
EP4436019A1 (en) | Method and control circuit for operating a power converter arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030331 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050630 Patent event code: PE09021S01D |
|
E90F | Notification of reason for final refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20051216 Patent event code: PE09021S02D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060626 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060922 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20060925 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20090917 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20100702 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20100702 Start annual number: 5 End annual number: 5 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |