KR100627962B1 - 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 - Google Patents
이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100627962B1 KR100627962B1 KR1020040117515A KR20040117515A KR100627962B1 KR 100627962 B1 KR100627962 B1 KR 100627962B1 KR 1020040117515 A KR1020040117515 A KR 1020040117515A KR 20040117515 A KR20040117515 A KR 20040117515A KR 100627962 B1 KR100627962 B1 KR 100627962B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- gate electrode
- ldd
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 55
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 10
- 239000007943 implant Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
이중 LDD형 MOS 트랜지스터 및 그의 제조 방법을 개시한다. 본 방법은, 반도체 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 마스크로 하여 불순물을 이온 주입하고 열처리하여 제1 LDD 영역을 형성하는 단계, 상기 게이트 전극의 양 측벽에 제1 스페이서를 형성하는 단계, 상기 게이트 전극 및 제1 스페이서를 마스크로 하여 불순물을 이온 주입하고 열처리하여 제2 LDD 영역을 형성하는 단계, 상기 게이트 전극 및 상기 제1 스페이서의 양 측벽에 제2 스페이서를 형성하는 단계 및 상기 게이트 전극, 상기 제1 스페이서 및 상기 제2 스페이서를 마스크로 하여 불순물을 이온 주입하고 열처리하여 소스-드레인 확산 영역을 형성하는 단계;를 포함한다. 그리하여, MOS 트랜지스터 제조시 이중 LDD 구조를 형성함으로써 LDD 형성시 불순물이 게이트의 하부 영역으로 측면 확산되는 것을 보다 효과적으로 방지할 수 있다.
Description
도 1은 종래의 스페이서 및 LDD 구조를 갖는 MOS 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 2는 종래의 MOS 트랜지스터의 제조 방법에 의하는 경우 게이트 및 게이트 사이의 간격이 좁아서 소스/드레인 영역에 샐리사이드층을 형성할 때 발생하는 공간 부족 문제를 설명하기 위한 개요도이다.
도 3은 본 발명에 따른 이중 LDD형 MOS 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
본 발명은 MOS 트랜지스터 반도체 소자의 제조 기술에 관한 것으로서, 보다 자세하게는, 이중 LDD 구조를 갖는 MOS 트랜지스터 및 이를 제조하는 방법에 관한 것이다.
반도체 집적 회로의 제조에 있어서, 개발 초기에는 1 ~ 2 mm 크기의 실리콘 다이(die)에 한 개의 트랜지스터를 제작하였으나, 오늘날에는 20 mm ×20 mm 크기 위에 수백만 개의 단위 소자들을 집적하기에 이르렀다. 이러한 집적 회로를 제조하기 위하여 단위 트랜지스터의 크기를 최소 크기로 설계하게 되는데, 이를 구현하기 위하여 다양한 공정 기술들이 개발되고 있다.
집적 회로를 구성하는 단위 트랜지스터의 스케일 다운(Scale Down)에 따라 소스-드레인 확산 영역에서의 확산 정도가 높고 큰 곡률을 가지는 매우 얇은 접합의 기판이 요구된다. 이와 같이, 불순물의 농도 구배가 급격한 드레인-기판의 접합에서는 핫 캐리어(Hot Carrier)로 인한 임팩트 이온화(Impact Ionization) 현상이 유발된다. 이 문제를 해결하기 위하여 LDD(Lightly Doped Drain) 구조가 개발되었다. LDD 구조는 다결정 실리콘 게이트의 경계를 정한 뒤, N형 불순물 주입을 사용하여 채널의 연장을 확정 짓는 LDD 연장선을 형성함으로써 이루어진다.
한편, 트랜지스터의 게이트 전극 및 소스-드레인 확산 영역을 형성한 후에는 이를 외부와 전기적으로 연결하기 위하여 금속 배선과의 컨택(Contact)을 형성하게 되는데, 트랜지스터의 스케일 다운에 따라 형성된 얇은 다결정 실리콘 게이트 및 옅은 소스-드레인 확산 영역의 면저항은 모두 10 ~ 20 ohms/square 이하로 줄어들 수 없게 된다. 이 때문에 상호접속 매개체로서의 유용성이 크게 줄어들게 된다.
이러한 문제를 해결하고 상호 접속을 향상시키기 위한 방안으로서, 게이트 또는 소스-드레인 영역의 실리콘 위에 낮은 비저항값을 가지는 실리사이드(Silicide)를 형성하는 방법이 개발되었다. 특히, 트랜지스터의 게이트와 소스-드레인 영역 위에 실리사이드를 동시에 형성하는 공정을 샐리사이드(Salicide) 공정이라고 한다. 이러한 샐리사이드 공정을 통하여, 소스-드레인과 게이트 사이에 생겨날 수 있는 겹침으로 인한 기생 커패시턴스를 없앨 수 있고, 금속과 소스-드레인의 접촉 면적이 증가하여 접촉 저항 및 소스-드레인 내부 저항을 줄일 수 있다.
도 1을 참조하여, 종래 반도체 소자의 LDD 및 샐리사이드의 형성 방법을 설명하면 다음과 같다.
먼저, 트랜지스터가 형성되는 활성 영역에서, 기판(10) 위에 게이트 산화물(20) 및 다결정 실리콘(30)을 차례로 형성한 후, 포토리소그래피 및 에칭 공정에 의해 게이트 전극이 형성될 영역만 패터닝함으로써 도 1a와 같은 형태를 얻는다.
다음으로, 도 1a에서 형성된 다결정 실리콘 게이트(30)를 마스크로 하여 기판(10)과 반대 도전형을 갖는 저농도의 불순물을 저에너지로 이온 주입하고 열처리함으로써 LDD 영역(22a)을 형성한다.(도 1b 참조)
위와 같이 LDD 영역(22a)을 형성한 후에는, 기판(10)의 전면에 걸쳐 저압 화학 기상 증착법(LPCVD)으로 산화막을 형성한 후 게이트(30)의 측벽 부분의 산화막만을 남기고 식각하여 제거한다. 이렇게 게이트(30)의 측벽 부분에 남겨진 산화막은 스페이서(Spacer; 32)로서 후술하는 샐리사이드 공정에서 게이트 및 소스/드레인 확산 영역 사이의 단락을 방지하는 역할을 하게 된다. 도 1c에는 스페이서(32)가 형성된 상태를 도시하였다.
계속하여, 도 1d에서 보듯이, 다결정 실리콘 게이트(30) 및 스페이서(32)를 마스크로 하여 불순물을 이온 주입 및 열처리함으로써 고농도의 소스/드레인 확산 영역(22b)을 형성한다. 다음으로, 실리콘 또는 다결정 실리콘과 반응하여 샐리사이드를 형성하는 코발트(Co) 또는 티타늄(Ti) 등의 금속을 기판(10)의 전면에 증착한다. 그 후, 소결공정을 통해 다결정 실리콘 게이트의 상면 및 소스/드레인 확산 영역에서의 실리콘 기판 상면에서 샐리사이드층을 형성한 후, 반응하지 않은 금속을 선택적 에칭에 의해 제거한다. 이렇게 형성된 자기 정돈되는 실리사이드를 샐리사이드라고 한다. 도 1e에는 다결정 실리콘 게이트(30) 및 소스/드레인 확산 영역에 각각 샐리사이드층(24a, 24b)이 형성된 상태를 도시하였다.
그러나, 상술한 반도체 소자의 제조 방법에는 다음과 같은 문제점이 있다.
첫째, 회로의 집적도가 증가함에 따라 단위 트랜지스터 소자가 서로 인접하게 형성되는데, 이 때 트랜지스터의 게이트 전극이 서로 인접하게 배치됨에 따라 게이트 사이의 간격이 매우 좁아지게 된다. 따라서, 산화물 스페이서(32)가 형성된 게이트 사이의 소드/드레인 확산 영역의 노출 면적이 좁아지게 된다. 다시 말해서, 도 2에서 보듯이, 소스/드레인 확산 영역에서는 샐리사이드가 형성되는 면적이 매우 좁게 된다. 그리하여, 소스/드레인 확산 영역에서는 컨택을 형성할 여유 공간이 부족하게 되고 또한 샐리사이드가 잘 형성되지 않으므로 면저항이 증가하는 문제가 야기된다.
둘째, LDD 형성시 불순물의 측면 확산을 방지하기 위하여 옅은 접합을 형성해야 하는데, 트랜지스터 소자의 스케일 다운에 따라 게이트의 폭이 작게 설계되면 단채널 효과(Short Channel Effect)가 심각해진다. 다시 말해서, 게이트의 폭이 작아짐에 따라 LDD 영역의 깊이, 불순물의 농도 등을 제어하는 것이 어렵게 되고, 그리하여 게이트 측으로의 불순물의 측면 확산을 제어하는 것이 어렵게 된다. 따라서, 게이트와 드레인이 겹치는 영역이 발생하게 되고, 이렇게 게이트와 드레인의 중첩 영역이 증가하게 되면 그에 따라 저항 및 기생 커패시턴스의 크기가 증가하게 된다.
본 발명의 목적은, MOS 트랜지스터를 구현함에 있어서 이중 LDD 구조를 형성함으로써 LDD 형성시 불순물이 게이트의 하부 영역으로 측면 확산되는 것을 보다 효과적으로 방지할 수 있는 이중 LDD형 트랜지스터 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, 이중 LDD형 트랜지스터의 제조 시에 사용되는 제2 스페이서를 제거하여 설계상 허용되는 최대 크기의 게이트 폭을 확보할 수 있으며, 또한 게이트 및 소스/드레인 영역에 샐리사이드를 형성하기 위한 영역을 최대한 확보할 수 있는 이중 LDD형 트랜지스터의 제조 방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명에 따른 이중 LDD형 MOS 트랜지스터의 제조 방법은, 반도체 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 마스크로 하여 불순물을 이온 주입하고 열처리하여 제1 LDD 영역을 형성하는 단계, 상기 게이트 전극의 양 측벽에 제1 스페이서를 형성하는 단계, 상기 게이트 전극 및 제1 스페이서를 마스크로 하여 불순물을 이온 주입하고 열처리하여 제2 LDD 영 역을 형성하는 단계, 상기 게이트 전극 및 상기 제1 스페이서의 양 측벽에 제2 스페이서를 형성하는 단계 및 상기 게이트 전극, 상기 제1 스페이서 및 상기 제2 스페이서를 마스크로 하여 불순물을 이온 주입하고 열처리하여 소스-드레인 확산 영역을 형성하는 단계;를 포함한다. 여기서, 제1 스페이서는 실리콘 산화물로 형성되고, 제2 스페이서는 실리콘 질화물로 형성되는 것이 바람직하다.
또한, 본 발명에 따른 이중 LDD형 MOS 트랜지스터의 제조 방법은, 상기 소스-드레인 확산 영역을 형성한 후 상기 제2 스페이서를 선택적 에칭에 의해 제거하는 단계, 상기 반도체 기판 위에 샐리사이드용 금속을 형성하고 소결함으로써 상기 게이트 전극 위 및 상기 소스/드레인 확산 영역 위에 각각 샐리사이드층을 형성하는 단계;를 더 포함할 수 있다.
나아가, 본 발명은 상술한 이중 LDD형 MOS 트랜지스터의 제조 방법에 의하여 제조된 트랜지스터 소자로서, 제1 LDD 영역 및 제2 LDD 영역이 형성된 이중 LDD형 MOS 트랜지스터를 제공한다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 이중 LDD형 MOS 트랜지스터 및 그의 제조 방법을 바람직한 실시예를 예시하여 설명하기로 한다.
먼저, 트랜지스터가 형성되는 활성 영역에서, 기판(10) 상에 게이트 산화물(20) 및 다결정 실리콘(30)을 차례로 형성한 후 포토리소그래피 및 에칭 공정에 의해 게이트 전극을 형성한다. 이는 앞에서 설명한 도 1a와 같다.
다음으로, 다결정 실리콘 게이트(30)를 마스크로 하여 기판(10)과 반대 도전형을 갖는 저농도의 불순물을 저에너지로 이온 주입하고 열처리함으로써 제1 LDD 영역(40a)을 형성한다.(도 3a 참조) 여기서, 제1 LDD 영역을 형성하기 위한 이온 주입 및 열처리 공정을 포함하여 제1 LDD 임플란트 공정이라 칭한다. 제1 LDD 임플란트 공정은 저농도의 불순물 주입으로 게이트 영역과의 오버랩(Overlap)을 형성하기 위한 것이다.
위와 같이 제1 LDD 영역(40a)을 형성한 후에는, 기판(10)의 전면에 걸쳐 저압 화학 기상 증착법(LPCVD)으로 산화막을 형성한 후 게이트(30)의 측벽 부분의 산화막만을 남기고 식각하여 제거한다. 이렇게 게이트(30)의 측벽 부분에 남겨진 산화막은 제1 스페이서(Spacer; 32a)로서 후술하는 샐리사이드 공정에서 게이트 및 소스/드레인 확산 영역 사이의 단락을 방지하는 역할을 하게 된다. 제1 스페이서(32a)는 실리콘 산화물로 형성되는 것이 바람직하고, 게이트 및 소스/드레인 확산 영역 사이의 단락을 방지하기 위한 최소의 두께로 형성되는 것이 바람직하다. 이렇게 형성된 제1 스페이스(32a)를 도 3b에 나타내었다.
그 후, 도 3c에서 보듯이, 다결정 실리콘 게이트(30) 및 제1 스페이서(32a)를 마스크로 하여 불순물을 이온 주입 및 열처리하는 제2 LDD 임플란트 공정을 실시한다. 여기서, 제2 LDD 임플란트 공정은 앞에서 설명한 제1 LDD 임플란트 공정에서와 동일한 도전형의 불순물을 저농도의 이온 주입에 의해 실시한다. 다만, 제2 LDD 임플란트 공정에 의하여 충분한 깊이의 제2 LDD 영역(40b)을 형성한다. 종래에는 LDD 영역(도 1b 참조)의 형성시에 측면 확산을 고려하여 얕은 깊이의 LDD를 형성하여야 했지만, 본 발명에 의하면, 제1 LDD 임플란트 공정에 의하여 측면 확산의 경계가 확정되었으므로 충분한 깊이의 제2 LDD 영역(40b)을 형성하는 것이 가능하게 된다.
다음으로, 제1 LDD 영역(40a) 및 제2 LDD 영역(40b)를 형성한 후, 기판(10)의 전면에 실리콘 질화막을 증착한 후 포토리소그래피 및 에칭 공정을 통해 게이트(30) 및 제1 스페이서(32a)의 양측벽에 제2 스페이서(32b)를 형성한다.(도 3d 참조) 여기의 제2 스페이서(32b)는 소스/드레인 확산 영역을 이온 주입 공정에 의해 형성할 때 이온 주입에 대한 마스크로서 역할을 하게 된다. 즉, 도 3e에서 보듯이, 다결정 실리콘 게이트(30), 제1 스페이서(32a) 및 제2 스페이서(32b)를 마스크로 하여 불순물을 이온 주입 및 열처리함으로써 고농도의 소스/드레인 확산 영역(40c)을 형성한다.
소스/드레인 확산 영역(40c)을 형성한 후에는 게이트(30)의 측벽에 형성된 제2 스페이서(32b)를 선택적 에칭에 의해 제거한다.(도 3f 참조) 이는 소스/드레인 영역에 샐리사이드를 형성할 영역을 확보하기 위한 것으로서, 게이트 및 소스/드레인 확산 영역 사이의 단락은 제1 스페이서에 의해 충분히 억제할 수 있게 된다.
그 후, 도 3g에서 보듯이, 실리콘 또는 다결정 실리콘과 반응하여 샐리사이드를 형성하는 코발트(Co) 또는 티타늄(Ti) 등의 샐리사이드용 금속을 기판(10)의 전면에 증착하고, 소결 공정을 통해 다결정 실리콘 게이트의 상면 및 소스/드레인 확산 영역에서의 실리콘 기판 상면에서 샐리사이드층(24a, 24b)을 형성한 후, 반응하지 않은 금속을 선택적 에칭에 의해 제거한다. 여기서, 제2 스페이서(32b)가 차지하고 있던 영역을 점선으로 표시하였다. 도 2g를 통해 알 수 있듯이, 제 2 스페 이서(32b)가 점유하고 있던 영역을 제거함으로써 소스/드레인 영역에서의 샐리사이드 형성 영역을 충분히 확보할 수 있게 된다. 그리하여, 소스/드레인 영역에서의 저항을 줄일 수 있고 궁극적으로는 트랜지스터의 성능 향상을 꾀할 수 있다.
본 발명에 따르면, MOS 트랜지스터에 이중 LDD 구조를 형성함으로써 LDD 형성시 불순물이 게이트 하부 영역으로 측면 확산되는 것을 보다 효과적으로 방지할 수 있다. 즉, 제1 LDD 임플란트로 게이트와의 오버랩을 형성하고 제2 LDD 임플란트로 불순물의 측면 확산에 대한 염려없이 고농도의 깊은 LDD 연장(Extention)이 가능하다. 따라서, 소스/드레인 영역에서 포화 전류 증가, 단채널 효과 향상 및 기생 캐패시턴스 감소 등의 효과를 얻을 수 있으며, 집적 회로를 구성하는 트랜지스터 소자의 스케일 다운을 가속화할 수 있다.
또한, 본 발명의 이중 LDD형 MOS 트랜지스터의 제조 방법에 의하면, 비교적 얇게 형성된 제1 스페이서 및 비교적 두껍게 형성된 제2 스페이서를 사용하게 되는데, 나중에 형성한 제2 스페이서를 제거함으로써 게이트 및 게이트 사이의 확산 영역에서 샐리사이드를 형성하기 위한 여유 공간을 충분히 확보할 수 있다. 즉, 게이트의 측벽에 형성된 스페이서를 최소의 크기만을 남겨두고 제거함으로써, 트랜지스터 소자의 스케일 다운시에도 최대 폭의 게이트 전극을 형성할 수 있으므로 설계상의 자유도가 증가한다. 또한 게이트 및 게이트 사이에 보다 넓어진 샐리사이드 형성 영역을 확보하여 소스/드레인 영역에 샐리사이드층을 보다 안정적으로 형성할 수 있으므로 저항을 감소시킬 수 있고 궁극적으로는 트랜지스터 소자의 성능을 향 상시킬 수 있다.
지금까지 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로, 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
Claims (7)
- 반도체 기판 위에 게이트 전극을 형성하는 단계;상기 게이트 전극을 마스크로 하여 불순물을 이온 주입하고 열처리하여 제1 LDD 영역을 형성하는 단계;상기 게이트 전극의 양 측벽에 제1 스페이서를 형성하는 단계;상기 게이트 전극 및 제1 스페이서를 마스크로 하여 불순물을 이온 주입하고 열처리하여 제2 LDD 영역을 형성하는 단계;상기 게이트 전극 및 상기 제1 스페이서의 양 측벽에 제2 스페이서를 형성하는 단계;상기 게이트 전극, 상기 제1 스페이서 및 상기 제2 스페이서를 마스크로 하여 불순물을 이온 주입하고 열처리하여 소스-드레인 확산 영역을 형성하는 단계;상기 소스-드레인 확산 영역을 형성한 후 상기 제2 스페이서를 선택적 에칭에 의해 제거하는 단계; 및상기 반도체 기판 위에 샐리사이드용 금속을 형성하고 소결함으로써 상기 게이트 전극 위 및 상기 소스/드레인 확산 영역 위에 각각 샐리사이드층을 형성하는 단계;를 포함하는 것을 특징으로 하는 이중 LDD형 MOS 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 제1 스페이서는 실리콘 산화물로 형성된 것을 특징으로 하는 이중 LDD형 MOS 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 제2 스페이서는 실리콘 질화물로 형성된 것을 특징으로 하는 이중 LDD 형 MOS 트랜지스터의 제조 방법.
- 삭제
- 반도체 기판 위에 게이트 절연막을 개재하여 형성된 게이트 전극과,상기 기판 내부에 형성되되 상기 게이트 전극의 측벽을 따라 정렬된 제1 LDD 영역과,상기 게이트 전극의 양 측벽에 형성된 제1 스페이서와,상기 기판 내부에서 상기 제1 LDD 영역과 중첩되어 형성되되 상기 제1 스페이서의 가장자리를 따라 정렬된 제2 LDD 영역과,상기 기판 내부에서 상기 제1 LDD 영역 및 상기 제2 LDD 영역과 중첩되어 형성되되, 그 가장자리가 상기 제1 스페이서의 가장자리로부터 소정의 거리만큼 이격되어 형성된 소스 및 드레인 영역을 포함하는 것을 특징으로 하는 이중 LDD형 MOS 트랜지스터.
- 제5항에서,상기 소스 및 드레인 영역은, 상기 제1 스페이서의 외측벽에 제2 스페이서를 형성하고, 상기 게이트 전극, 상기 제1 스페이서 및 상기 제2 스페이서를 마스크로 사용하여 상기 기판 내부에 불순물을 주입함으로써 형성되고,상기 제2 스페이서는 상기 소스 및 드레인 영역의 형성 후에 제거된 것을 특징으로 하는 이중 LDD형 MOS 트랜지스터.
- 제5항에서,상기 제1 스페이서는 실리콘 산화물로 형성된 것을 특징으로 하는 이중 LDD형 MOS 트랜지스터.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117515A KR100627962B1 (ko) | 2004-12-30 | 2004-12-30 | 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 |
| US11/319,595 US7449387B2 (en) | 2004-12-30 | 2005-12-29 | MOS transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117515A KR100627962B1 (ko) | 2004-12-30 | 2004-12-30 | 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078921A KR20060078921A (ko) | 2006-07-05 |
| KR100627962B1 true KR100627962B1 (ko) | 2006-09-25 |
Family
ID=36639423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117515A Expired - Fee Related KR100627962B1 (ko) | 2004-12-30 | 2004-12-30 | 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7449387B2 (ko) |
| KR (1) | KR100627962B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897821B1 (ko) * | 2007-07-26 | 2009-05-18 | 주식회사 동부하이텍 | 반도체 소자 제조 방법 |
| US11018259B2 (en) * | 2015-12-17 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device comprising gate structure and doped gate spacer |
| EP3285286A1 (en) | 2016-08-17 | 2018-02-21 | Nxp B.V. | Semiconductor switch device |
| CN108305902B (zh) * | 2017-06-16 | 2019-04-16 | 长鑫存储技术有限公司 | 一种半导体晶体管结构 |
| US10580863B2 (en) * | 2017-10-10 | 2020-03-03 | Globalfoundries Inc. | Transistor element with reduced lateral electrical field |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187703A (ja) * | 1997-09-10 | 1999-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| KR100268871B1 (ko) * | 1997-09-26 | 2000-10-16 | 김영환 | 반도체소자의제조방법 |
| US20020155686A1 (en) * | 2001-04-24 | 2002-10-24 | Hung-Sui Lin | Fabrication method for suppressing a hot carrier effect and leakage currents of I/O devices |
| KR100364122B1 (en) * | 2001-04-24 | 2002-12-11 | Hynix Semiconductor Inc | Method for fabricating semiconductor device |
| DE10250902B4 (de) * | 2002-10-31 | 2009-06-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterbauteils |
| KR100908387B1 (ko) * | 2002-12-09 | 2009-07-20 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| US6939770B1 (en) * | 2003-07-11 | 2005-09-06 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor device having triple LDD structure and lower gate resistance formed with a single implant process |
-
2004
- 2004-12-30 KR KR1020040117515A patent/KR100627962B1/ko not_active Expired - Fee Related
-
2005
- 2005-12-29 US US11/319,595 patent/US7449387B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7449387B2 (en) | 2008-11-11 |
| US20060145253A1 (en) | 2006-07-06 |
| KR20060078921A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446043B2 (en) | Contact structure having silicide layers, semiconductor device employing the same, and methods of fabricating the contact structure and semiconductor device | |
| KR101438136B1 (ko) | 고전압 트랜지스터 | |
| JP4305610B2 (ja) | 半導体素子の製造方法 | |
| KR100506823B1 (ko) | 반도체 장치의 제조 방법 | |
| US7468303B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007042802A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4424887B2 (ja) | 半導体素子の製造方法 | |
| US6261912B1 (en) | Method of fabricating a transistor | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| US6982216B1 (en) | MOSFET having reduced parasitic resistance and method of forming same | |
| KR100627962B1 (ko) | 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 | |
| CN100435353C (zh) | Mos晶体管及其制造方法 | |
| US7416934B2 (en) | Semiconductor device | |
| KR20080006268A (ko) | 터널링 전계 효과 트랜지스터의 제조 방법 | |
| US6756638B2 (en) | MOSFET structure with reduced junction capacitance | |
| KR100707590B1 (ko) | 다중 엘디디형 모스 트랜지스터 및 그 제조 방법 | |
| KR100596927B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| JP2842842B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| KR100596926B1 (ko) | Ｍｏｓ 트랜지스터의 제조 방법 | |
| KR20020007848A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100596925B1 (ko) | 반도체 소자의 샐리사이드 형성 방법 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR100297325B1 (ko) | 반도체장치의 실리사이드 형성방법 | |
| KR100529618B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100900234B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20041230 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060323 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060913 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060918 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20060915 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090825 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100823 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110809 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |