KR100623550B1 - 박막형 전자원 및 박막형 전자원의 제조 방법 및 표시 장치 - Google Patents

Abstract

하부 전극(11)과, 상부 전극과, 상기 하부 전극(11)과 상기 상부 전극과의 사이에 설치되는 절연층을 갖는 박막형 전자원의 제조 방법으로서, 양극 산화법에 의해 상기 하부 전극(11) 표면에 양극 산화막을 형성하는 제1 공정과, 상기 제1 공정에서 형성한 양극 산화막의 표면측을 에칭에 의해 제거하는 제2 공정과, 상기 제2 공정 후에, 재차 양극 산화법에 의해 상기 하부 전극(11) 표면에, 양극 산화막을 형성하여, 상기 절연층을 형성하는 제3 공정을 포함한다. 이에 따라, 박막형 전자원에 있어서의 양극 산화막으로 구성되는 절연층의, 불순물의 량이 많은 절연층 외층(26)의 막 두께를 감소시키고, 전자 트랩량을 삭감시킬 수 있다.

상부 전극, 하부 전극, 전자 방출부, 피크 전류 밀도, 초기 전류

Description

박막형 전자원 및 박막형 전자원의 제조 방법 및 표시 장치{THIN-FILM ELECTRON SOURCE, PROCESS FOR MANUFACTURING THIN-FILM ELECTRON SOURCE, AND DISPLAY}

본 발명은, 박막형 전자원 및 박막형 전자원의 제조 방법 및 표시 장치에 관한 것으로, 특히 하부 전극-절연층-상부 전극의 3층 구조를 구비하고, 해당 절연층으로서 양극 산화막을 사용하는 박막형 전자원에 적용하기에 유효한 기술에 관한 것이다.

박막형 전자원이란, 예를 들면 상부 전극-절연층-하부 전극의 3층 박막 구조에서의 상부 전극과 하부 전극 사이에 전압을 인가하여, 상부 전극의 표면으로부터 진공 내로 전자를 방출시키는 것이다.

예를 들면, 금속-절연체-금속을 적층한 MIM(Metal-Insulator-Metal)형, 금속-절연체-반도체 전극을 적층한 MIS(Metal-Insulator-Semiconductor)형 등이 알려져 있다.

또, MIM 형의 박막 전자원에 대해서는, 예를 들면 특개평7-65710호에 기재되어 있다.

도 14는, 박막형 전자원의 동작 원리를 설명하기 위한 도면이다.

상부 전극(13)과 하부 전극(11) 사이에 구동 전압원으로부터 Vd의 구동 전압을 인가하여, 터널 절연층(12) 내의 전계를 1∼10MV/㎝ 정도로 하면, 하부 전극(11) 내의 페르미 준위 근방의 전자는 터널 현상에 의해 장벽을 통과하고, 터널 절연층(12), 상부 전극(13)의 전도대로 주입되어 열 전자로 된다.

이들 열 전자 중, 상부 전극(13)의 일함수 φ 이상의 에너지를 갖는 것은 진공(18) 내로 방출된다.

여기서, 상부 전극(13) 및 하부 전극(11)을 복수개 설치하고, 이들 복수개의 상부 전극과, 복수개의 하부 전극을 직교시켜, 박막 전원을 매트릭스 형상으로 형성하면, 임의의 장소로부터 전자선을 발생시킬 수 있으므로, 표시 장치의 전자원에 이용하거나, 전자원 묘화 장치의 전자원에 적용할 수 있다.

지금까지, 금(Au)-산화 알루미늄(Al₂O₃ ; 이하, 단순히 Al₂O₃이라고 칭함)-알루미늄(Al ; 이하, 단순히 Al이라고 칭함.) 구조의 MIM(Metal-Insulator-Metal) 구조 등으로부터 전자 방출이 관측되고 있다.

일반적으로, 박막형 전자원용의 고품질의 터널 절연층(12)으로서는 양극 산화막이 이용된다.

특히, Al 또는 Al 합금 등의 배리어형(무공질) 양극 산화막은 막 두께가 균일하여, 높은 내전압을 갖는 무결함의 절연층을 대면적으로 형성할 수 있다.

그 때문에, 표시 장치 등에 주로 응용되는 박막형 전자원의 절연층 형성법으로서는 가장 적합한 것이다.

그러나, 양극 산화막을 형성하기 위한 양극 산화법은, 전해액 내에서의 웨트 산화 프로세스이기 때문에, 전해액으로부터 불순물을 수취하기 쉽다고 하는 결점이 있다.

도 15는, 양극 산화막의 형성 과정을 모식적으로 나타내는 도면이다.

양극 산화는 전해액(21) 내에서 하부 전극(11)을 양극으로 하고, 백금(Pt) 등의 메쉬 전극(22)을 음극으로 하여, 화성 전압원(anodizing voltage source)으로부터 Vox의 화성 전압을 인가함으로써, 산화가 진행된다.

양극 산화 중에 하부 전극(11)의 Al과 터널 절연층(12)의 Al₂O₃ 계면에서는 전해액(21)으로부터 공급되는 산소 이온(O^2-)과 하부 전극 재료 Al이 반응함으로써 산화가 진행된다.

또한, 터널 절연층(12)의 Al₂O₃과 전해액(21)의 계면에서는 하부 전극(Al 전극 : 11)으로부터 공급되는 알루미늄 이온(Al³⁺)이 전해액(21)으로부터 공급되는 산소 이온(O^2-)과 반응함으로써 Al₂O₃이 성장한다.

이와 같이 터널 절연층(12)으로 되는 Al₂O₃막의 성장은 두개의 계면에서 발생하지만, 하부 전극(11)과 터널 절연층(12)과의 계면에서는 Al과 산소(O) 이외의 불순물이 없는 환경에서 성장하므로 비교적 순수한 Al₂O₃층이 성장하는데 비해, 터널 절연층(12)과 전해액(21)과의 계면에서는 전해액(21) 내의 전해질 음이온(24) 등이 Al₂O₃ 내로 수취되어, 불순물을 많이 포함하는 Al₂O₃막이 성장한다.

따라서, 터널 절연층(12)은 양극 산화 개시할 때의 표면 위치보다 내측의 불순물이 적은 절연층 내층(25)과, 외측의 불순물이 많은 절연층 외층(26)의 이중 구조로 된다.

그 막 두께 비율은, 양극 산화 중인 알루미늄 이온(Al³⁺)과 산소 이온(O^2-)의 수율, 및 화성액의 종류에 따라 결정된다.

타르타르산이나 시트르산 등의 암모늄염 등의 유기산 전해질과 에틸렌 글리콜 등의 비수계 용매를 이용하여 작성한 Al₂O₃ 배리어형 양극 산화막의 경우, 알루미늄 이온(Al³⁺)의 수율이 0.6, 산소 이온(O^2-)의 수율이 0.4이다.

따라서, 절연층 외층(26)의 막 두께 비율은 60%에 달하며, 이 절연층 외층(26)은 탄소를 불순물로서 포함하고 있다.

마찬가지로 배리어형 양극 산화막이 형성 가능한 붕산 암모늄 수용액을 화성액에 이용한 경우에는, 불순물은 붕소가 주가 되어, 알루미늄 이온(Al³⁺)의 수율이 0.4, 산소 이온(O^2-)의 수율이 0.6이다.

이 경우라도 절연층 외층(26)의 막 두께 비율은 40% 이다.

전해액으로서, 타르타르산 암모늄 수용액과 에틸렌글리콜의 혼합액을 이용하여, 양극 산화법에 의해 형성한 박막형 전자원의 터널 절연층의 조성 분석을 글로 방전 분광에 의해 측정한 결과를 도 16에 나타낸다.

터널 절연층 내의 불순물인 탄소량은 표면측 약 60%의 영역에서 많고, 터널 절연막 내에서 계단형으로 감소하며, 내측의 40%의 영역에서는 적다.

이와 같이, 상기된 터널 절연층(12)의 이중 구조가 조성의 깊이 방향 분석으로 분명히 나타내어져 있다.

이러한 박막형 전자원을 동작시켰을 때의 대역도를 도 17에 나타낸다.

하부 전극(11)으로부터 파울러-노드하임의 터널 현상으로 주입된 전자는 터널 절연층(12)의 전도대 내를 주행하여, 상부 전극(13)에 도달한다.

그 때, 절연층 외층(26) 내를 주행하지만, 절연층 외층(26)은 불순물을 많이 포함하는 막이므로, 구조 결함이 많아 전자 트랩(27)이 많다.

절연층 외층(26) 내에 트랩되는 전자가 많아지면, 도 17에 도시한 바와 같이, 터널 절연층(12) 내부의 전계 강도가 하부 전극(11)측에서 낮고, 상부 전극(13)측에서 높아진다.

이 경우, 터널 주입 전계는 완화되기 때문에 다이오드 전류가 감소하며, 따라서 방출 전류가 감소한다.

또한, 절연층 외층(26)과 상부 전극 계면 근방은 전계 강도가 국소적으로 강해지기 때문에, 터널 절연층(12)의 파괴 등으로 이어져 박막형 전자원의 신뢰성을 저하시킨다.

본 발명은, 상기 종래 기술의 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 박막형 전자원에 있어서 양극 산화법으로 형성되는 절연층의, 불순물이 많은 절연층 외층에서의 전자 트랩을 삭감하고, 방출 전류의 감소나, 신뢰성 의 저하를 방지할 수 있게 되는 기술을 제공하는 것에 있다.

또한, 본 발명의 다른 목적은 박막형 전자원의 제조 방법에 있어서, 양극 산화법으로 형성되는 절연층의, 불순물이 많은 절연층 외층의 비율을 저감시킬 수 있게 되는 기술을 제공하는 것에 있다.

또한, 본 발명의 다른 목적은 표시 장치에 있어서, 상기 박막형 전자원을 사용함으로써, 휘도 감소가 적고, 긴 수명을 도모할 수 있게 되는 기술을 제공하는 것에 있다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징은, 본 명세서의 기술(記述) 및 첨부 도면에 의해 밝힌다.

<발명의 개시>

상기된 바와 같이, 양극 산화막의 막 두께, 및 절연층 외층과 절연층 내층의 막 두께 비율은 인가하는 화성 전압과, 하부 전극 재료와 산소 이온의 수율, 화성액(anodizing electrolyte)의 종류로부터 구해진다.

본 발명자들은, 이 점에 주목하여 막 두께가 균일하고, 높은 내전압을 구비하며, 대면적의 무결함 절연층을 얻을 수 있는 양극 산화막의 특징을 유지하면서, 불순물이 많은 양극 산화막 내의 절연층 외층의 비율을 저감시키는 방법으로서, 양극 산화막 내의 불순물이 적은 절연층 내층의 비율을 높이는 것을 검토하였다.

그 결과, 하부 전극 표면에 양극 산화막으로 이루어지는 절연층을 형성할 때에, 하부 전극 표면의 양극 산화에 의해 형성하는 양극 산화막의 표면측을 에칭으로 제거(에치백 공정)한 후, 재차 양극 산화하는 공정을 적어도 1회 행하는 방법이 유효하다는 것을 알았다.

또한, 하부 전극 표면에 양극 산화에 의해 형성되는 양극 산화막을, 최초의 양극 산화 시에는 절연층의 최종 사양 막 두께보다 두껍게 형성하고, 그 후 양극 산화막의 표면측을 에칭으로 제거함으로써, 양극 산화막을 절연층의 최종 사양 막 두께보다 얇게 하고, 이어서 재차 양극 산화에 의해 최종 사양 막 두께의 양극 산화막으로 이루어지는 절연층을 형성하는 것이 특히 유효하다는 것을 알았다.

즉, 본 발명은 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극과의 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원으로서, 상기 절연층은 상기 상부 전극으로부터 상기 하부 전극을 향하여 농도가 계단형으로 감소하는 불순물을 포함하며, 상기 불순물이 계단형으로 감소하는 영역의 중심을 경계로 하여, 상기 절연층의 상기 상부 전극측을 절연층 외층, 상기 절연층의 상기 하부 전극측을 절연층 내층으로 할 때, 상기 절연층의 막 두께에서 차지하는 상기 절연층 외층의 막 두께 비율이 40%보다 적은 것을 특징으로 한다.

또한, 본 발명은 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극과의 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원으로서, 상기 상부 전극으로부터 상기 하부 전극으로 흐르는 초기 전류의 전류 밀도를 0.2A/㎠로 하여, 상기 전자 방출부의 상기 상부 전극과 상기 하부 전극과의 사이에 직류 정전압을 인가하는 시험을 행했을 때에, 2시간 후의 상기 상부 전극으로부터 상기 하부 전극으로 흐르는 전류가 상기 초기 전류의 50% 이상인 것을 특징으로 한다.

또한, 본 발명은 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극과의 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원으로서, 상기 상부 전극으로부터 상기 하부 전극으로 흐르는 초기 전류의 전류 밀도를 0.2A/㎠로 하여, 상기 전자 방출부의 상기 상부 전극과 상기 하부 전극과의 사이에 직류 정전압을 인가하는 시험을 행했을 때에, 2시간 후의 전류-구동 전압 특성의 고전압측에 대한 시프트량이 0.5V 이하인 것을 특징으로 한다.

또한, 본 발명은 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극과의 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원으로서, 상기 전자 방출부의 상기 상부 전극과 상기 하부 전극과의 사이에, 상기 상부 전극으로부터 상기 하부 전극으로 흐르는 전류의 피크 전류 밀도가 0.2A/㎠, 듀티비가 1/18.3인 펄스 전압을 인가하는 정전류 펄스 시험을 행했을 때에, 714시간 후(듀티비 1/256 환산으로 만시간 후)의 구동 전압의 상승치가 0.5V 이하인 것을 특징으로 한다.

또한, 본 발명은 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극과의 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원의 제조 방법으로서, 양극 산화법에 의해 상기 하부 전극 표면에 절연층을 형성할 때에, 양극 산화법에 의해 상기 하부 전극 표면에 양극 산화막을 형성하는 제1 공정과, 상기 제1 공정에서 형성한 양극 산화막의 표면측을 에칭에 의해 제거하는 제2 공정과, 상기 제2 공정 후에, 재차 양극 산화법에 의해 상기 하부 전극 표면에 양극 산화막을 형성하는 제3 공정을, 적어도 1회 행하는 것을 특징으로 한다.

또한, 본 발명은 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극과의 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원의 제조 방법으로서, 양극 산화법에 의해 상기 하부 전극 표면에 양극 산화막을 상기 절연층의 최종 사양 막 두께보다 두껍게 형성하는 제1 공정과, 상기 제1 공정에서 형성한 양극 산화막의 표면측을 에칭에 의해 제거하는 제2 공정과, 상기 제2 공정 후에, 재차 양극 산화법에 의해 상기 하부 전극 표면에, 상기 최종 사양 막 두께의 양극 산화막을 형성하여, 상기 절연층을 형성하는 제3 공정을 갖는 것을 특징으로 한다.

또한, 본 발명은 상기 제1 공정에서, 상기 양극 산화막을, 상기 최종 사양 막 두께의 2.5배보다 두껍게 형성하는 것을 특징으로 한다.

또한, 본 발명은 상기 하부 전극이 알루미늄 혹은 알루미늄 합금으로 구성되는 것을 특징으로 한다.

또한, 본 발명은 전자원 어레이를 갖는 제1 기판과, 프레임 부재와, 형광체 패턴을 갖는 제2 기판을 구비하며, 상기 제1 기판, 상기 프레임 부재 및 상기 제2 기판으로 둘러싸인 공간이 진공 분위기로 되는 표시 장치로서, 상기 제1 기판의 전자원 어레이는 상기 어느 한 박막형 전자원으로 구성되는 것을 특징으로 한다.

도 1은 본 발명의 실시 형태1의 박막형 전자원의 제조 방법을 설명하기 위한 도면이다.

도 2는 본 발명의 실시 형태1의 박막형 전자원의 제조 방법을 설명하기 위한 도면이다.

도 3은 본 실시의 형태에 있어서의, 양극 산화-에칭-재양극 산화 프로세스에 의해 작성된 터널 절연층의 막 구조의 변화를 나타내는 모식도이다.

도 4는 본 발명의 실시 형태의 에칭제를 이용한 경우의 절연층의 에칭 레이트를 측정한 그래프이다.

도 5는 본 발명의 실시 형태에서의, 재양극 산화의 화성 전압과 화성 시간의 관계를 나타내는 그래프이다.

도 6은 본 발명의 실시 형태의 박막형 전자원과, 종래의 박막형 전자원의 다 이오드 전류의 경시 변화를 비교한 그래프이다.

도 7은 본 발명의 실시 형태의 박막형 전자원과, 종래의 박막형 전자원의 전류-전압 특성의 변동을 비교한 그래프이다.

도 8은 본 발명의 실시 형태의 박막형 전자원과, 종래의 박막형 전자원을 정전류 펄스 구동했을 때의 구동 전압의 변동을 비교한 그래프이다.

도 9는 본 발명의 실시 형태2의 표시 장치의 박막형 전자원 어레이 기판의 개략 구성을 나타내는 도면이다.

도 10은 본 발명의 실시 형태2의 표시 장치의 형광 표시판의 개략 구성을 나타내는 도면이다.

도 11은 본 발명의 실시 형태2의 표시 장치의 개략 전체 구성을 나타내는 단면도이다.

도 12는 본 발명의 실시 형태2의 표시 장치에 구동 회로를 접속한 상태를 나타내는 도면이다.

도 13은 도 11에 나타내는 각 구동 회로로부터 출력되는 구동 전압의 파형을 나타내는 도면이다.

도 14는 박막형 전자원의 동작 원리를 나타내는 도면이다.

도 15는 양극 산화막의 형성 과정을 모식적으로 나타내는 도면이다.

도 16은 양극 산화법에 의해 형성한 종래의 박막형 전자원의 터널 절연층의 조성 분석을 글로 방전 분광에 의해 측정한 결과를 나타내는 그래프이다.

제17은 종래의 박막형 전자원을 동작시켰을 때의 대역도이다.

[실시예]

이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다.

또, 실시 형태를 설명하기 위한 전도에 있어서, 동일한 기능을 갖는 것은 동일한 부호를 붙여, 그 반복의 설명은 생략한다.

[실시 형태1]

본 발명의 실시 형태의 박막형 전자원은 Al 또는 Al 합금으로 이루어지는 하부 전극 표면을 양극 산화하여 형성하는 터널 절연층(12)을, 최초의 양극 산화 시에는 터널 절연층(12)의 최종 사양 막 두께보다 두껍게 형성한 후, 터널 절연층(12)의 표면측을 에칭으로 제거하고, 터널 절연층(12)을 사양 막 두께보다 박막화하고, 그 후 재차의 양극 산화에 의해 사양 막 두께의 터널 절연층(12)을 형성하는 것을 특징으로 한다.

이하, 도 1, 도 2를 이용하여, 본 실시의 형태의 박막형 전자원의 제조 방법에 대하여 설명한다.

또, 도 1, 도 2에서 좌측의 도면은 주요부 단면도, 우측의 도면은 평면도이다.

우선, 소다 유리 등의 절연성의 기판(10)을 준비하고, 이 기판(10) 위에 하부 전극용의 금속막을 형성한다.

하부 전극용의 재료로서는 Al이나 Al 합금을 이용한다.

여기서는, Al-네오디뮴(Nd ; 이하, 단순히 Nd라고 칭함) 합금을 이용하였다.

또한, 금속막의 형성에는 예를 들면, 스퍼터링법을 이용하여, 그 막 두께는 300㎚로 하였다.

금속막 형성 후, 도 1의 (a)에 도시된 바와 같이, 에칭에 의해 스트라이프 형상의 하부 전극(11)을 형성한다.

이어서, 도 1의 (b)에 도시된 바와 같이, 하부 전극(11) 위의 전자 방출부로 되는 부분을 레지스트막(20)으로 마스크하고, 화성액 내에서 하부 전극(11)을 양극으로 하여, 하부 전극(11) 위의 전자 방출부로 되는 부분 이외의 부분을 선택적으로 두껍게 양극 산화하고, 보호 절연층(14)을 형성한다.

이 때, 화성 전압을 100V라고 하면, 두께 약 136㎚의 보호 절연층(14)이 형성된다.

보호 절연층(14)을 형성한 후, 레지스트막(20)을 제거하고, 화성액 내에서 재차 하부 전극(11)을 양극으로 하여 양극 산화를 행하여, 도 1의 (c)에 도시된 바와 같이 하부 전극(11) 위에 양극 산화막을 형성한다.

이 양극 산화막은 알루미늄 이온(Al³⁺)의 수율(輸率)과 산소 이온(O^2-)의 수율(輸率)의 비로, 절연층 외층(26)과 절연층 내층(25)의 이중 구조로 된다.

여기서는, 화성액의 전해질로서, 3wt%의 타르타르산 암모늄 수용액과 에틸렌 글리콜의 혼합액을 이용하였다.

이 경우의, 알루미늄 이온(Al³⁺)의 수율(輸率)과 산소 이온(O^2-)의 수율(輸率)의 비는 약 0.6 : 0.4이므로, 막 두께비로 약 60%가 절연층 외층(26)으로 되며, 40%가 절연층 내층(25)으로 된다.

그래서, 처음에 형성하는 양극 산화막의 두께를, 최종적인 박막형 전자원의 터널 절연층(12) 두께의 2.5배로 설정한다.

양극 산화막의 막 두께는 화성 전압에 비례하므로, 막 두께는 정확하게 설정할 수 있다.

이와 같이 함으로써, 초기 막 두께를 최종 막 두께의 2.5배 이상으로 해 두면, 최종 사양의 절연막 두께를 절연층 내층(25)만으로 확보할 수 있어 특히 바람직하다.

물론, 2.5배 이상으로 하지 않아도, 본 발명의 제조 방법을 사용하면 절연층 외층(26)의 비율이 종래보다 저하하는 것은 분명하다.

여기서는, 산화 전압을 15V로 하고, 약 25㎚의 양극 산화막을 형성하였다.

즉, 절연층 내층(25)이 10㎚, 절연층 외층(26)이 15㎚이다.
이어서, 처음에 형성한 양극 산화막의 표면을 에칭하는 에치백 공정을 행한다.

에칭은 웨트 에칭, 혹은 드라이 에칭에 의해 행할 수 있지만, 특히 알칼리 수용액에 의한 에칭은 저속이며 균일성이 높다.

예를 들면, 인산염이나 규산염 등의 알칼리 수용액 혹은 암모니아와 과산화수소수의 혼합 수용액이나 유기 알칼리 수용액을 이용할 수 있다.

이 경우, 도 4에 도시된 바와 같이, pH11∼13.5 정도 범위의 조정에 의해 에칭 레이트를 초저 레이트 0.1∼1㎚/min 사이에서 자유롭게 제어할 수 있고, 또한 에칭의 막 두께의 편차가 1㎚ 정도의 매우 균일한 에칭을 할 수 있다.

따라서, 박막형 전자원의 얇은 절연층(양극 산화막)의 에칭에는 최적이다.

또한, 에칭제에 인산염, 규산염을 이용하는 경우, 인산 이온, 규산 이온이 양극 산화막 표면의 내수성을 향상시키는 효과가 있기 때문에, 절연층의 막질이 더 향상된다.

여기서는, pH13의 인산 수소이나트륨(disodium hydrogen phosphate), 규산나트륨의 혼합 알칼리 수용액을 이용하였다.

이 에칭에 의해, 처음에 형성한 양극 산화막 내의 절연층 외층(26)을 포함하는 층을 제거하고, 절연층 내층(25)을 남기도록 에칭한다.

절연층 외층(26)의 두께는 화성 전압과 수율로부터 이미 알고 있듯이, 에칭 시간을 제어함으로써 절연층 내층(25)을 남기고, 절연층 외층(26)을 제거할 수 있다.

본 실시의 형태의 에칭제를 이용하면 매우 균일한 에칭이 가능하지만, 그래도 에칭에 의해 약 1㎚ 정도의 막 두께의 편차, 및 입계나 이물 등에 기인하는 국소적인 핀홀이 발생한다.

그 때문에, 에칭 처리만 행한 절연층의 신뢰성은 낮다.

그래서, 도 2의 (a)에 도시된 바와 같이 에칭에 의해 생긴 절연층 내층(25)의 막 두께 변동과, 국소적인 결함의 수복을 목적으로 재차 양극 산화를 행하여, 터널 절연층(12)을 형성한다.

이 때의 화성 전압과 산화 시간의 관계를 도 5에 나타낸다.

이 도 5로부터 알 수 있듯이, 화성 전압의 초기치는 약 4.5V로 되었다.

처음에는 국소적인 핀홀과 막 두께의 편차가 적은 곳만이 산화되므로, 화성 전압이 약 5.5V까지 빠르게 상승한다.

막 두께 변동이 해소된 후에는 통상의 양극 산화와 동일한 산화 속도가 된다.

여기서는, 최종적인 화성 전압을 6V로 하고, 터널 절연층(12)의 막 두께를 약 10㎚로 하였다.

도 3은, 본 실시의 형태에서의, 양극 산화-에칭-재양극 산화 프로세스에 의해 작성된 터널 절연층(12)의 막 구조의 변화를 나타내는 모식도이다.

재양극 산화에 의해 추가 성장시킨 양극 산화막의 막 두께는 화성 전압으로 하여 1.5V분, 약 2㎚이다.

재양극 산화시에도 성장하는 양극 산화막은 알루미늄 이온(A1³⁺)의 수율과 산소 이온(O^2-)의 수율의 비 0.6 : 0.4에 따라, 절연층 내층(25)의 양측으로 분할되기 때문에, 불순물을 많이 포함하는 절연층 외층(26)의 막 두께는 약 1.2㎚이다.

종래의 1회의 양극 산화만으로 작성한 박막형 전자원의 경우, 10㎚의 절연층을 형성하면 6㎚은 불순물이 많은 절연층 외층(26)을 갖고 있었다.

따라서, 본 실시의 형태에서는 터널 절연층(12)의 절연층 외층(26)의 막 두께를 1/5로 저감시킬 수 있는 것을 나타내고 있다.

즉, 종래의 박막형 전자원의 제조 방법으로는 절연층 외층 비율이 낮은 붕산암모늄 수용액을 이용한 경우라도, 터널 절연층(12)의 막 두께에서 차지하는 절연층 외층(26)의 막 두께 비율이 40% 이상인데 비해, 본 실시의 형태의 방법을 이용 하면 절연층 외층(26)의 막 두께 비율을 40%보다 훨씬 적게 할 수 있다.

또, 본 실시의 형태에서는, 에칭 및 재 양극 산화는 1회씩 행했지만 복수회 반복할 수도 있다.

이어서, 상부 전극(13)에 대한 급전선으로 되는 상부 전극 버스 라인 하층용의 금속막과, 상부 전극 버스 라인 상층용의 금속막을 스퍼터링법으로 형성한다.

여기서는, 버스 전극 버스 라인 하층(15)의 재료로서 텅스텐(W)을, 버스 전극 버스 라인 상층(16)의 재료로서 예를 들면 Al-Nd 합금을 이용하였다.

이어서, 도 2의 (b)에 도시된 바와 같이, 에칭에 의해 원하는 형상의 상부 전극 버스 라인 하층(15)과, 상부 전극 버스 라인 상층(16)을 형성한다.

여기서, 상부 전극 버스 라인 하층(15)의 텅스텐(W)이, 상부 전극(13)과의 전기적 접촉을 상부 전극 버스 라인 상층(16)의 Al-Nd 합금이 급전을 주로 담당한다.

마지막으로, 도 2의 (c)에 도시된 바와 같이 상부 전극용의 금속막을 형성하고 가공하여, 상부 전극(13)을 형성한다.

상부 전극(13)으로는, 예를 들면 이리듐(Ir), 백금(Pt), 금(Au)의 적층막을 이용하여, 스퍼터법으로 형성하였다.

여기서, 상부 전극(13)의 막 두께는 3㎚로 하였다.

도 6은 종래의 박막형 전자원과 본 실시의 형태의 박막형 전자원을 정전압 직류 구동했을 때의 다이오드 전류(상부 전극(13)으로부터 하부 전극(11)으로 흐르는 전류)의 경시 변화를 비교한 그래프이다.

시험 조건은 직류(DC) 전압을 인가하고, 초기 다이오드 전류의 전류 밀도가 0.2A/㎠이다.

또, 이 전류 밀도는 본 실시의 형태의 전자 방출부의 면적에서는 15㎂에 상당한다.

종래의 박막형 전자원에서는 2시간 시험 후, 다이오드 전류가 초기치의 5% 정도로 대폭 저감하고 있다.

이에 비해, 본 실시의 형태의 박막형 전자원에서는, 다이오드 전류가 초기치의 50% 정도로 감소량이 작다.

도 7은, 도 6의 시험 개시 전과 시험 후의 다이오드 전류-구동 전압 특성(IV 특성)의 변동을 측정한 그래프이다.

도 7의 (a)에 도시된 바와 같이, 종래의 박막형 전자원에서는 IV 특성의 고전압측에 대한 시프트량이 커서, 약 1V 시프트하고 있으며, 대량의 전자 트랩이 발생하는 것을 알 수 있다.

이에 대하여, 도 7의 (b)에 도시된 바와 같이 본 실시의 형태의 박막형 전자원의 IV 특성의 변동은 작고, 0.1∼0.2V의 시프트량밖에 없어서, 전자 트랩이 적은 것을 알 수 있다.

이상의 결과로부터, 본 실시의 형태의 제조 방법은 불순물을 많이 포함하는 절연층 외층(26)의 막 두께를 대폭 저감시켜, 전자 트랩 밀도를 감소시키고, 방출 전류의 감소가 적은 박막형 전자원을 얻는데 효과가 있다는 것을 알 수 있다.

도 8은, 종래의 박막형 전자원과, 본 실시의 형태의 박막형 전자원을 정전류 의 펄스 구동에 의해 동작시켰을 때의 구동 전압의 경시 변화를 플롯한 그래프이다.

다이오드 전류 밀도는 피크 전류 밀도로 0.2A/㎠(평균 전류 밀도 11㎃/㎠)로 시험하였다.

펄스 파형은 표시 장치에서의 사용을 상정한 16.7㎳ 주기, 듀티비를 1/18.3으로 하였다.

실제 표시 장치에 있어서, 주사선 수를 512개(상하 분할 구동으로 256개)로 하면, 본 시험은 표시 장치에 이용하는 펄스의 듀티비 1/256의 14배의 가속 시험이다.

도 8의 횡축의 시험 시간은 그 환산 시간(측정 시간 ×14)으로 표시하고 있다.

도 8에서 알 수 있듯이, 종래의 박막형 전자원은 전자 트랩의 증가 때문에, 정전류를 유지하기 위한 구동 전압이 겨우 20시간 정도에서 0.8V나 상승하여, 소자 파괴에 이르게 된다.

이에 대해, 본 실시의 형태의 박막형 전자원에서는 전자 트랩이 적기 때문에, 714시간(듀티비 1/256 환산으로 만시간)의 구동에서도 구동 전압 상승이 0.35V로 억제될 수 있다.

실제의 표시 장치에서, 구동 회로에서 전압 상승분을 보정할 수 있으며, 또한 박막형 전자원의 신뢰성을 손상시키지 않기 위해서는 이 전압 상승은 0.5V이하인 것이 바람직하다.

따라서, 본 실시의 형태의 제조 방법을 이용하면, 박막형 전자원을 이용하여 실용적인 표시 장치 수명 만시간을 달성할 수 있게 된다.

[실시 형태2]

도 9는, 본 발명의 실시의 형태2의 표시 장치의 박막형 전자원 어레이 기판의 개략 구성을 나타내는 도면이다.

도 9의 (a)는, 본 실시의 형태의 박막형 전자원 어레이 기판의 평면도이고, 도 9의 (b)는, 도 9의 (a)에 나타내는 A-A'선을 따라 자른 단면 구조, 및 도 9의 (c)는 도 9의 (a)에 나타내는 B-B' 선을 따라 자른 단면 구조를 나타내는 주요부 단면도이다.

본 실시의 형태의 박막형 전자원 어레이 기판은, 상기 설명한 수순에 따라 기판(10) 위에 박막형 전자원이 매트릭스 형상으로 형성되어 구성된다.

또, 도 9에서는 3개의 하부 전극(11)과 3개의 상부 전극 버스 라인(17)으로 이루어지는 (3 × 3) 도트의 박막형 전자원 매트릭스를 도시하고 있지만, 실제로는 표시 도트 수에 대응한 수의 박막형 전자원 매트릭스를 형성한다.

또한, 실제로는 상부 전극 버스 라인은 상부 전극 버스 라인 상층(15)과, 상부 전극 버스 라인 하층(16)과의 적층 구조이지만, 도 9에서는 상부 전극 버스 라인(17)으로서 통합하여 도시하고 있다.

도 10은, 본 발명의 실시 형태의 표시 장치의 형광 표시판의 개략 구성을 나타내는 도면이다.

도 10의 (a)는, 본 실시의 형태의 형광 표시판의 평면도이고, 도 10의 (b) 는, 도 10의 (a)에 나타내는 A-A'선을 따라 자른 단면 구조, 및 도 10의 (c)는, 도 10의 (a)에 나타내는 B-B'선을 따라 자른 단면 구조를 나타내는 주요부 단면도이다.

본 실시의 형태의 형광 표시판은 소다 유리 등의 기판(110)에 형성되는 블랙 매트릭스(120)와, 이 블랙 매트릭스(120)의 홈 내에 형성되는 적(R)·녹(G)·청(B)의 형광체(111∼113)와, 이들 위에 형성되는 메탈백막(114)으로 구성된다.

이하, 본 실시의 형태의 형광 표시판의 작성 방법에 대하여 설명한다.

우선, 표시 장치의 콘트라스트를 상승시킬 목적으로, 기판(110) 위에 블랙 매트릭스(120)를 형성한다.

블랙 매트릭스(120)는 폴리비닐 알콜(PVA ; 이하, 단순히 PVA라고 칭함.)과 중크롬산암모늄을 혼합한 용액을 기판(110)에 도포하고, 블랙 매트릭스(120)를 형성하고 싶은 부분 이외에 자외선을 조사하여 감광시킨 후, 미감광 부분을 제거하고, 거기에 흑연 분말을 녹인 용액을 도포하여, PVA를 리프트 오프함으로써 형성한다.

이어서, 이하의 방법에 의해 적색 형광체(111)를 형성한다.

적색 형광체 입자에 PVA와 중크롬산암모늄을 혼합한 수용액을 기판(110) 상에 도포한 후, 형광체를 형성하는 부분에 자외선을 조사하여 감광시킨 후, 미감광 부분을 유수로 제거한다.

이와 같이 함으로써, 적색 형광체(111)를 패턴화한다.

또, 형광체 패턴은 도 10에 나타내는 스트라이프 형상의 패턴이지만, 이 스 트라이프 패턴은 일례로서, 그 외에도 디스플레이의 설계에 따라 예를 들면 근접하는 4 도트로 일 화소를 구성시킨 「RGBG」패턴이라도 물론 상관없다.

동일한 방법에 의해, 녹색 형광체(112)와 청색 형광체(113)를 형성한다.

여기서, 형광체로서 예를 들면 적색 형광체(111)는 Y₂O₂S : Eu(P22-R), 녹색 형광체(112)는 ZnS : Cu, Al(P22-G), 청색 형광체(113)는 ZnS : Ag(P22-B)를 이용하면 된다.

이어서, 니트로셀룰로오스 등의 막으로 필름화한 후, 기판(110) 전체에 Al을 막 두께 75㎚ 정도 증착하여 메탈백막(114)으로 한다.

이 메탈백막(114)이 가속 전극으로서 기능한다.

그 후, 기판(110)을 대기 중에서 400℃정도로 가열하여 필름화막이나 PVA 등의 유기물을 가열 분해한다.

이와 같이 하여, 형광 표시판이 완성된다.

도 11은, 본 발명의 실시 형태2의 표시 장치의 개략 전체 구성을 나타내는 단면도이다.

또, 도 11의 (a)는 도 9의 (a)에 나타내는 B-B'선을 따라 자른 단면 구조이고, 도 11의 (b)는, 도 9의 (a)에 나타내는 A-A'선을 따라 자른 단면 구조를 나타내는 주요부 단면도이다.

도 11에 도시된 바와 같이, 상기 수순에 의해 제작된 박막형 전자원 어레이 기판과, 형광 표시판과, 프레임 부재(116)를, 스페이서(30)를 통해 조립 후 프레임 부재(116)를 프릿 유리(115)를 이용하여 밀봉 부착한다.

박막형 전자원 어레이 기판과 형광 표시판 사이의 거리는 1∼3㎜ 정도가 되도록 스페이서(30)의 높이를 설정한다.

또, 도 11에서는 적(R)·녹(G)·청(B)으로 발광하는 도트마다, 즉 하부 전극 3열씩 스페이서(30)의 지주를 설치하고 있지만, 기계 강도를 견딜 수 있는 범위에서 지주의 수(밀도)를 저감시켜도 상관없다.

여기서, 스페이서(30)는 두께 1∼3㎜ 정도의 유리나 세라믹스 등의 절연판에, 예를 들면 샌드 블러스트법등으로 원하는 형상의 구멍을 가공하여 형성한다.

혹은, 판형 또는 기둥형의 유리제(또는 세라믹스제)의 지주를 열거하여 배치하여 스페이서(30)로 해도 좋다.

밀봉 부착한 패널은 10^-7Torr 정도의 진공으로 배기하여, 밀봉한다.

밀봉한 후, 게터(getter)를 활성화하여, 표시 장치 내의 진공을 유지한다.

예를 들면, 바륨(Ba)을 주성분으로 하는 게터 재료의 경우, 고주파 유도 가열에 의해 게터막을 형성할 수 있다.

이와 같이 함으로써, 본 실시의 형태의 표시 장치가 완성된다.

본 실시의 형태의 표시 장치에서는 박막형 전자원 어레이 기판과 형광 표시판 사이의 거리가 1∼3㎜ 정도로 길므로, 메탈백막(114)에 인가하는 가속 전압을 3∼6㎸로 고전압으로 할 수 있다.

따라서, 상기된 바와 같이 형광체에는 음극선관(CRT)용의 형광체를 사용할 수 있다.

본 실시의 형태에서는 상기 실시 형태1의 박막형 전자원 매트릭스 구조를 이용함으로써, 전자 트랩이 적기 때문에, 다이오드 전류, 방출 전류의 감소가 적어, 긴 수명의 박막형 전자원을 작성할 수 있기 때문에, 휘도 감소가 적고 신뢰성이 높은 표시 장치를 제공할 수 있다.

도 12는 본 실시의 형태의 표시 장치에, 구동 회로를 접속한 상태를 나타내는 모식도이다.

하부 전극(11)은 하부 전극 구동 회로(40)로 구동되고, 상부 전극 버스 라인(17)은 상부 전극 구동 회로(50)로 구동된다.

여기서, 각 구동 회로(40, 50)와, 박막형 전자원 어레이 기판과의 접속은 예를 들면, 테이프 캐리어 패키지를 이방성 도전막으로 압착한 것이나, 각 구동 회로(40, 50)를 구성하는 반도체 칩을, 박막형 전자원 어레이 기판의 기판(예를 들면, 유리) 위에 직접 실장하는 칩 온 글라스 등에 의해 행한다.

메탈백막(114)에는 가속 전압원(60)으로부터 3∼6㎸정도의 가속 전압을 항상 인가한다.

도 13은, 도 12에 나타내는 각 구동 회로로부터 출력되는 구동 전압의 파형의 일례를 나타내는 타이밍차트이다.

여기서, m 번째의 하부 전극(11)을 Km, n 번째의 상부 전극 버스 라인(17)을 Cn, m 번째의 하부 전극(11)과, n 번째의 상부 전극 버스 라인(17)과의 교점을 (m, n)으로 나타내기로 한다.

시각 t0에서는 어느 한 전극도 구동 전압이 제로이므로 전자는 방출되지 않고, 따라서 형광체는 발광하지 않는다.

시각 t1에서, K1의 하부 전극(11)에 하부 전극 구동 회로(40)로부터 (-V1)되는 구동 전압을, (C1, C2)의 상부 전극 버스 라인(17)에 상부 전극 구동 회로(50)로부터 (+V2)되는 구동 전압을 인가한다.

교점(1, 1), (1, 2)의 하부 전극(11)과 상부 전극(13) 사이에는 (V1+V2)되는 전압이 인가되므로, (V1+V2)의 전압을 전자 방출 개시 전압 이상으로 설정해 두면, 이 두개의 교점의 박막형 전자원으로부터는 전자가 진공 중에 방출된다.

방출된 전자는 메탈백막(114)에 인가되는 가속 전압원(60)으로부터의 가속 전압에 의해 가속된 후, 형광체(111∼113)에 입사하여, 발광시킨다.

시각 t2에서, K2의 하부 전극(11)에, 하부 전극 구동 회로(40)로부터 (-V1)되는 구동 전압을 인가하고, C1의 상부 전극 버스 라인(17)에 상부 전극 구동 회로(50)로부터 (+V2)되는 구동 전압을 인가하면, 마찬가지로 교점(2, 1)이 점등한다.

이와 같이 함으로써, 상부 전극 버스 라인(17)에 인가하는 신호를 바꿈으로써 원하는 화상 또는 정보를 표시할 수 있다.

또한, 상부 전극 버스 라인(17)에 인가하는 구동 전압(+V2)의 크기를 적절하게 바꿈으로써, 계조가 있는 화상을 표시할 수 있다.

또, 터널 절연층(12) 내에 축적되는 전하를 개방하기 위한 반전 전압의 인가는, 여기서는 하부 전극(11) 모두에, 하부 전극 구동 회로(40)로부터 (-V1)의 구동 전압을 인가한 후, 모든 하부 전극(11)에 하부 전극 구동 회로(40)로부터 (+V3)의 구동 전압을, 모든 상부 전극 버스 라인(17)에, 상부 전극 구동 회로(50)로부터 (-V3')의 구동 전압을 인가함으로써 행하였다.

이 경우에, (V3+V3')의 전압이 (V1+V2)의 전압과 동일해지도록 한다.

이상, 본 발명자에 의해 이루어진 발명을, 상기 실시 형태에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않은 범위에서 여러가지 변경 가능하다.

본원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 하기와 같다.

(1) 본 발명의 박막형 전자원에 따르면, 양극 산화막에서 형성되는 절연층의, 불순물의 량이 많은 절연층 외층의 막 두께를 감소시키고, 전자 트랩량을 삭감할 수 있으므로, 방출 전류의 감소나, 신뢰성의 저하를 방지할 수 있게 된다.

(2) 본 발명의 표시 장치에 따르면, 본 발명의 박막형 전자원 매트릭스 구조를 이용함으로써, 전자 트랩이 적기 때문에, 다이오드 전류, 방출 전류의 감소가 적어, 긴 수명의 박막형 전자원을 작성할 수 있기 때문에, 휘도 감소를 적게 하고, 또한 신뢰성을 향상시킬 수 있게 된다.

Claims (19)

1. 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원에 있어서,

   상기 절연층은, 상기 상부 전극으로부터 상기 하부 전극을 향하여 농도가 계단형으로 감소하는 불순물을 포함하며,

   상기 불순물이 계단형으로 감소하는 영역의 중심을 경계로 하여, 상기 절연층의 상기 상부 전극측을 절연층 외층, 상기 절연층의 상기 하부 전극측을 절연층 내층으로 할 때, 상기 절연층의 막 두께에서 차지하는 상기 절연층 외층의 막 두께 비율이 40%보다 적은 것을 특징으로 하는 박막형 전자원.
2. 삭제
3. 삭제
4. 삭제
5. 제1항에 있어서,

   상기 하부 전극은, 알루미늄 혹은 알루미늄 합금을 포함하는 것을 특징으로 하는 박막형 전자원.
6. 제1항에 있어서,

   상기 전자 방출부가 매트릭스 형상으로 배치되어 있는 것을 특징으로 하는 박막형 전자원.
7. 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극과의 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원의 제조 방법에 있어서,

   양극 산화법에 의해 상기 하부 전극 표면에 절연층을 형성할 때에, 양극 산화법에 의해 상기 하부 전극 표면에 양극 산화막을 형성하는 제1 공정과,

   상기 제1 공정에서 형성한 양극 산화막의 표면측을 에칭에 의해 제거하는 제2 공정과,

   상기 제2 공정 후에, 재차 양극 산화법에 의해 상기 하부 전극 표면에 양극 산화막을 형성하는 제3 공정을, 적어도 1회 행하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
8. 하부 전극과, 상부 전극과, 상기 하부 전극과 상기 상부 전극과의 사이에 설치되어 상기 하부 전극의 양극 산화막으로 구성되는 절연층의 3층 박막 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자 방출부를 갖는 박막형 전자원의 제조 방법에 있어서,

   양극 산화법에 의해 상기 하부 전극 표면에, 양극 산화막을 상기 절연층의 최종 사양 막 두께보다 두껍게 형성하는 제1 공정과,

   상기 제1 공정에서 형성한 양극 산화막의 표면측을 에칭에 의해 제거하는 제2 공정과,

   상기 제2 공정 후에, 재차 양극 산화법에 의해 상기 하부 전극 표면에, 상기 최종 사양 막 두께의 양극 산화막을 형성하여, 상기 절연층을 형성하는 제3 공정을 갖는 것을 특징으로 하는 박막형 전자원의 제조 방법.
9. 제8항에 있어서,

   상기 제1 공정에서, 상기 양극 산화막을, 상기 최종 사양 막 두께의 2.5배보다 두껍게 형성하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
10. 제7항 내지 제9항 중 어느 한 항에 있어서,

    상기 하부 전극은 알루미늄 혹은 알루미늄 합금을 포함하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
11. 제7항 내지 제9항 중 어느 한 항에 있어서,

    상기 제2 공정에서의 에칭에서, 에칭제로서 알칼리 수용액을 이용하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
12. 제11항에 있어서,

    상기 에칭제로서, pH가 11∼13.5의 알칼리 수용액을 이용하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
13. 제11항에 있어서,

    상기 에칭제로서, 인산염, 규산염 중 적어도 한쪽을 포함하는 알칼리 수용액을 이용하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
14. 전자원 어레이를 갖는 제1 기판과,

    프레임 부재와,

    형광체 패턴을 갖는 제2 기판을 구비하고, 상기 제1 기판, 상기 프레임 부재 및 상기 제2 기판으로 둘러싸인 공간이 진공 분위기로 되는 표시 장치에 있어서,

    상기 제1 기판의 전자원 어레이는, 제6항의 박막형 전자원을 포함하는 것을 특징으로 하는 표시 장치.
15. 제10항에 있어서,

    상기 제2 공정에서의 에칭에서, 에칭제로서 알칼리 수용액을 이용하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
16. 제15항에 있어서,

    상기 에칭제로서, pH가 11∼13.5의 알칼리 수용액을 이용하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
17. 제12항에 있어서,

    상기 에칭제로서, 인산염, 규산염 중 적어도 한쪽을 포함하는 알칼리 수용액을 이용하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
18. 제15항에 있어서,

    상기 에칭제로서, 인산염, 규산염 중 적어도 한쪽을 포함하는 알칼리 수용액을 이용하는 것을 특징으로 하는 박막형 전자원의 제조 방법.
19. 제16항에 있어서,

    상기 에칭제로서, 인산염, 규산염 중 적어도 한쪽을 포함하는 알칼리 수용액을 이용하는 것을 특징으로 하는 박막형 전자원의 제조 방법.

Images