KR100621304B1 - 단일전자 스핀제어 나노소자 - Google Patents

Abstract

본 발명은 단일전자의 스핀을 제어할 수 있는 나노소자에 관한 것으로, 이와 같은 목적을 달성하기 위한 본 발명의 제조방법은 반도체 소자간의 전기적 격리를 더욱 강화시키기 위해서 실리콘과 실리콘 사이에 유전체(SiO2) 층을 만들어 놓은 SOI(SOI: Silicon On Insulator)기판의 위층 실리콘층에 소오스, 드레인과 수십 나노 미터이하 선폭의 전도 채널 및 이에 수직방향으로 수십 나노미터 간격으로 떨어져있는 측면게이트를 형성하는 단계와, 양자점을 제외한 나머지 부분을 도핑하는 단계, 이후 게이트 산화막을 형성하는 단계, 상층게이트 물질인 폴리실리콘층을 적층하는 단계, 이후 양자점의 전기적 포텐샬을 독립적으로 조절하는 상층게이트를 형성하고 도핑하는 단계, 층간 산화막을 형성하는 단계와 전도채널에 이차원 전자개스층을 유발하는 제어게이트를 형성하는 단계 및 통상적인 금속화 공정을 포함하여 이루어진 것이다.

SOI, 나노소자, 양자점, Spin, Spintronics, SET, 단전자 트랜지스터

Description

단일전자 스핀제어 나노소자 {Single Electron Spin Controllable Nanodevice}

도 1은 본 발명에 의한 단일전자 스핀제어 나노소자 전체의 개략도를 나타내 보인 사시도 이며,

도 2는 본 발명에 의한 단일전자 스핀제어 나노소자의 측면게이트의 작동시 양자점이 형성되어지는 부분을 개념적으로 나타낸 사시도 이고,

도 3은 본 발명에 의한 단일전자 스핀제어 나노소자의 상층제어게이트가 완성되어진 사시도이다.

도면의 주요 부분에 대한 부호의 설명

1: 실리콘 기판

2: 실리콘 산화막

3: 소오스

4: 드레인

5: 전도채널

6: 측면게이트

7: 양자점1

8: 양자점2

9: 게이트산화막

10: 상층게이트1

11: 상층게이트2

12: 층간절연막

13: 제어게이트

최근 들어, 자성체-도체-자성체의 구조에서 양쪽 자성체의 자화방향에 따라서 가운데 도체의 전기저항이 변하는 거대자기저항(Giant Magneto Resistance)현상을 이용한 자기 다층막 구조가 하드디스크 드라이브에 사용되는 자기저항 헤드나, 자기(磁氣)를 이용해서 0과1을 표시하므로 저장되어진 정보가 자기를 떼어도 유지될 수 있는, MRAM(Magnetoresistive Random Access Memory)같은 고속 정보 처리가 요구되는 디바이스에 응용이 활발하게 진행되고 있다. 이러한 디바이스들은 전기도체의 저항이 주변자기장에 따라 변화하는 자기저항효과(magneto resistance effect)현상을 이용하고 있으며, 자기장을 가해준 후와 이전의 도체의 저항변화 비율을 자기저항비(Magneto Resistance Ratio)라고 한다. 이 거대 자기저항현상은 다층막 또는 granular 구조를 가진 재료에서 스핀 의존 산란 의해 발생된다고 이해되고 있다. 거대자기저항(GMR) 재료는 구조에 따라 스핀 밸브구조, 인공 초격자 구조, granular, 터널형 자기 저항 구조로 나눌 있다. 인공 초격자 구조나 granular 구조의 경우는 자기 저항비는 크지만 포화자계가 커서 실용화하기에는 더 연구가 필요하다. 스핀밸브 구조의 경우 포화자계가 작아서 재생헤드로 적용이 가능하지만 memory 재료로 사용하기에는 자기저항비가 작다. 이와는 다른 형태의 자기저항 현상을 La1/3Ca2/3MnO3 와 같은 망간계에서 볼 수 있는데, 이를 초거대자기저항(Colossal Magnetoresistance, CMR)이라 부른다. CMR 현상은 수백％ 이상의 높은 자기 저항비를 보이지만 포화자장이 매우 크고 온도의존성이 큰 단점을 보이고 있다. 한편, 이전의 자성체-도체-자성체의 구조와는 달리 자성체-부도체-자성체의 구조를 가지며, 양자역학의 터널링 전류가 FM박막의 자화방향에 영향을 받는 효과를 TMR(Tunneling Magneto-Resistance, TMR)효과라고 하며, 그 응용가능 분야는 GMR과 비슷하나 GMR보다 더 큰 자기저항비를 가지므로 최근들어 더욱 주목받고 있는 분야이다. 이러한 터널형 자기저항. TMR 현상은 GMR의 발견보다 앞선 1975년 Julliere에 의해 발견되어 연구되었지만 상온 자기 저항비를 나타내지 못하다가 1995년 Moodera가 열 진공증착 방법으로 제작한 CoFe/Al2O3/Co 구조의 터널접합에서 18％의 상온 자기저항을 발표하였으며 절연층 형성시 처음으로 플라즈마 산화법을 사용하였다. 비슷한 시기에 Miyazaki[7]는 Fe/Al2O3/Fe 구조에서 Al을 대기중에서 산화시켜 18％의 자기저항을 얻었으며, 이들의 발표이후 여러 연구자들에 의해 터널자기저항 현상이 연구되어오고 있다.

위와 같은 강자성체 및 최근 시도되고 있는 magnetic semiconductor의 적용에 의한 저온 내지는 상온 저항비는 현재 고밀도 하드디스크 드라이브나 MRAM등의 성공적인 상업화내지는 최종개발단계에까지 이르고 있으나, 이러한 적용은 본질적으로 CMOS 공정에 부가적이거나 추가적인 공정 및 장비의 개발이라는 어려운 점이 있다.

이에 대해 본 출원에서는 상기한 강자성체등 기존의 CMOS공정에 새로운 강자성체 물질의 적용을 통한 스핀전도도 천이현상에 의존하지 않고, 실리콘 전도영역이 단전자 소자의 영역만큼 국소화(양자점, Quantum Dot)될 때 나타나는 전자의 양자화 현상과 개개 전자의 스핀분극의 제어를 통해 종래와 구조적, 개념적인 면에서 획기적으로 다른 새로운 단일전자 스핀을 제어 할 수 있는 나노 스케일 소자의 작 동방법을 제시한다.

본 발명은 상기와 같은 기술적 요구에 대응하고 대용량, 저 전력, 초고집적의 단일전자 스핀제어 나노소자를 개발하기 위해서는 다음과 같은 기술적 성취가 필수적이다. CMOS공정과 전자빔 리소그래피법을 응용, 수십 나노미터폭 의 전도채널 양쪽측면으로 수십 나노미터 간격과 수직방향의 측면게이트를 형성시키는 공정과, 양자점1 과 양자점2 내부의 전자들의 스핀을 독립적으로 조절하기 위해 요구되어지는 상층게이트를 전자빔 리소그래피법을 적용 계산되어진 적절한 간격으로 양자점과 이격시켜 형성하는 공정 과 전도채널에 국소적으로 형성될 양자점을 제외한 나머지 측면게이트 및 소오스 드레인을 선택적으로 도핑하는 적절한 매개변수 및 공정이 필수적으로 요구되어진다.

본 발명의 단일전자스핀제어 나노소자는 SOI(Silicon on Insulator)기판 위에 형성되며 본 소자의 구조는 실리콘 기판(1)위 실리콘 이중산화막(2) 위의 위층 실리콘층에 소오스(3) 및 드레인(4)이 수십 나노 넓이의 전도채널(5)로 연결되어 있으며, 동일 평면상에 전도채널과 수직방향으로 측면게이트(6)에 인가된 음의 전기적 척력으로 전도채널에 양자점(7,8)이 형성되어지며, 이후 게이트 산화막(9)이 적층되어있으며, 2개 양자점의 전기적 포텐샬을 독립적으로 조절하는 상층게이트(10,11)가 양자점과 적절한 간격으로 위치하고, 이후 층간절연막(12)이 적층되며, 마지막으로 전도채널에 이차원 전자 개스층을 유발하는 제어게이트(13) 가 형성되면, 본 발명의 목적인 단일전자 스핀제어 나노소자의 완성이 이루어진다.

본 발명의 단일전자스핀제어 나노소자의 제조방법을 첨부된 도면을 참조하여 보다 자세히 설명하면 다음과 같다.

SOI 기판에서 단일전자스핀제어 나노소자 제작 시 사용되는 부분은 적절한 두께의 위층실리콘으로서,

먼저 전자선 직접 묘화(electron-beam direct writing)법으로 소오스(3), 드레인(4) 및 수 내지 수십 나노 넓이의 전도채널(5)에 대해 수십 나노 간격, 수직방향의 측면게이트(6)를 패터닝한 후,

반응성 이온 식각(RIE)을 이용해 나머지 위층실리콘을 모두 제거한다(도2).

이후 양자점(7,8)이 형성될 전도채널 중앙부분을 제외한 나머지 위층실리콘층을 도핑하기위해 네거티브 전자빔 레지스트 및 리소그래피법으로 전도채널 중앙부분을 패터닝 및 현상하여 도핑마스크로 사용, 적절한 매개 변수에 의한 도핑공정을 실시한다(도2),

이후 절적한 두께 수 나노미터의 게이트 산화막(9) 적층공정을 실시한다,

상기공정 후 상층게이트(10,11)를 형성하게 될 폴리실리콘층을 적절한 두께수 나노미터로 적층한 다음, 전자빔 리소그래피법을 사용하여 상층게이트를 양자점과 적절한 간격에 위치시키며 동시에 패터닝한다, (도3)

이후 RIE공정을 시행하여 상층게이트 이외의 나머지 폴리실리콘층을 제거한다,

상기공정 후 통상적인 도핑공정을 실시하여 상층게이트(10,11)의 금속화 공 정을 완료한 후,

층간절연막(12)을 적절한 방법으로 적층한 후,

제어게이트(13)를 포토리소그래피법을 이용, 2개의 양자점을 덮을 만큼 충분한 크기로 패터닝한 후, 기타 적절한 방법에 의한 식각공정 및 금속화 공정을 실시한다, 이후 통상적 CMOS공정이 이루어지면 본 단일전자 스핀제어 나노소자의 완성이 이루어진다.(도1)

본 단일전자 스핀제어 나노소자의 공정 및 작동의 특성은 통상적인 CMOS공정에 준하며, 전자 하나 하나의 스핀을 의도된바 제어할 수 있으며 따라서 드레인 으로 나가는 전자의 스핀을 의도된바 필터링 할 수 있는 동작 특성을 보인다. 이는 현재까지의 스핀트로닉스의 기반이 되는 거대 자기저항(Giant Magneto Resistance) 현상에 의한 전자들의 스핀일치에 의한 전도도의 변화에 기반을 두는 것이 아니라, 매우 국소화된 양자점의 에너지 준위에 있어서의 전자의 스핀의존채움 현상을 이용함으로써 가능해진다. 이는 또한 강자성 물질의 도입 및 별도공정이 요구되지 않아 기존의 CMOS공정을 그대로 활용할 수 있다는 장점이 크게 부각된다고 할 수 있다. 아울러 본 단일전자 스핀제어 나노소자는 기본 소자의 단위가 전자 한개 이므로 향후 차세대 초고집적 저전력 소자로 각광받을 것으로 예상되는 단전자트랜지스터의 장점을 그대로 활용할 뿐만 아니라 본 소자의 기능만으로도 현재의 2진번 연산에 전자의 스핀 블락케이트를 활용, 3진법 연산이 가능하게 되며, 또한 본소자의 구조를 필요한 요구에 따라 여러 가지로 구조를 변경 및 활용할 수 있다는 점에서 매우 큰 가치를 지니고 있다.

Claims (7)

1. 본 출원의 단일전자 스핀제어 나노소자의 물질로서는, SOI기판 위에 형성되며, 소자의 구조는 실리콘 기판 위 실리콘 이중산화막층 위의 위층 실리콘층에 소오스 및 드레인이 수십 나노 넓이의 전도채널로 연결되어 있으며 또한, 동일 평면상에 전도채널과 수직방향으로 측면게이트에 인가된 음의 전기적 척력으로 전도채널에 양자점이 형성되어지며, 이후 게이트 산화막이 적층되어있으며, 2개 양자점의 전기적 전위차를 독립적으로 조절하는 상층게이트가 양자점과 수십 나노미터 이하 간격으로 위치하고, 이후 층간 절연막이 적층되며, 마지막으로 전도채널에 이차원 전자개스층을 유발하는 제어게이트가 형성된 단일전자 스핀제어 나노소자.
2. 제 1항에 있어서, 단일전자 스핀제어 트랜지스터 제작을 위한 수내지 수십 나노미터 폭의 전도 채널로 연결된 소오스와 드레인 및 측면게이트를 위층 실리콘에 극미세 패턴을 이용하여 한정하는 단계:

   극미세 패턴을 식각하여 위층 실리콘에 액티브 영역 및 측면게이트를 형성하는 단계:

   기판 전면에 게이트 산화막을 형성하는 단계:

   기판에 수십 나노미터 두께의 폴리실리콘층의 적층 후, 전자빔 리소그래피법 및 건식식각을 실시하여 상층게이트를 형성하는 단계

   기판 전면에 모든 가능한 형태의 층간 절연막을 형성하는 단계:

   기판 전면에 제어 게이트로 사용될 물질을 적층 후 패터닝 하는 단계를 포함하는 것을 특징으로 하는 단일전자 스핀제어 나노소자.
3. 제 2항에 있어서, 공정에 의해 완성된 소자의 작동특성 중,

   전도채널의 양자점 형성 방식이 측면게이트에 인가된 음의 전기적 전위에 의거함을 특징으로 하는 단일전자 스핀제어 나노소자.
4. 제 2항에 있어서, 공정에 의해 완성된 소자의 작동특성 중,

   각각의 양자점 내부의 전자 스핀상태를 인접한 상층게이트의 전기적 전위에 의해 제어 가능한 것을 특징으로 하는 단일전자 스핀제어 나노소자.
5. 청구항 4의 작동특성에 있어서,

   각각의 상층게이트를 통해 양자점 1, 2의 전자 각각의 스핀 상태를 조절함으로써 소오스쪽 전자의 원하는 스핀상태여부에 따라 양자점의 통과 또는 스핀봉쇄 시키는 것을 특징으로 하는 단일전자 스핀제어 나노소자.
6. 청구항 5에 있어서,

   단일전자에 대한 스핀상태 조절과 필터링이 가능케 하는 물질에 있어서, 강자성체를 적용하지 않고, 실리콘만으로 이를 가능케 하는, 모든 가능한 형태를 포함하는 것을 특징으로 하는 단일전자 스핀제어 나노소자.
7. 청구항 1에 있어서,

   극미세 패턴이라 함은, 전자빔 직접 묘화법 및 자기조립법 또는 기타 가능한 모든 방법을 포함하는 것을 특징으로 하는 단일전자 스핀제어 나노소자.

Images