KR100620651B1 - 반도체 소자의 미세패턴 제조방법 - Google Patents
반도체 소자의 미세패턴 제조방법 Download PDFInfo
- Publication number
- KR100620651B1 KR100620651B1 KR1020000034599A KR20000034599A KR100620651B1 KR 100620651 B1 KR100620651 B1 KR 100620651B1 KR 1020000034599 A KR1020000034599 A KR 1020000034599A KR 20000034599 A KR20000034599 A KR 20000034599A KR 100620651 B1 KR100620651 B1 KR 100620651B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- manufacturing
- fine pattern
- photosensitive film
- development process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 71
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 48
- 239000012298 atmosphere Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 7
- 239000011737 fluorine Substances 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 13
- 238000006884 silylation reaction Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical group C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 claims description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- JOOMLFKONHCLCJ-UHFFFAOYSA-N N-(trimethylsilyl)diethylamine Chemical compound CCN(CC)[Si](C)(C)C JOOMLFKONHCLCJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 2
- 125000002147 dimethylamino group Chemical group [H]C([H])([H])N(*)C([H])([H])[H] 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- VBYLGQXERITIBP-UHFFFAOYSA-N n-[dimethylamino(methyl)silyl]-n-methylmethanamine Chemical compound CN(C)[SiH](C)N(C)C VBYLGQXERITIBP-UHFFFAOYSA-N 0.000 claims description 2
- KAHVZNKZQFSBFW-UHFFFAOYSA-N n-methyl-n-trimethylsilylmethanamine Chemical compound CN(C)[Si](C)(C)C KAHVZNKZQFSBFW-UHFFFAOYSA-N 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000005452 bending Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 33
- 230000018109 developmental process Effects 0.000 description 19
- 230000002776 aggregation Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 125000001181 organosilyl group Chemical group [SiH3]* 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
- G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Organic Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 미세패턴 제조방법에 관한 것으로, 특히 감광막패턴을 형성하기 위한 건식현상공정을 2차에 걸쳐 실시하되, 마지막 단계의 건식현상공정을 불소분위기가스와 O2혼합가스로 실시하여 감광막패턴의 표면이 소수성을 갖도록 형성함으로써 후속공정시 반도체기판을 대기 중으로 노출시키는 경우 감광막패턴에 수분이 응집되어 감광막패턴이 구부러지거나 휘어지는 현상을 방지하고, 그로 인하여 0.10㎛ 이하의 미세패턴 형성을 가능하게 하고, 해상도 및 초점심도를 향상시켜 증가시켜 소자의 재현성을 향상시키는 기술이다.
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 미세패턴을 나타내는 사진.
도 2a 내지 도 2d 는 본 발명에 따른 반도체 소자의 미세패턴 제조방법을 도시한 단면도.
도 3 은 본 발명에 따라 형성된 감광막패턴의 사진.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 피식각층 20a : 감광막
20b : 감광막패턴 30 : 실릴레이션된 부분
40 : SiOx막 50 : 보호막
60 : 노광마스크
본 발명은 반도체 소자의 미세패턴 제조방법에 관한 것으로, 특히 감광막패 턴을 형성하기 위한 건식 식각 공정 시 감광막패턴이 쓰러지는 현상을 방지하는 기술에 관한 것이다.
최근, 반도체 장치의 초고집적화 추세는 미세패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 특히 감광막패턴의 형성공정은 반도체 장치의 제조공정에 있어서 매우 중요한 공정이다. 또한, 반도체 소자의 집적도가 증가할수록 캐패시터의 형성공정과 리소그래피의 기술은 고집적 메모리소자 실현의 관건이 되었다.
더구나, 반도체 소자가 기가(Giga)급 이상으로 초고집적화된 메모리 소자에는 저장전극 하부의 박막을 제조하기 위한 감광막 마스크의 형성 시 후속공정을 고려해야 한다.
감광막패턴의 쓰러짐 현상은 크게 두 가지 현상으로 나타나는데, 그 첫 번째는 감광막패턴과 반도체기판 간의 접착력(adhesion)이 약하여 감광막패턴이 반도체기판으로부터 떨어져 나가는 것(peeling)이고, 두 번째는 감광막패턴 자체가 물리적으로 단단하지 못하여 패턴이 휘어지거나 부러지는 것이다.
상기와 같은 감광막패턴의 쓰러짐 현상은 반도체소자의 집적도가 높아질수록 더욱 증가된다. 이는 감광막패턴의 종횡비(aspect ratio)가 커질수록 감광막패턴 간의 간격이 좁아지기 때문이다.
또한, 습식 현상 공정(wet development process)은 먼저 현상액을 이용하여 감광막을 처리하고, 초순수(deionized water)로 세척한 다음, 웨이퍼를 고속으로 회전시키는 스핀 드라이(spin dry)방법으로 건조시키는 단계로 진행되는데, 상기 건조공정이 시작되는 순간에 감광막패턴의 쓰러짐 현상이 발생하게 된다.
이때, 상기 감광막패턴의 쓰러짐 현상은 패턴 간에 채워져 있던 초순수가 스핀 드라이 공정이 시작되면서 갑자기 증발하는 순간에 패턴과 패턴 사이의 간격의 중심부 쪽으로 인력이 작용하기 때문이며, 그 결과 감광막패턴 중에서 인력을 견디지 못한 경우 쓰러지게 된다.
그리고, 감광막패턴 사이에 간격이 중심부 쪽으로 거리와 압력의 크기는 초순수의 표면장력과 감광막패턴의 종횡비에 비례하고, 감광막패턴 사이에서 초순순의 표면에 형성되는 곡면의 반지름에 반비례한다.
건식 현상 공정은 습식 현상 공정에 비하여 감광막패턴의 쓰러짐 현상 측면에서 유리하다. 왜냐하면, 습식 현상 공정에서 감광막패턴의 쓰러짐이 발생되는 종횡비에서도 건식 현상 공정에서는 감광막패턴의 쓰러짐 현상이 발생하지 않기 때문이다. 하지만, 종횡비가 높아짐에 따라서 건식 현상 공정에서도 감광막패턴의 쓰러짐 현상이 발견되었다.
또한, 상기 건식 현상 공정에서는 감광막패턴이 떨어져 나가는 현상보다는 주로 감광막패턴이 구부러지거나 휘어지는 양상으로 나타났다. 이는 건식 현상 공정에서는 건식 현상 공정이 진행된 후에 대기 중으로 웨이퍼가 노출될 때에 대기 중의 수분이 감광막패턴의 표면에 응집되고, 이로 인하여 감광막패턴이 휘어지게 되는 문제점이 발생하게 된다.
도 1a 내지 도 1c 는 종래의 반도체 소자의 미세패턴을 나타내는 사진으로서, 도 1a 및 도 1b 는 반도체 기판 상에 형성된 감광막패턴이 고정되지 못하여 구부러지거나 부러진 상태를 나타내고, 도 1c 는 반도체 기판과 감광막패턴 사이의 접착력이 단단치 못하여 감광막패턴이 상기 반도체 기판에 무너진 상태를 나타낸다.
상기와 같이 습식현상공정으로 감광막패턴을 형성하는 것보다 건식현상공정으로 감광막패턴을 형성하는 경우가 감광막패턴의 쓰러짐 현상에 대하여 유리하지만, 건식현상공정시 웨이퍼를 대기 중으로 노출시키는 경우 대기중의 수분이 감광막패턴의 응집되는 것도 감광막패턴을 구부러뜨리는 문제점이 된다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로, 건식현상공정으로 감광막패턴을 형성하는 경우 상기 건식현상공정을 2단계에 걸쳐 실시하되, 마지막 단계에서 불소분위기의 가스 및 O2가스의 혼합가스로 건식현상하여 감광막패턴의 표면에 소수성을 갖는 보호막을 형성하여 웨이퍼를 대기 중으로 노출시킬 때 대기 중의 수분이 감광막패턴의 표면에 응집되는 것을 방지하여 감광막패턴의 재현성을 향상시키는 반도체 소자의 미세패턴 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따르면,
반도체 기판 상부에 피식각층을 형성하는 공정과,
상기 피식각층의 표면을 HMDS(hexamethyldisilazane)용액으로 기상 처리하는 공정과,
상기 피식각층 상부에 실릴레이션용 감광막을 도포하고, 소프트베이크공정을 실시하여 상기 감광막 내의 용제를 증발시키는 공정과,
상기 감광막을 패턴으로 예정되는 부분을 노출시키는 노광마스크를 사용하여 노광시키는 공정과,
상기 노광된 감광막을 프리 실릴레이션 베이크한 후 실릴레이션 에이젼트를 이용하여 상기 감광막의 노광된 부분을 실릴레이션시키는 공정과,
상기 감광막을 O2플라즈마를 이용하여 1차 건식현상공정을 실시한 후, 불소분위기가스와 산소가스의 혼합가스를 이용하여 2차 건식현상공정을 실시하여 감광막패턴을 형성하되, 상기 감강막패턴의 표면에 소수성을 갖도록 보호막을 형성하는 공정을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명에 대하여 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명에 따른 반도체 소자의 미세패턴 제조방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨) 상부에 피식각층(10)을 형성한다.
다음, 상기 피식각층(10)의 표면을 에이치.엠.디.에스(hexamethyldisilazane 이하, HMDS)으로 기상처리하여 후속공정으로 형성될 감광막과의 접착력을 증진시킨다.
그 다음, 상기 피식각층(10) 상부에 실릴레이션용 감광막(20a)을 2000 ∼ 12000Å 두께로 도포한다.
다음, 소프트베이크공정을 실시하여 상기 실릴레이션용 감광막(20a) 내의 용제를 증발시킨다. 상기 소프트베이크공정은 80 ∼ 250℃의 온도에서 10 ∼ 300초간 실시하되, 바람직하게는 120℃의 온도에서 90초간 실시한다.
다음, 상기 실릴레이션용 감광막(20a)을 패턴으로 예정되는 부분을 노출시키는 노광마스크(60)를 이용하여 노광시킨다. 이때, 상기 노광공정은 I-라인, KrF, ArF, 157㎚, EUV, X-선 및 E-빔으로 이루어지는 군에서 임의로 선택되는 하나의 노광기를 이용하여 실시된다.
다음, 상기 노광된 실릴레이션용 감광막(20a)을 프리 실릴레이션 베이크(pre silylation bake)하되, 상기 프리 실릴레이션 베이크공정은 70 ∼ 200℃의 온도에서 60 ∼ 350초간 실시한다.
그 다음, 실릴레이션 에이젼트(silylation agent)를 이용하여 상기 실릴레이션용 감광막(20a)의 노광된 부분을 실릴레이션시킨다. 이때, 상기 실릴레이공정은 120℃의 온도에서 210초간 실시하고, 상기 실릴레이션 에이젼트는 TMDS (1,1,3,3-tetramethyl disilazane), TMSDMA (n,n-dimethylamine-trimethylsilane), TMSDEA (n,n-diethylaminotrimethyl-amine), B[DMA]DS (bis(dimethylamino)dimthylsilane) 및 B[DMA]MS (bis(dimethylamino)methylsilane)으로 이루어지는 군에서 임의로 선택되는 하나가 사용된다.
다음, 건식현상공정을 실시하여 감광막패턴(20b)을 형성하되, 2차에 걸친 건식현상공정을 실시하되, 상기 건식현상공정은 Lam TCP 9400SE 장비를 사용하여 실시한다.
먼저, O2 또는 SO2/O2 혼합가스로 상기 실릴레이션용 감광막(20a)을 1차 건식현상한다. 이때, 상기 1차 건식현상공정은 -50 ∼ 10℃의 온도 및 1 ∼ 50mtorr의 압력 하에서 50 ∼ 2000W의 상부전극 파워, 10 ∼ 500W의 하부전극 파워 및 10 ∼ 150W의 바이어스를 인가하여 실시한다.
상기 1차 건식현상공정을 실시한 후 전 공정에서 실릴레이션된 부분(30)이 실리콘산화막(40)으로 된다.
다음, 상기 2차 건식현상공정은 C2F6/O2 또는 CF4/O2 의 불소분위기가스를 이용하여 실시하되, 상기 2차 건식현상공정은 -50 ∼ 10℃의 온도 및 1 ∼ 5-mtorr의 압력 하에서 50 ∼ 2000W의 상부전극 파워, 10 ∼ 500W의 하부전극 파워 및 10 ∼ 150W의 바이어스를 인가하여 3 ∼ 7초간 실시한다.
상기 2차 건식현상공정을 실시한 후 감광막패턴(20b)의 표면에 보호막(50)이 형성된다. 상기 보호막(50)은 소수성의 산화막(SiOx)으로 후속공정에서 반도체기판을 대기 중으로 노출시키는 경우 상기 감광막패턴(20b)의 표면에 수분이 응집되는 것을 방지한다.
도 3 은 상기와 같은 방법으로 형성된 감광막패턴의 사진으로서, 감광막패턴이 구부러지거나 쓰러짐 없이 형성된 것을 나타낸다.
상기한 바와 같이 본 발명에 따르면, 감광막패턴을 형성하기 위한 건식현상공정을 2차에 걸쳐 실시하되, 마지막 단계의 건식현상공정을 불소분위기가스와 O2혼 합가스로 실시하여 감광막패턴의 표면이 소수성을 갖도록 형성함으로써 후속공정시 반도체기판을 대기 중으로 노출시키는 경우 감광막패턴에 수분이 응집되어 감광막패턴이 구부러지거나 휘어지는 현상을 방지하고, 그로 인하여 0.10㎛ 이하의 미세패턴 형성을 가능하게 하고, 해상도 및 초점심도를 증가시켜 소자의 재현성을 향상시키는 효과가 있다.
Claims (10)
- 반도체 기판 상부에 피식각층을 형성하는 공정과,상기 피식각층의 표면을 HMDS(hexamethyldisilazane)용액으로 기상 처리하는 공정과,상기 피식각층 상부에 실릴레이션용 감광막을 도포하고, 소프트베이크공정을 실시하여 상기 감광막 내의 용제를 증발시키는 공정과,상기 감광막을 패턴으로 예정되는 부분을 노출시키는 노광마스크를 사용하여 노광시키는 공정과,상기 노광된 감광막을 프리 실릴레이션 베이크한 후 실릴레이션 에이젼트를 이용하여 상기 감광막의 노광된 부분을 실릴레이션시키는 공정과,상기 감광막을 O2플라즈마를 이용하여 1차 건식현상공정을 실시한 후, 불소분위기가스와 산소가스의 혼합가스를 이용하여 2차 건식현상공정을 실시하여 감광막패턴을 형성하되, 상기 감강막패턴의 표면에 소수성을 갖도록 보호막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 소프트베이크공정은 80 ∼ 250℃의 온도에서 10 ∼ 300초간 실시하는 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 감광막은 2000 ∼ 12000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 노광공정은 I-라인, KrF, ArF, 157㎚, EUV, X-선 및 E-빔으로 이루어지는 군에서 임의로 선택되는 하나의 노광기를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 실릴레이션 에이젼트는 TMDS (1,1,3,3-tetramethyl disilazane), TMSDMA (n,n-dimethylamine-trimethylsilane), TMSDEA (n,n-diethylaminotrimethyl-amine), B[DMA]DS (bis(dimethylamino)dimthylsilane) 및 B[DMA]MS (bis(dimethylamino)methylsilane)으로 이루어지는 군에서 임의로 선택되는 하나가 사용되는 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 프리 실릴레이션 베이크공정은 70 ∼ 200℃의 온도에서 60 ∼ 350초간 실시하는 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 1차 건식현상공정은 O2 또는 SO2/O2 혼합가스를 이용하여 실시되는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
- 제 1 항 또는 제 7 항에 있어서,상기 1차 건식현상공정은 -50 ∼ 10℃의 온도 및 1 ∼ 5-mtorr의 압력 하에서 50 ∼ 2000W의 상부전극 파워, 10 ∼ 500W의 하부전극 파워 및 10 ∼ 150W의 바이어스를 인가하여 실시되는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 2차 건식현상공정은 C2F6/O2 또는 CF4/O2 의 불소분위기가스를 이용하여 실시되는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
- 제 1 항 또는 제 9 항에 있어서,상기 2차 건식현상공정은 -50 ∼ 10℃의 온도 및 1 ∼ 5-mtorr의 압력 하에서 50 ∼ 2000W의 상부전극 파워, 10 ∼ 500W의 하부전극 파워 및 10 ∼ 150W의 바이어스를 인가하여 실시되는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000034599A KR100620651B1 (ko) | 2000-06-22 | 2000-06-22 | 반도체 소자의 미세패턴 제조방법 |
| US09/886,463 US6599844B2 (en) | 2000-06-22 | 2001-06-22 | Method and forming fine patterns of semiconductor devices using passivation layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000034599A KR100620651B1 (ko) | 2000-06-22 | 2000-06-22 | 반도체 소자의 미세패턴 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020000292A KR20020000292A (ko) | 2002-01-05 |
| KR100620651B1 true KR100620651B1 (ko) | 2006-09-13 |
Family
ID=19673327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000034599A Expired - Fee Related KR100620651B1 (ko) | 2000-06-22 | 2000-06-22 | 반도체 소자의 미세패턴 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6599844B2 (ko) |
| KR (1) | KR100620651B1 (ko) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415091B1 (ko) * | 2002-03-26 | 2004-01-13 | 주식회사 하이닉스반도체 | 미세패턴 형성 방법 |
| US6780708B1 (en) | 2003-03-05 | 2004-08-24 | Advanced Micro Devices, Inc. | Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography |
| WO2006058125A2 (en) | 2004-11-23 | 2006-06-01 | S. C. Johnson & Son, Inc. | Device and methods of providing air purification in combination with cleaning of surfaces |
| JP4237184B2 (ja) * | 2005-03-31 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US7989307B2 (en) | 2008-05-05 | 2011-08-02 | Micron Technology, Inc. | Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same |
| US10151981B2 (en) * | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
| US8409457B2 (en) * | 2008-08-29 | 2013-04-02 | Micron Technology, Inc. | Methods of forming a photoresist-comprising pattern on a substrate |
| US8039399B2 (en) * | 2008-10-09 | 2011-10-18 | Micron Technology, Inc. | Methods of forming patterns utilizing lithography and spacers |
| US8247302B2 (en) | 2008-12-04 | 2012-08-21 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8273634B2 (en) | 2008-12-04 | 2012-09-25 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8796155B2 (en) | 2008-12-04 | 2014-08-05 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8268543B2 (en) | 2009-03-23 | 2012-09-18 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US9330934B2 (en) | 2009-05-18 | 2016-05-03 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US8774970B2 (en) | 2009-06-11 | 2014-07-08 | S.C. Johnson & Son, Inc. | Trainable multi-mode floor cleaning device |
| US20110129991A1 (en) * | 2009-12-02 | 2011-06-02 | Kyle Armstrong | Methods Of Patterning Materials, And Methods Of Forming Memory Cells |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8455341B2 (en) | 2010-09-02 | 2013-06-04 | Micron Technology, Inc. | Methods of forming features of integrated circuitry |
| US8575032B2 (en) | 2011-05-05 | 2013-11-05 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
| US8629048B1 (en) | 2012-07-06 | 2014-01-14 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| CN108022874B (zh) * | 2016-10-31 | 2021-02-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| KR20240165480A (ko) | 2018-12-20 | 2024-11-22 | 램 리써치 코포레이션 | 레지스트들의 건식 현상 |
| TWI869221B (zh) | 2019-06-26 | 2025-01-01 | 美商蘭姆研究公司 | 利用鹵化物化學品的光阻顯影 |
| CN116705595A (zh) | 2020-01-15 | 2023-09-05 | 朗姆研究公司 | 用于光刻胶粘附和剂量减少的底层 |
| KR102601038B1 (ko) | 2020-07-07 | 2023-11-09 | 램 리써치 코포레이션 | 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스 |
| WO2022103764A1 (en) * | 2020-11-13 | 2022-05-19 | Lam Research Corporation | Process tool for dry removal of photoresist |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3682395D1 (de) * | 1986-03-27 | 1991-12-12 | Ibm | Verfahren zur herstellung von seitenstrukturen. |
| US5362606A (en) * | 1989-10-18 | 1994-11-08 | Massachusetts Institute Of Technology | Positive resist pattern formation through focused ion beam exposure and surface barrier silylation |
| US6100014A (en) * | 1998-11-24 | 2000-08-08 | United Microelectronics Corp. | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers |
-
2000
- 2000-06-22 KR KR1020000034599A patent/KR100620651B1/ko not_active Expired - Fee Related
-
2001
- 2001-06-22 US US09/886,463 patent/US6599844B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020000292A (ko) | 2002-01-05 |
| US20020006585A1 (en) | 2002-01-17 |
| US6599844B2 (en) | 2003-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100620651B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| CN106226998B (zh) | 光刻方法 | |
| US6660459B2 (en) | System and method for developing a photoresist layer with reduced pattern collapse | |
| JP2009218556A (ja) | リソグラフィパターンの形成方法 | |
| JP2004179254A (ja) | 半導体装置の製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100415091B1 (ko) | 미세패턴 형성 방법 | |
| KR20020000951A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JP2674589B2 (ja) | レジストパターンの形成方法 | |
| JP2000315684A (ja) | エッチング方法 | |
| KR20090070686A (ko) | 반도체 소자의 형성 방법 | |
| JP2010156819A (ja) | 半導体装置の製造方法 | |
| KR960012630B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2008066467A (ja) | パターン形成方法 | |
| JPH0684787A (ja) | 多層レジストのパターン形成方法 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
| CN113539794B (zh) | 半导体结构及其制备方法 | |
| KR19980084124A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2004363482A (ja) | 半導体装置の製造方法 | |
| KR19980050143A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20060054681A (ko) | 포토레지스트 패턴 및 박막 패턴 형성방법 | |
| KR100570057B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004279570A (ja) | パターン形成方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000622 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20050622 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20000622 Comment text: Patent Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060626 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060829 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20060828 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090727 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100726 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20110726 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110726 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120720 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |