[go: up one dir, main page]

KR100616741B1 - CMOS image sensor - Google Patents

CMOS image sensor Download PDF

Info

Publication number
KR100616741B1
KR100616741B1 KR1020030076831A KR20030076831A KR100616741B1 KR 100616741 B1 KR100616741 B1 KR 100616741B1 KR 1020030076831 A KR1020030076831 A KR 1020030076831A KR 20030076831 A KR20030076831 A KR 20030076831A KR 100616741 B1 KR100616741 B1 KR 100616741B1
Authority
KR
South Korea
Prior art keywords
photodiodes
image sensor
substrate
photodiode
cmos image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030076831A
Other languages
Korean (ko)
Other versions
KR20050041609A (en
Inventor
임연섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030076831A priority Critical patent/KR100616741B1/en
Publication of KR20050041609A publication Critical patent/KR20050041609A/en
Application granted granted Critical
Publication of KR100616741B1 publication Critical patent/KR100616741B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/802Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027Geometry of the photosensitive area

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 색재현 특성을 향상시키면서 공정을 단순화시킬 수 있는 CMOS 이미지센서를 제공한다.The present invention provides a CMOS image sensor that can simplify the process while improving color reproduction characteristics.

본 발명은 기판의 일 측에 서로 이격되어 나란히 형성된 제 1 및 제 2 포토다이오드; 기판의 다른 측에 형성된 플로팅노드; 플로팅노드와 제 1 및 제 2 포토다이오드 사이의 기판에서 상기 제 1 및 제 2 포토다이오드와 교차하도록 형성된 전송트랜지스터의 게이트; 및 게이트 하부의 기판에서 제 1 및 제 2 포토다이오드와 플로팅노드를 각각 서로 연결하도록 서로 이격되어 형성된 제 1 및 제 2 채널영역을 포함하는 씨모스 이미지센서에 의해 달성될 수 있다. The present invention includes a first photodiode and a second photodiode spaced apart from each other on one side of the substrate; A floating node formed on the other side of the substrate; A gate of the transfer transistor formed to intersect the first and second photodiodes in a substrate between the floating node and the first and second photodiodes; And first and second channel regions spaced apart from each other to connect the first and second photodiodes and the floating node to each other in the substrate under the gate, respectively.

포토다이오드, 이미지센서, 전송트랜지스터, 플로팅노드, 색재현Photodiode, image sensor, transmission transistor, floating node, color reproduction

Description

씨모스 이미지센서{CMOS IMAGE SENSOR} CMOS Image Sensor {CMOS IMAGE SENSOR}             

도 1은 통상의 CMOS 이미지센서의 단위화소를 나타낸 회로도.1 is a circuit diagram showing a unit pixel of a conventional CMOS image sensor.

도 2는 종래 CMOS 이미지센서의 레이아웃 평면도.2 is a layout plan view of a conventional CMOS image sensor.

도 3은 종래 CMOS 이미지센서의 단면도.3 is a cross-sectional view of a conventional CMOS image sensor.

도 4는 본 발명의 실시예에 따른 CMOS 이미지센서의 레이아웃 평면도.4 is a layout plan view of a CMOS image sensor according to an embodiment of the present invention;

도 5 및 도 6은 본 발명의 실시예에 따른 CMOS 이미지센서의 단면도로서, 5 and 6 are cross-sectional views of a CMOS image sensor according to an embodiment of the present invention.

도 5는 도 4의 Ⅴ-Ⅴ' 선에 따른 단면도이고, 5 is a cross-sectional view taken along the line VV ′ of FIG. 4;

도 6은 도 4의 Ⅵ-Ⅵ' 선에 따른 단면도.6 is a cross-sectional view taken along the line VI-VI 'of FIG. 4.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

10 : P 반도체 기판 11 : P- 에피층10: P + semiconductor substrate 11: P - epitaxial layer

12 : 게이트 절연막 13 : 전송트랜지스터의 게이트12 gate insulating film 13 transfer transistor gate

15 : 스페이서 20 : P 불순물영역15 spacer 20 P + impurity region

30A, 30B : N- LDD 영역 PD1, PD2 : 포토다이오드30A, 30B: N - LDD region PD1, PD2: photodiode

F : 플로팅노드F: floating node

본 발명은 CMOS 이미지센서에 관한 것으로, 특히 단위화소에 2 개의 포토다이오드를 구비한 CMOS 이미지센서에 관한 것이다.The present invention relates to a CMOS image sensor, and more particularly, to a CMOS image sensor having two photodiodes in a unit pixel.

일반적으로, 이미지센서(image sensor)는 광학영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS(Complementary Metal Oxide Semiconductor) 이미지센서의 경우에는 CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다. 또한, 칼라 이미지를 구현하기 위한 이미지센서는 광감지 부분 상에 레드(Red; R), 그린(Green; G), 블루(Blue; B)의 3가지 칼라필터로 이루어진 칼라필터 어레이(Color Filter Array; CFA)가 구비된다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and includes an optical sensing part that detects light and a logic circuit part that processes the detected light into an electrical signal to make data. In the case of a Complementary Metal Oxide Semiconductor (CMOS) image sensor, a switching method is used in which a MOS transistor is made by the number of pixels using CMOS technology, and the output is sequentially detected using the same. In addition, the image sensor for implementing a color image is a color filter array consisting of three color filters (Red, R, Green, G, Blue; B) on the light sensing portion CFA).

도 1은 통상의 CMOS 이미지센서의 단위화소를 나타낸 회로도로서, 도 1에 나타낸 바와 같이, 광전하를 집속하는 광감지수단으로서의 포토다이오드(PD), 포토다이오드(PD)에서 집속된 전하를 운송하는 전송트랜지스터(Transfer transistor; Tx), 전송트랜지스터(Tx)에서 운송된 전하를 저장하는 플로팅노드(F), 플로팅노드(F)에 저장된 전하를 배출하여 리셋시키는 리셋트랜지스터(Reset transistor; Rx), 소오스팔로워버퍼증폭기(source follower buffer amplifier)로서 작용하는 구동트랜지스터(Drive transistor; Dx), 및 스위칭(switching)과 어드레 싱(addressing) 역할을 하는 선택트랜지스터(Select transistor; Sx)로 이루어지며, 각각의 트랜지스터는 NMOS 트랜지스터로 이루어진다. 또한, 플로팅노드(F) 및 포토다이오드(PD)에는 캐패시턴스(C1, C2)가 각각 존재하며, 단위화소 외부에는 출력신호를 읽을 수 있도록 로드트랜지스터가 형성되어 있다.FIG. 1 is a circuit diagram showing a unit pixel of a conventional CMOS image sensor. As shown in FIG. 1, a photodiode PD and photocharge PD as a light sensing means for focusing photocharges are transported. Transfer transistor (Tx), floating node (F) for storing charges transferred from transfer transistor (Tx), reset transistor (Rx), source for discharging and resetting charges stored in floating node (F) Each transistor consists of a drive transistor (Dx) that acts as a source follower buffer amplifier and a select transistor (Sx) that serves as switching and addressing. Is composed of NMOS transistors. In addition, capacitances C1 and C2 are present in the floating node F and the photodiode PD, respectively, and a load transistor is formed outside the unit pixel to read an output signal.

도 2 및 도 3은 종래의 CMOS 이미지센서의 레이아웃(layout) 평면도 및 단면도이다.2 and 3 are layout plan views and cross-sectional views of a conventional CMOS image sensor.

도 2에 나타낸 바와 같이, 기판(미도시)의 일측에는 포토다이오드(PD)가 형성되고, 다른 측에는 플로팅노드(F)가 형성되며, 플로팅노드(F)와 포토다이오드 (PD) 사이의 기판에는 전송트랜지스터의 게이트(13)가 형성되고, 게이트(13) 하부의 기판에는 포토다이오드(PD)와 플로팅노드(F)를 서로 연결하는 채널영역이 형성된다.As shown in FIG. 2, a photodiode PD is formed on one side of the substrate (not shown), a floating node F is formed on the other side, and a substrate between the floating node F and the photodiode PD is formed on the substrate. A gate 13 of the transfer transistor is formed, and a channel region connecting the photodiode PD and the floating node F to each other is formed in a substrate under the gate 13.

도 3에 도시된 바와 같이, 기판은 P반도체 기판(10) 상에 P- 에피층(11)이 형성된 구조로 이루어지고, 포토다이오드(PD)는 P- 에피층(11)에 순차적으로 형성된 딥 N 불순물영역(14A)과 P0 불순물영역(14B)으로 이루어지고, 플로팅노드(F)는 N 불순물영역으로 이루어지며, 게이트(13) 하부 및 측부에는 게이트 절연막(12)과 스페이서(15)가 각각 형성되어 있다.As shown in FIG. 3, the substrate has a structure in which a P epitaxial layer 11 is formed on a P + semiconductor substrate 10, and the photodiode PD is sequentially formed on the P epitaxial layer 11. The deep N impurity region 14A and the P 0 impurity region 14B, and the floating node F comprises the N + impurity region, and the gate insulating layer 12 and the spacer ( 15) are formed respectively.

이와 같이 종래의 CMOS 이미지센서에서는 가시광선영역 파장대의 광자를 광자의 파장에 따른 통과깊이(penetration depth)를 고려하여 각 파장대의 응답 (response)을 균일하게 하기 위한 목적으로, 포토다이오드(PD)를 각각의 이온주입 에 의해 딥 N- 불순물영역(14A)과 P0 불순물영역(14B)으로 이루어진 구조로 형성하고 있다.As described above, in the conventional CMOS image sensor, a photodiode (PD) is used for the purpose of uniformizing the response of each wavelength band in consideration of the penetration depth according to the wavelength of the photons. Each ion implantation forms a deep N impurity region 14A and a P 0 impurity region 14B.

그러나, 이러한 구조의 포토다이오드(PD)는 가시광선의 넓은 전 파장영역의 응답을 커버(cover)하는데 한계가 있어, R, G, B 응답상의 근본적인 차이를 초래하여 이미지센서의 색재현 특성을 저하시킬 뿐만 아니라 공정이 복잡하고 마진 확보에 어려움이 있다.However, the photodiode PD of such a structure has a limitation in covering the response of a wide full wavelength range of visible light, resulting in a fundamental difference in R, G, and B response, thereby degrading the color reproduction characteristics of the image sensor. In addition, the process is complex and there is difficulty in securing margins.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 색재현 특성을 향상시키면서 공정을 단순화시킬 수 있는 CMOS 이미지센서를 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a CMOS image sensor that can simplify the process while improving color reproduction characteristics.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 기판 내에 서로 분리된 상태로 일정 간격으로 이격되어 나란히 형성된 제 1 및 제 2 포토다이오드와, 상기 제1 및 제2 포토다이오드의 일측을 가로지르는 방향으로 중첩되도록 형성된 전송트랜지스터의 게이트와, 상기 전송트랜지스터의 게이트를 경계로 상기 제1 및 제2 포토다이오드와 분리된 플로팅노드와, 상기 제1 및 제2 포토다이오드와 상기 플로팅노드 사이의 상기 전송트랜지스터의 게이트 하부에 서로 이격되도록 각각 형성된 제 1 및 제 2 채널영역을 포함하는 씨모스 이미지센서를 제공한다. According to an aspect of the present invention for achieving the above technical problem, the first and second photodiodes formed side by side spaced apart at regular intervals in a state separated from each other in the substrate and one side of the first and second photodiode A gate of a transfer transistor formed so as to overlap in a transverse direction, a floating node separated from the first and second photodiodes at a boundary of the gate of the transfer transistor, and between the first and second photodiodes and the floating node. A CMOS image sensor including first and second channel regions respectively formed to be spaced apart from each other under a gate of the transmission transistor is provided.

여기서, 기판은 P 반도체 기판 상에 P- 에피층이 형성된 구조로 이루어지고, 제 1 포토다이오드는 P- 에피층 표면에 형성된 N- LDD 영역을 포함하며, 제 2 포토다이오드는 P- 에피층에 순차적으로 형성된 N- LDD 영역과 P불순물영역을 포함한다.Here, the substrate has a structure in which a P - epi layer is formed on a P + semiconductor substrate, the first photodiode includes an N - LDD region formed on the surface of the P - epi layer, and the second photodiode is a P - epi layer N - LDD regions and P + impurity regions sequentially formed in the substrate.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 4 내지 도 6은 본 발명의 실시예에 따른 CMOS 이미지센서를 설명하기 위한 도면으로서, 도 4 내지 도 6에서 종래와 동일한 구성에 대해서는 동일한 도면부호를 부여한다.4 to 6 are diagrams for describing a CMOS image sensor according to an exemplary embodiment of the present invention. In FIGS. 4 to 6, the same reference numerals are given to the same components as in the prior art.

도 4에 도시된 바와 같이, 기판(미도시)의 일 측에는 제 1 및 제 2 포토다이오드(PD1, PD2)가 서로 이격되어 나란히 형성되고, 다른 측에는 플로팅노드(F)가 형성되며, 플로팅노드(F)와 제 1 및 제 2 포토다이오드(PD1, PD2) 사이의 기판에는 제 1 및 제 2 포토다이오드(PD1, PD2)와 교차하도록 전송트랜지스터의 게이트(13)가 형성되고, 게이트(13) 하부의 기판에는 제 1 및 제 2 포토다이오드(PD1, PD2)와 플로팅노드(F)를 각각 서로 연결하도록 서로 이격되어 제 1 및 제 2 채널영역이 형성된다.As shown in FIG. 4, the first and second photodiodes PD1 and PD2 are formed side by side to be spaced apart from each other on one side of the substrate (not shown), and the floating node F is formed on the other side of the substrate (not shown). The gate 13 of the transfer transistor is formed on the substrate between F) and the first and second photodiodes PD1 and PD2 so as to intersect the first and second photodiodes PD1 and PD2, and the lower portion of the gate 13 The first and second photodiodes PD1 and PD2 and the floating node F are spaced apart from each other so as to form first and second channel regions on the substrate of the substrate.

도 5 및 도 6에 도시된 바와 같이, 기판은 P반도체 기판(10) 상에 P- 에피층(11)이 형성된 구조로 이루어지고, 제 1 포토다이오드(PD1)는 P- 에피층(11) 표면에 형성된 제 1 N- LDD 영역(30A)을 포함하고, 제 2 포토다이오드(PD2)는 P- 에피층(11)에 순차적으로 형성된 제 2 N- LDD 영역(30B)과 P불순물영역(20)을 포함한다. 또한, 플로팅노드(F)는 N 불순물영역으로 이루어지고, 게이트(13) 하부 및 측부에는 게이트 절연막(12)과 스페이서(15)가 각각 형성되어 있다.5 and 6, the substrate has a structure in which a P epi layer 11 is formed on a P + semiconductor substrate 10, and the first photodiode PD1 has a P epi layer 11. ) of claim 1 N formed on the surface including an LDD region (30A) and the second photodiode (PD2) is a P-LDD regions (30B) and the P + impurity region, the second N sequentially formed on the epi layer 11 And 20. In addition, the floating node F is formed of an N + impurity region, and a gate insulating film 12 and a spacer 15 are formed under and on the gate 13, respectively.

상기 실시예에 의하면, 단위화소에 서로 다른 구조를 가지는 2 개의 포토다이오드를 형성하여, 제 1 포토다이오드(PD1)에서는 G부터 R까지 장파장대역의 응답을 커버하고, 제 2 포토다이오드(PD2)에서는 B부터 G까지 단파장대역의 응답을 커버하도록 하여, R, G, B 응답상의 차이가 발생하지 않도록 함으로써 이미지센서의 색재현 특성을 향상시킬 수 있다. According to the above embodiment, two photodiodes having different structures are formed in the unit pixel, and the first photodiode PD1 covers the long wavelength response from G to R, and the second photodiode PD2 It is possible to improve the color reproduction characteristics of the image sensor by covering the response of the short wavelength band from B to G so that a difference in R, G, and B response does not occur.

또한, 제 1 및 제 2 포토다이오드(PD1, PD2)를 각각 N- LDD 영역을 적용하여 형성하기 때문에 종래에 비해 포토다이오드 형성공정을 단순화시킬 수 있다. In addition, since the first and second photodiodes PD1 and PD2 are formed by applying the N - LDD regions, the photodiode forming process can be simplified as compared with the related art.

또한, 전송트랜지스터를 2 개의 채널영역을 갖도록 형성하여 제 1 및 제 2 포토다이오드(PD1, PD2)에 집속된 광전하를 각각 운송함으로써 전하전송 특성을 개선할 수 있다.In addition, the transfer transistor may be formed to have two channel regions, thereby transporting photocharges focused on the first and second photodiodes PD1 and PD2, respectively, thereby improving charge transfer characteristics.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 CMOS 이미지센서에서 색재현 특성을 향상시키면서 공정을 단순화시킬 수 있을 뿐만 아니라 전하전송 특성을 개선할 수 있는 효과를 얻을 수 있다.The present invention described above can not only simplify the process while improving the color reproduction characteristics in the CMOS image sensor, but also can obtain the effect of improving the charge transfer characteristics.

Claims (4)

기판 내에 서로 분리된 상태로 일정 간격으로 이격되어 나란히 형성된 제1 및 제2 포토다이오드;First and second photodiodes spaced apart from each other in the substrate and spaced apart at regular intervals; 상기 제1 및 제2 포토다이오드의 일측을 가로지르는 방향으로 중첩되도록 형성된 전송트랜지스터의 게이트; Gates of transmission transistors formed to overlap in a direction crossing one side of the first and second photodiodes; 상기 전송트랜지스터의 게이트를 경계로 상기 제1 및 제2 포토다이오드와 분리된 플로팅노드; 및 A floating node separated from the first and second photodiodes at the gate of the transfer transistor; And 상기 제1 및 제2 포토다이오드와 상기 플로팅노드 사이의 상기 전송트랜지스터의 게이트 하부에 상기 제1 및 제2 포토다이오드의 분리에 의해 서로 이격되도록 형성된 제 1 및 제 2 채널영역First and second channel regions formed under the gate of the transfer transistor between the first and second photodiodes and the floating node to be spaced apart from each other by separation of the first and second photodiodes 을 포함하는 씨모스 이미지센서.CMOS image sensor comprising a. 제 1 항에 있어서, The method of claim 1, 상기 기판은 P 반도체 기판 상에 P- 에피층이 형성된 구조로 이루어진 것을 특징으로 하는 씨모스 이미지센서.The substrate P on a P + semiconductor substrate, a CMOS image sensor, characterized in that the structure is formed consisting of the epitaxial layer. 제 2 항에 있어서, The method of claim 2, 상기 제 1 포토다이오드는 상기 P- 에피층 표면에 형성된 N- LDD 영역을 포함하는 것을 특징으로 하는 씨모스 이미지센서.And the first photodiode comprises an N - LDD region formed on the surface of the P - epi layer. 제 2 항 또는 제 3 항에 있어서, The method of claim 2 or 3, 상기 제 2 포토다이오드는 상기 P- 에피층에 순차적으로 형성된 N- LDD 영역과 P불순물영역을 포함하는 것을 특징으로 하는 씨모스 이미지센서.And the second photodiode includes an N - LDD region and a P + impurity region sequentially formed in the P - epi layer.
KR1020030076831A 2003-10-31 2003-10-31 CMOS image sensor Expired - Fee Related KR100616741B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030076831A KR100616741B1 (en) 2003-10-31 2003-10-31 CMOS image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076831A KR100616741B1 (en) 2003-10-31 2003-10-31 CMOS image sensor

Publications (2)

Publication Number Publication Date
KR20050041609A KR20050041609A (en) 2005-05-04
KR100616741B1 true KR100616741B1 (en) 2006-08-28

Family

ID=37243061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076831A Expired - Fee Related KR100616741B1 (en) 2003-10-31 2003-10-31 CMOS image sensor

Country Status (1)

Country Link
KR (1) KR100616741B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778854B1 (en) * 2005-12-29 2007-11-22 동부일렉트로닉스 주식회사 CMOS image sensor and its manufacturing method
KR102009192B1 (en) 2013-02-05 2019-08-09 삼성전자주식회사 Unit pixel of image sensor and image sensor including the same

Also Published As

Publication number Publication date
KR20050041609A (en) 2005-05-04

Similar Documents

Publication Publication Date Title
US11088187B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
KR102772391B1 (en) Image sensor
US20200236313A1 (en) Image sensor including at least one autofocusing pixel and at least one normal pixel and driving method thereof
US10707253B2 (en) Image sensor
KR102134489B1 (en) Solid-state imaging device and imaging device
KR102629334B1 (en) Image Sensor Including an Active Region Having a P-type Well-Tap region Disposed at a Center
KR102591008B1 (en) Image sensor
JP4946147B2 (en) Solid-state imaging device
CN107706200A (en) Imaging sensor
EP3509107B1 (en) Image sensors
CN109860212B (en) Image sensor
CN1893541B (en) Image sensors including active pixel sensor arrays and system
JP2000228513A (en) Color image sensor and method of manufacturing the same
KR102818280B1 (en) Image sensor
JP2007020194A (en) Image sensor with active sensor array
KR102575458B1 (en) Image sensor and method for fabricating the same
US8860102B2 (en) Solid state imaging device and imaging apparatus
US11183526B2 (en) Image sensor
TW202312471A (en) Photo detection device and electronic apparatus
KR100616741B1 (en) CMOS image sensor
KR20090007121A (en) CMOS Image Element and Manufacturing Method Thereof
JP2019134186A (en) Solid state image sensor
KR100683392B1 (en) CMOS image sensor
US20230299096A1 (en) Image sensor and manufacturing method of the same
KR100667498B1 (en) CMOS image sensor

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031031

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051021

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060515

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20051021

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20060614

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20060515

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20060814

Appeal identifier: 2006101005134

Request date: 20060614

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20060714

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20060614

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20060117

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20060814

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20060725

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060821

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060821

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090814

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100729

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20110728

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120727

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140709