[go: up one dir, main page]

KR100616264B1 - 직교 신호의 복조 방법 및 복조 유닛 - Google Patents

직교 신호의 복조 방법 및 복조 유닛 Download PDF

Info

Publication number
KR100616264B1
KR100616264B1 KR1019997006552A KR19997006552A KR100616264B1 KR 100616264 B1 KR100616264 B1 KR 100616264B1 KR 1019997006552 A KR1019997006552 A KR 1019997006552A KR 19997006552 A KR19997006552 A KR 19997006552A KR 100616264 B1 KR100616264 B1 KR 100616264B1
Authority
KR
South Korea
Prior art keywords
signal
divider
mixer
components
orthogonal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019997006552A
Other languages
English (en)
Other versions
KR20000070321A (ko
Inventor
지엘리스게라르두스크리스티안마리아
반데플라스케루디요한
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20000070321A publication Critical patent/KR20000070321A/ko
Application granted granted Critical
Publication of KR100616264B1 publication Critical patent/KR100616264B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
    • H03D1/2254—Homodyne or synchrodyne circuits using two quadrature channels and a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
    • H03D3/245—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using at least twophase detectors in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

직교 입력 신호(Si)를 복조하기 위하여(예컨대, 주파수 천이), 콤플렉스 혼합기(M) 및 제어 발진기(V)를 갖는 PLL(P)을 포함하는 복조 유닛(DEM)이 이용된다. 보통, 리미터는 직교 입력 신호의 진폭에 무관하게 루프 이득을 유지하는데 사용되어야 한다. PLL에서, 제산기(DEL)는 혼합기에 의해 공급된 직교 신호의 두 개의 혼합된 성분(Sm1, Sm2)을 제산하기 위하여 혼합기(M) 및 발진기(V) 사이에 연결된다.
직교 발진 신호, 직교 입력 신호, 복조 유닛, 제산기, 혼합기

Description

직교 신호의 복조 방법 및 복조 유닛{Demodulation unit and method of demodulating a quadrature signal}
본 발명은 적어도 2개의 성분을 갖는 직교 입력 신호를 복조하기 위한 복조 유닛에 관한 것으로, 제어 신호에 의존하여 직교 발진 신호를 공급하기 위한 제어 발진기, 및 제어 발진기로부터의 직교 발진 신호와 직교 입력 신호를 혼합하고 적어도 두 개의 혼합된 성분을 공급하기 위한 혼합기를 포함하며, 혼합기 및 발진기는 PLL에 통합된다.
또한, 본 발명은 그러한 복조 유닛에서 사용을 위한 제산기와 혼합기, 및 그러한 복조 유닛에 제공된 수신기에 관한 것이다.
또한, 본 발명은 적어도 2개의 성분을 갖는 직교 입력 신호를 복조하는 방법에 관한 것으로, 여기서 직교 발진 신호는 제어 신호에 의존하여 공급되고, 직교 입력 신호는 그 직교 발진 신호와 혼합되며, 여기서 적어도 2개의 혼합된 성분이 공급된다.
그러한 복조 유닛 및 방법은 예컨대 라디오, 텔레비젼, 및 통신 수신기 등을 위한 AM 및 FM 변조 신호들 모두를 복조하는데 사용될 수 있고, 또한 예컨데, PLL이 COSTAS 루프를 포함하는 QAM/QPSK 신호들 및 VSB 신호들에 대한 "제로(0)-중간 주파수(IF)" 생성에 사용될 수 있다.
동기 복조 기능에 부가하여, 그러한 복조 유닛 역시 주파수-천이 기능을 갖는다.
본 발명에서, 직교 신호는 리얼(real) 신호인 것으로도 이해되며, 이것은 직교 신호의 두 개 축(X, Y)들 중 하나로 신호의 단순화이며 이것은 두 성분들이 동일하거나 또는 성분들 중의 하나가 제로(0)이다.
이러한 형태의 복조 유닛은 유럽 특허 출원 EP-A 0 579 100호에서 공지되어 있다. 이 출원은 직교 혼합기 및 제어 발진기를 갖는 PLL을 포함하는 복조 유닛을 기술하고 있다. 이러한 복조 유닛은 인입 신호로부터 캐리어의 위상 및 진폭 정보를 되찾도록 의도된다.
그러한 복조 유닛의 단점은 필터링 등에 대하여 추가적인 조치를 취하지 않고 FM 및 AM 신호들 모두를 복조하는 것이 거의 가능하지 않다는 것이다. 그러한 복조 유닛은 또한, 특히 진폭 변동들로 인한 획득 문제(acquisition problem)를 가질 수 있다.
입력 신호의 진폭 변동들을 제거하기 위하여, 여분의 대역 통과 필터 및 리미터가 PLL에 의해 캐리어 신호를 발생하는데 이용되어야 할것이다. 인입 신호의 진폭이 변화할 때, PLL의 록크-인(lock-in) 범위도 변화한다. 더욱이, 제어 신호의 진폭 변화는 캐리어 신호의 위상 변조를 초래하며, 복조된 출력 신호를 왜곡시킨다.
만일 PLL이 FM 복조기(예컨대, TV 음성의 경우)로서 사용된다면, 입력 신호의 진폭 변화는 복조된 출력 신호의 왜곡을 초래할 것이다.
공지의 디지털 또는 아날로그 PLL에서, 리미터 및 필터링 기능은 AM 신호들을 복조하기 위한 캐리어-생성 회로에 통합되어야 한다. FM 신호들을 복조할 때, 리미터는 원하지 않는 진폭 변화들을 제거하기 위하여 PLL보다 선행한다.
본 발명의 목적은 전술한 단점을 제거하는데 있다. 이 때문에, 본 발명에 따른 복조 유닛은 PLL이 적어도 두 개의 혼합된 성분들을 서로 제산하며 출력 신호를 제어 신호로서 발진기에 공급하기 위한 제산기와, 하나 이상의 성분들 및/또는 신호들을 필터링하기 위한 필터링 유닛을 또한 포함하는 것을 특징으로 한다.
두 개의 성분들을 서로 제산하기 위한 제산기를 PLL 내에 이용함으로써, 입력 신호의 진폭 변화들이 복조 왜곡 또는 획득 문제들을 야기하는 것이 방지된다. 진폭 변화를 제거함으로써, 루프 이득 및 록크-인 범위는 일정하게 유지된다. 더욱이, PLL에서 제산을 수행함으로써, AM 또는 FM 신호들을 복조하기 위한 리미터 및/또는 여분의 필터링 기능을 더이상 사용할 필요가 없다.
본 발명은 디지털 및 아날로그 콤플렉스(complex) 변조 유닛들 모두에 사용될 수 있다.
일 실시예에서, 제산기는 제로(0)에 의한 제산을 방지하는 선형 CORDIC 으로서 구현될 수 있다. 일실시예에서, 혼합기는 원형 CORDIC으로서 구현될 수 있다. CORDIC(좌표 변환 디지털 컴퓨터(CO-ordinate Rotation DIgital Computer))은 예컨대 미국특허 US-A 5,230,011(PHN 13.500)호 및 미국 출원 번호 08/704200(PHN 15.428)호로부터 공지되어 있다. 이들 구현예들에서, 복조 유닛의 매우 효과적인 디지털 실시예가 얻어진다.
종속 청구항 제 4 항에 기술된 바와 같은 방안들은, 입력 신호들이 리얼 신호들인 경우에 혼합에 의해 부가되어 있는 합 주파수(들)를 필터링 하기 위해, 혼합된 각 성분이 개별적으로 필터링되는 이점이 있다. 만일 입력 신호들이 콤플렉스 신호들이지만 이상적인 신호가 아니라면, 성분들은 또한 제산하기 전에 필터링되어야 한다. 게다가, 필터들은 PLL의 커스터머리 루프 필터(customary loop filter) 기능을 갖는다.
본 발명에 따라, 수신기가 이러한 복조 유닛을 구비한다.
본 발명에 따른 방법은 적어도 두 개의 혼합 성분을 서로 제산하고, 그 출력 신호를 발진 신호를 생성하기 위한 제어 신호로서 공급하고, 및 하나 이상의 성분들 및/또는 신호들을 필터링하는 것을 특징으로 한다. 집약적인 해결책으로서, 상이한 기능들이 CPU에 통합될 수 있고, 여기서 제어 루프에서의 제산은 입력 신호의 진폭 변화들이 복조된 신호에 영향을 미치는 것을 방지한다.
삭제
본 발명의 이들 및 다른 면들은 이하에서 기술되는 실시예를 참조하여 설명되어 명백해질 것이다.
도 1은 본 발명의 일실시예에 따른 복조 유닛의 블록도.
도 2는 본 발명의 일실시예에 따른 혼합기의 블록도.
도 1은 본 발명의 일실시예에 따른 복조 유닛(DEM)의 블록도이다.
복조 유닛의 입력들(I1 및 I2)은 성분들(Si1 및 Si2)로 구성되는 콤플렉스 입력 신호(Si)를 수신한다. 이들 성분들은 혼합기(M)에 인가된다. 이 혼합기에서, 이들 성분들은 제어 발진기(V)로부터의 직교 발진 신호(SV)의 성분들(SV1 및 SV2)과 혼합된다.
혼합기(M)의 출력들은 혼합된 성분들(Sm1 및 Sm2)을 공급하고, 그 출력들은 출력 신호들(So1 및 So2)(예컨대, 콤플렉스 AM 신호들)을 공급하기 위한 출력들(O1 및 O2)에 연결되며, 본 실시예에서는, 상기 출력들은 또한 저역 통과 필터(L1 및 L2)를 경유하여 제산기(DEL)에 연결되고, 제산기는 두 개의 필터되고 혼합된 성분들(filtered mixed components; Sd1 및 Sd2)을 서로 제산한다.
제산기의 출력 신호(Sdel)는 제어 발진기(V)에 연결된다. 제산기의 출력은 또한 출력 신호(So3)(예컨대, FM 신호)를 공급하기 위하여 복조 유닛(DEM)의 제 3 출력(O3)에 연결된다.
이 실시예에서, 혼합기(M), 저역 통과 필터(L1 및 L2), 제산기(DEL) 및 제어 발진기(V)가 공동으로 PLL(P)를 구성한다. 복조 유닛(DEM)의 입력들(I1 및 I2)은 예컨대 본원에 참고문헌으로써 포함된 미국 특허 제 5,784,414에 기술된 바 있는 콤플렉스 입력 필터(도시되지 않음)로부터 콤플렉스 입력 신호들을 수신한다.
이 실시예에서, 혼합기(M)는 콤플렉스 혼합기이며, 예컨대 본 출원에서 참고문헌으로 게재된 미국 특허 US-A 5,230,011호(PHN 13.500) 및 미국 특허 출원 번호 08/704200호(PHN 15.428)에서 기술된 바와 같은 원형 CORDIC 이 될 수도 있다.
도 2는 혼합기(M)의 일실시예를 더욱 상세히 도시한다. 이 실시예에서, 혼합기(M)는 승산기(VER) 및 가산기(OPT)를 구비한다.
혼합기(M)에서, 입력 신호들(Si1 및 Si2)은 제어 발진기(V)로부터의 발진 신호들(Sv1 및 Sv2)과 혼합된다(도 1 참조). 그러면, 신호들(Sm1 및 Sm2)이 얻어진다:
Sm1 = Si1*Sv1 - Si2*Sv2
Sm2 = Si2*Sv1 + Si1*Sv2
Si1 = sinα, Si2 = cosα 및 Sv1 = cosβ, Sv2 = sinβ 이면,
다음 식이 얻어진다.
Sm1 = sinαcosβ - cosαsinβ = sin(α-β)
Sm2 = cosαcosβ + sinαsinβ = cos(α-β)
리얼 입력 신호(Si)인 경우 Si1 = Si2 이므로, 전술한 공식은 차 및 합 주파수 모두를 산출한다.
혼합기(M)는 특히 예컨대 기본 대역으로의 주파수 천이를 위해 사용된다. 이것은 입력 신호(Si)의 성분(Si1 및 Si2)들을 제어 발진기(V)로부터 발진 신호(Sv)의 성분(Sv1 및 Sv2)들과 혼합함으로써 달성된다.
AM 신호들을 복조하는 경우, 캐리어를 생성하며 그 신호를 복조하기 위한 분리 회로들을 본 발명에 따른 복조 유닛에서는 필요로 하지 않는다. 원형 CORDIC인 혼합기의 일실시예에서, 이러한 기능들은 복조 기능을 위한 승산기가 PLL에 대해 적산(product) 검출기이기 때문에 뒤섞인다(interwoven). 예컨대, AM 신호는 복조 유닛(DEM)의 출력들(O1 및 O2)에 공급된다(도 1 참조).
이후, 신호(Sm1 및 Sm2)들은 저역 통과 필터(L1 및 L2)(도 1 참조)에 의해 필터링된다.
두 개의 신호 경로들에 저역 통과 필터를 통합시킴으로써, 입력 신호들이 리얼 신호들인 경우에, 혼합에 의해 부가된 합 주파수(들)를 필터링하기 위해, 혼합된 성분 각각을 개별적으로 필터링하는 것이 가능하다. 만일 입력 신호들이 콤플렉스 신호이지만 이상적인 신호는 아니라면, 그 성분들 역시 제산하기 전에 필터링되어야 한다.
더욱이, 필터들은 PLL의 커스터머리 루프 필터 기능을 갖는다.
이 실시예에서, 제산기(DEL)의 입력들로 신호(Sd1 및 Sd2)들을 전달된다. 제산 이후, 신호(Sdel)가 얻어진다. 신호(Sdel)는 제어 발진기(V)에 인가되며 더욱이 신호(So3)(예컨대, FM 신호)로서 출력(O3)에서 이용가능하다.
신호들(Si2, Sm1, Sd1 및 Sv1)은 관련 콤플렉스 신호의 cos-성분(동상 성분)을 나타내며, 신호들(Si1, Sm2, Sd2 및 Sv2)은 관련 콤플렉스 신호의 sin-성분(직교 성분)을 나타낸다.
제산기(DEL)를 PLL에 통합시킴으로써, 입력 신호(Si)의 진폭 변화가 PLL의 제어 신호(Sdel)에 영향을 미치는 것이 방지되며, 따라서 PLL 의 록크-인 범위에 영향을 미치는 것도 방지된다.
본 발명에 따른 복조 유닛(DEM)은 라디오, 텔레비젼 및 통신 수신기 등에서 사용될 수 있다. 복조 유닛은 예컨대 비대칭 측대역을 갖는 변조된 캐리어를 수신하는 수신기(PHN 16.471), 다중 표준 신호 등을 수신하는 수신기(PHN 16.489)에서 사용될 수 있다.
제산기(DEL)는 또한 예컨대 "O"에 의한 제산에 대해 보호를 제공하는 선형 CORDIC으로 구현될 수 있다.
복조 유닛(DEM), 및 특히 PLL의 동작을 개선시키기 위하여, 록크-인(lock-in)을 저지되는 0°와 180°사이에서의 "점핑(jumping)"으로부터 PLL을 보호하는 추가의 제어를 제어 루프에 통합하는 것이 바람직하다. 이 경우에, 제산기(DEL)의 출력 신호(Sdel)가 멀티플렉서를 경유하여 발진기(V)에 인가된다. 멀티플렉서의 출력은 플립플롭을 통하여 멀티플렉서의 제 2 입력에 귀환된다.
본 실시예에서, 신호(Sd2)의 부호 비트(2의 보수(complement)에서 msb 비트)는 멀티플렉서의 제어 입력에 인가되며, 멀티플렉서는 신호(Sd2)가 포지티브인 경우 신호(Sdel)를 발진기(V)에 인가하며, 신호(Sd2)가 네거티브인 경우 플립플롭에 저장된 신호를 발진기에 인가한다. 결과적으로, PLL은 더 우수하게 록크-인(lock-in)이 되고, 예를 들면, 탄젠트(tan) 함수의 제로-크로싱(zero-crossing)에 동기한다.
신호(Sdel)를 변경되지 않은 형태로 네거티브 신호(Sd2)에서 발진기로 공급하며, 플립플롭으로 저장된 그 신호를 포지티브 신호(Sd2)에서 공급하는 것도 물론 가능하다.
본 발명에 따른 복조 유닛, 제산기 및 혼합기, 수신기, 및 방법이 본 발명의 보호범위내 임의의 방식으로도 적용될 수 있다는 것은 명백할 것이다.
청구항내의 참조 부호는 이들 청구항들을 제한하는 것으로 해석되어서는 안된다.
도시된 하드웨어 실시예 대신 그것을 CPU 내에 다른 기능들을 통합시키는 것이 가능하다. 이때 그 기능들은 소프트웨어적으로 제어된다.
본 발명은 복조 유닛 동작의 개선 가능성과 동시에 복조 유닛 및 PLL의 단순화 가능성을 제공한다. 이것은 PLL내에 제산기를 넣음으로써 달성될 수 있으며, 입력 신호의 진폭 변화로 인한 PLL 제어 신호의 변화를 방지한다.

Claims (9)

  1. 적어도 두 개의 성분들을 갖는 직교 입력 신호(quadrature input signal)를 복조하기 위한 복조 유닛으로서,
    제어 신호에 따라 직교 발진 신호를 공급하기 위한 제어 발진기, 및
    상기 직교 입력 신호를 상기 제어 발진기로부터의 상기 직교 발진 신호와 혼합하고, 적어도 두 개의 혼합된 성분들을 공급하기 위한 혼합기를 포함하며,
    상기 혼합기 및 상기 발진기는 PLL에 통합되는, 상기 복조 유닛에 있어서,
    상기 PLL 은,
    상기 적어도 두 개의 혼합된 성분들을 서로 제산하는 제산기로서, 상기 제산기의 출력 신호를 제어 신호로서 상기 발진기에 공급하되는, 상기 제산기, 및
    하나 이상의 성분들 및/또는 신호들을 필터링하기 위한 필터링 유닛을 더 포함하는 것을 특징으로 하는, 복조 유닛.
  2. 제 1 항에 있어서,
    상기 제산기는 선형 CORDIC을 포함하는 것을 특징으로 하는, 복조 유닛.
  3. 제 1 항에 있어서,
    상기 혼합기는 원형 CORDIC을 포함하는 것을 특징으로 하는, 복조 유닛.
  4. 제 1 항에 있어서,
    상기 필터링 유닛은 상기 혼합기와 상기 제산기 사이에 연결된 제 1 및 제 2 저역 통과 필터(L1, L2)를 포함하는 것을 특징으로 하는, 복조 유닛.
  5. 제 1 항에 있어서,
    상기 PLL은 플립플롭 및 멀티플렉서를 포함하고, 혼합된 성분의 포지티브 또는 네거티브 값 중 하나가 상기 제산기의 입력들 중 하나에서 수신되는 경우 상기 제산기의 출력 신호만을 상기 제어 발진기에 인가하고, 그 밖의 경우 상기 플립플롭에 저장된 값을 공급하는 것을 특징으로 하는, 복조 유닛.
  6. 복조 유닛에서 사용을 위한 제산기에 있어서,
    상기 제산기는 적어도 두 개의 혼합된 성분들을 서로 제산하고, 상기 제산기의 출력 신호를 제어 신호로서 공급하도록 적응된 것을 특징으로 하는, 제산기.
  7. 제 1 항의 복조 유닛에 사용되는 혼합기로서,
    상기 혼합기는 직교 입력 신호와 직교 발진 신호를 혼합하고, 적어도 두 개의 혼합된 성분들을 공급하도록 적응된 것을 특징으로 하는, 혼합기.
  8. 수신될 신호를 복조될 신호로 변환하기 위한 튜너, 및 상기 복조될 신호를 복조될 직교 신호로 변환하기 위한 콤플렉스 입력 필터를 포함하는 수신기에 있어서,
    상기 수신기는 제 1 항에 청구된 바와 같은 복조 유닛을 포함하는 것을 특징으로 하는, 수신기.
  9. 적어도 두 개의 성분들을 갖는 직교 입력 신호의 복조 방법으로서,
    직교 발진 신호가 제어 신호에 따라 공급되며,
    상기 직교 입력 신호는 상기 직교 발진 신호와 혼합되고, 적어도 두 개의 혼합된 성분들이 공급되는, 상기 복조 방법에 있어서,
    상기 적어도 두 개의 혼합된 성분들을 서로 제산하고, 상기 발진 신호를 생성하기 위한 제어 신호로서 상기 제산의 결과인 출력 신호를 공급하는 단계, 및
    하나 이상의 성분들 및/또는 신호들을 필터링하는 단계를 더 포함하는 것을 특징으로 하는, 복조 방법.
KR1019997006552A 1997-11-21 1998-11-13 직교 신호의 복조 방법 및 복조 유닛 Expired - Fee Related KR100616264B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97203648 1997-11-21
EP97203648.7 1997-11-21
PCT/IB1998/001808 WO1999027689A2 (en) 1997-11-21 1998-11-13 Demodulation unit and method of demodulating a quadrature signal

Publications (2)

Publication Number Publication Date
KR20000070321A KR20000070321A (ko) 2000-11-25
KR100616264B1 true KR100616264B1 (ko) 2006-08-28

Family

ID=8228955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006552A Expired - Fee Related KR100616264B1 (ko) 1997-11-21 1998-11-13 직교 신호의 복조 방법 및 복조 유닛

Country Status (5)

Country Link
US (1) US6175269B1 (ko)
EP (1) EP0965208A2 (ko)
JP (1) JP2001508634A (ko)
KR (1) KR100616264B1 (ko)
WO (1) WO1999027689A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2168869C1 (ru) * 2000-02-09 2001-06-10 Государственное конструкторское бюро аппаратно-программных систем "Связь" Способ демодуляции сигналов с относительной фазовой манипуляцией и устройство для его реализации
KR20020000895A (ko) 2000-03-21 2002-01-05 롤페스 요하네스 게라투스 알베르투스 통신 시스템
US7031992B2 (en) * 2000-09-08 2006-04-18 Quartics, Inc. Hardware function generator support in a DSP
US20030220086A1 (en) * 2002-05-23 2003-11-27 Icefyre Semiconductor Corporation Oscillator frequency offsets
US7508451B2 (en) * 2004-04-30 2009-03-24 Telegent Systems, Inc. Phase-noise mitigation in an integrated analog video receiver
KR101039451B1 (ko) * 2004-04-30 2011-06-07 텔레전트 시스템즈, 인크. 집적 아날로그 비디오 수신기
US7453288B2 (en) * 2006-02-16 2008-11-18 Sigmatel, Inc. Clock translator and parallel to serial converter
US7856464B2 (en) * 2006-02-16 2010-12-21 Sigmatel, Inc. Decimation filter
US7724861B2 (en) * 2006-03-22 2010-05-25 Sigmatel, Inc. Sample rate converter
US7792220B2 (en) * 2006-12-19 2010-09-07 Sigmatel, Inc. Demodulator system and method
US7577419B2 (en) * 2006-12-19 2009-08-18 Sigmatel, Inc. Digital mixer system and method
US7831001B2 (en) * 2006-12-19 2010-11-09 Sigmatel, Inc. Digital audio processing system and method
US7729461B2 (en) * 2006-12-22 2010-06-01 Sigmatel, Inc. System and method of signal processing
US8140039B2 (en) 2007-09-10 2012-03-20 The Hong Kong University Of Science And Technology Quadrature-input quadrature-output divider and phase locked loop frequency synthesizer or single side band mixer
RU2435323C2 (ru) * 2010-01-11 2011-11-27 Государственное образовательное учреждение высшего профессионального образования "Тамбовский государственный технический университет" (ГОУ ВПО ТГТУ) Способ передачи информации с помощью шумоподобных сигналов

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579100A1 (de) * 1992-07-14 1994-01-19 Daimler-Benz Aerospace Aktiengesellschaft Verfahren und Einrichtung zur Phasenkorrektur im Basisband eines PSK-Empfängers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0305604B1 (en) * 1987-09-03 1992-06-03 Koninklijke Philips Electronics N.V. Receiver comprising parallel signal paths
NL9002489A (nl) * 1990-11-15 1992-06-01 Philips Nv Ontvanger.
GB9116051D0 (en) * 1991-07-24 1991-09-11 Phase Track Limited Am receiver system
US5696797A (en) * 1994-07-22 1997-12-09 Motorola, Inc. Demodulator with baseband doppler shift compensation and method
KR100346966B1 (ko) 1994-09-02 2002-11-30 코닌클리케 필립스 일렉트로닉스 엔.브이. 직교솎음단을갖는수신기및디지탈신호처리방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579100A1 (de) * 1992-07-14 1994-01-19 Daimler-Benz Aerospace Aktiengesellschaft Verfahren und Einrichtung zur Phasenkorrektur im Basisband eines PSK-Empfängers

Also Published As

Publication number Publication date
JP2001508634A (ja) 2001-06-26
WO1999027689A3 (en) 1999-08-12
WO1999027689A2 (en) 1999-06-03
US6175269B1 (en) 2001-01-16
EP0965208A2 (en) 1999-12-22
KR20000070321A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
KR100616264B1 (ko) 직교 신호의 복조 방법 및 복조 유닛
US5857004A (en) Digital data receiver
KR960015838B1 (ko) 다방식 대응의 수신 장치
JP4236059B2 (ja) 周波数変換回路
JP3384802B2 (ja) コンパチブル高精細度テレビジョン信号の受信装置
US4528522A (en) FM Transceiver frequency synthesizer
EP0546088B1 (en) Frequency modulated synthesizer using low frequency offset mixed vco
KR20010014349A (ko) 제로 중간 주파수 직교 복조기를 위한 ｄｃ 옵셋 보상
US4607393A (en) Receiver circuit comprising two phase control loops
EP0810750A2 (en) Digital broadcast receiver
JPH0548483A (ja) 周波数変換回路
JPH09512408A (ja) 組み合わされたｔｖ／ｆｍ受信機
US7535976B2 (en) Apparatus and method for integration of tuner functions in a digital receiver
US5175626A (en) Apparatus providing a clock signal for a digital television receiver in response to a channel change
US6895063B1 (en) Frequency changer and digital tuner
US5604746A (en) Digital data receiver
US5193103A (en) Digital phase locked loop circuit
US5371902A (en) Method and apparatus for recovering baseband signals from in-phase and quadrature-phase signal components having phase error therebetween
HK1045914A1 (en) Frequency converting system for fm signals
US6704554B1 (en) Frequency modulation receiver in particular for an RDS application
KR100306213B1 (ko) 브이에스비/큐에이엠 공용 수신기의 브이에스비 파일럿 톤제거장치 및 방법
JP3594042B2 (ja) Ｐｌｌの制御回路および送受信回路
JP3692690B2 (ja) 周波数シンセサイザおよび受信機および周波数変調器
JP2795095B2 (ja) 受信チャンネル選択復調装置
JPH08237156A (ja) Ｂｓ受信機能内蔵テレビジョン受信機

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19990720

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20031112

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050830

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060525

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060821

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060822

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20090820

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20090820

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee