[go: up one dir, main page]

KR100615502B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100615502B1
KR100615502B1 KR1019990031915A KR19990031915A KR100615502B1 KR 100615502 B1 KR100615502 B1 KR 100615502B1 KR 1019990031915 A KR1019990031915 A KR 1019990031915A KR 19990031915 A KR19990031915 A KR 19990031915A KR 100615502 B1 KR100615502 B1 KR 100615502B1
Authority
KR
South Korea
Prior art keywords
film
hydrogen
semiconductor
laser beam
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990031915A
Other languages
English (en)
Other versions
KR20000017056A (ko
Inventor
고사인드하람팰
유스이세쯔오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20000017056A publication Critical patent/KR20000017056A/ko
Application granted granted Critical
Publication of KR100615502B1 publication Critical patent/KR100615502B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

다결정 Si 막을 그 활성 영역으로 갖는 박막 트랜지스터의 제조 방법에 있어서, 비정질-상 Si 막이 먼저 형성되고, 펄스 레이저 빔이 Si 막을 결정화하도록 조사되어 다결정 Si 막을 형성한다. 전극이 소스 영역 및 드레인 영역 상에 형성된 이후에, 수소-함유 막으로서의 SiNX 막이 전체 표면 상에 형성된다. SiNX 막을 가열하도록 펄스 레이저 빔을 조사함에 의해, SiNX 막내의 수소는 다결정 Si 막으로 확산되어 이를 수소화하고 다결정 Si 막내의 결정 입계를 따라 트랩 밀도를 감소시킨다.
플라스틱 기판, 보호막, 게이트 전극, 게이트 절연막, 소스 영역, 드레인 영역, 전극, 펄스 레이저 빔

Description

반도체 장치 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 2는 본 발명의 제1 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 3은 본 발명의 제1 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 4은 본 발명의 제1 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 5은 본 발명의 제1 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 6은 샘플의 게이트 전압 대 드레인 전류 특성의 펄스 레이저 빔의 조사 펄스의 조사 에너지 밀도 및 갯수에 대한 의존성을 도시하는 도면 - 여기서 샘플은 본 발명의 제1 실시예에 따른 박막 트랜지스터 제조 방법에 의해 마련됨 -.
도 7은 펄스 레이저 빔의 펄스 조사 수에 따른 샘플의 게이트 전압 대 드레인 전류 특성의 의존성을 도시한 도면 - 여기서 샘플은 100 mJ/㎠의 펄스 에너지 빔의 조사 에너지 밀도하의 제1 실시예에 따른 박막 트랜지스터 제조 방법에 의해 마련됨 -.
도 8은 도 7로부터 얻어진 펄스 레이저 빔의 조사 펄스의 수와 20V의 게이트 전압 하의 드레인 전류 사이의 관계를 도시하는 그래프.
도 9는 펄스 레이저 빔의 조사 에너지 밀도를 40mJ/㎠에서 100mJ/㎠까지 10mJ/㎠씩 단계형으로 증가시키고 각 조사 밀도에 대해 펄스의 수를 100 펄스로 고정시킴에 의해 제1 실시예에 따른 박막 트랜지스터 제조 방법에 의해 마련된 샘플의 게이트 전압과 드레인 전류 사이의 관계를 도시하는 그래프.
도 10은 본 발명의 제2 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 11은 본 발명의 제3 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 12는 본 발명의 제3 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 13은 본 발명의 제3 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 14는 본 발명의 제3 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 15는 본 발명의 제3 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도.
도 16는 본 발명의 제3 실시예에 따른 박막 트랜지스터 제조 방법을 설명하 는 횡단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 플라스틱 기판
2 : 보호막
3 : 게이트 전극
4 : 게이트 절연막
6 : SiO2 막
8 : 소스 영역
9 : 드레인 영역
12, 13 : 전극
14 : SiNX 막
15 : 펄스 레이저 빔
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 박막 트랜지스터의 제조의 이용에 적합한 반도체 장치 제조 방법에 관한 것이다.
종래의 박막 트랜지스터(TFT)에서, 그 활성 영역은 예를 들면 다결정 실리콘(Si) 막으로 제조된다. 이러한 유형의 박막 트랜지스터를 제조하는 경우, 다결정 실리콘 막은 통상적으로 수소화되어 활성 영역을 형성하는 다결정 Si 막의 결정 입자 경계의 트랩(trap) 밀도를 감소시켜서 박막 트랜지스터의 동작 특성을 개선한다. 여기서, 다결정 Si 막의 수소화는 먼저 수소를 함유하는 질화 실리콘 (SiNX) 막과 같은 수소 함유막을 다결정 Si 막 상에 형성하고, 다음으로 약 300℃ 이상의 온도에서 기판을 어닐링함으로써 수행된다.
반면에, 폴리에테르 설폰(PES) 및 폴리에틸렌 테레프탈레이트(PET)의 플라스틱 기판이 최근에 박막 트랜지스터의 기판으로서 이용되었다.
그러나, 폴리에테르 설폰의 플라스틱 기판의 내열 온도는 약 200℃이고, 폴리에틸렌 테레프탈레이트의 내열 온도는 약 100℃이다. 상기 양자 모두는 유리 기판의 내열 온도보다 더 낮으며, 아래와 같은 문제점을 갖는다.
즉, 다결정 Si 막의 수소화를 위해, 종래의 기술로는 기판을 300℃ 또는 그 이상으로 가열해야 한다. 기판이 유리 기판인 경우, 처리는 잘 수행된다. 그러나, 상술한 것처럼 낮은 내열 온도를 갖는 PES 또는 PET 플라스틱 기판을 이용하는 경우, 기판은 처리 온도를 견딜 수 없다. 그러므로, 박막 트랜지스터를 제조하기 위한 공정은 플라스틱 기판의 내열 온도보다 높지 않은 온도에서 다결정 Si 막을 수소화(hydrogenating)할 수 있는 기술이 필요하다.
그러므로, 본 발명의 목적은 기판이 플라스틱 기판과 같이 낮은 내열 온도를 갖는 종류인 경우라도 그 기판을 손상시키지 않고 반도체 막을 수소화할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명에 따르면, 반도체 장치 제조 방법은 아래의 단계
기판 상에 반도체 막을 형성하는 단계,
반도체 막 상에 수소-함유막을 형성하는 단계, 및
펄스 에너지 빔을 조사해서 수소-함유막을 가열함으로써 수소-함유막 내의 수소를 반도체 층으로 확산시키는 단계
를 포함한다.
본 발명에서, 예를 들면 300℃이하의 내열 온도를 갖는 저-내열 기판이 기판으로서 이용될 수 있다. 이러한 유형의 기판의 예로는 그 내열 온도가 약 200℃인 폴리에테르 설폰의 플라스틱 기판, 내열 온도가 약 100℃인 폴리에틸렌 테레프탈레이트의 플라스틱 기판이 있다. 또 다른 예로는 폴리메틸 메타아크릴레이트(PMMA)의 플라스틱 기판 및 폴리카보네이트(PC)의 플라스틱 기판이 있다. 일반적으로 반도체 막으로서는 비정질 반도체 막과 같은 다결정 반도체 막 또는 비단결정 반도체 막이 이용된다. 그러나, 단결정 반도체 막 또한 이용가능하다. 더욱 특히, 예를 들면 다결정 실리콘 막, 비정질 실리콘 막 또는 단결정 실리콘 막은 반도체 막으로 이용된다. 일반적으로 수소-함유막으로서는 수소 함유 절연막이 이용된다. 그러나, 수소 함유 반도체 막 또한 이용 가능하다. 더욱 특히, 예를 들면 수소 함유 질화 실리콘막 또는 비정질 실리콘 막이 수소-함유막으로서 이용된다. 펄스 에너지 빔은 수소-함유막 측으로부터 수소-함유막을 형성한 기판 상에 조사된다.
본 발명에서, 레이저 빔이 일반적으로 펄스 에너지 빔으로서 이용된다. 레이저 빔이외에, 전자 빔 및 이온 빔이 펄스 에너지 빔으로서 이용 가능하다. 펄스 에너지 빔은 예를 들면 수소-함유막 측으로부터 수소-함유막을 형성한 기판으로 조사된다. 본 발명에서, 펄스 에너지 빔은 양호하게는 수소-함유막에 의해 흡수되는 파장을 가져서 수소-함유막이 펄스 에너지 빔의 조사에 의해 효율적으로 가열되도록 보장한다. 펄스 에너지 빔이 수소-함유막에 의해 흡수되지 않고 하부의 반도체 막에 의해 흡수되는 경우, 반도체 막의 가열은 수소-함유막을 가열하게 된다. 그러므로, 그러한 펄스 에너지 빔이 이용될 수 있다. 에너지 밀도, 펄스 에너지 빔의 펄스 수 및 펄스 폭은 양호하게는 반도체 막을 용융시키지 않도록 결정된다. 별도로는, 반도체 막을 기판 상에 제조하고 나서 반도체 막 상에 수소-함유막을 제조하기 이전에 다른 펄스 에너지 빔을 반도체 막에 조사함에 의해 반도체 막은 결정화되고 재결정화된다. 이러한 경우, 예를 들면, 수소-함유막을 가열하기 위해 이용되는 펄스 에너지 빔의 에너지 밀도는 반도체 막을 결정 또는 재결정하는데 이용되는 다른 펄스 에너지 빔의 에너지 밀도보다 더 낮도록 결정된다.
상술한 약술된 구조를 갖는 본 발명에 따르면, 펄스 에너지 빔을 조사함에 의해 반도체 막이 수소화되므로, 수소-함유막을 가열하게 되어, 수소-함유막내의 수소를 반도체 막으로 확산하게 되어, 수소-함유막을 선택적으로 가열하게 되어, 반도체 막은 기판이 플라스틱 기판과 같은 낮은 내열 온도를 갖는 기판인 경우에도 기판을 손상시키지 않고 수소화될 수 있다.
본 발명의 상술한 및 다른 목적, 특징 및 이점은 첨부된 도면과 결부하여 이해될 아래의 상세한 설명으로부터 명백해진다.
본 발명의 실시예가 첨부된 도면을 참조하여 아래에 설명된다.
본 발명의 제1 실시예가 먼저 설명된다. 본 명세서에서 설명된 것은 그 활성 영역이 다결정 Si 막인 하부-게이트 형 박막 트랜지스터(bottom-gate-type thin-film transistor)의 제조에 관한 것이다. 도 1 내지 도 5는 제1 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도이다.
도 1에 도시된 것과 같은 제1 실시예에 따른 박막 트랜지스터 제조 방법에 있어서, 예를 들면 그 내열 온도가 약 200℃인 폴리에스테르 설폰(PES)으로 제조된 플라스틱 기판(1) 상에 예를 들면 저온 플라즈마 화학 기상 증착(CVD)에 의해 이산화 실리콘(SiO2)과 같은 보호막(2)이 형성된다. Al 막이 전체 표면 상에 형성된 다음에, Al 막이 선정된 구성으로 패턴화되어 게이트 전극(3)을 제조한다. 예를 들면, Ta 또는 Mo가 또한 게이트 전극(3)의 재료로서 Al 대신에 이용가능하다.
그 후, 예를 들면 약 150nm 두께의 SiO2의 게이트 절연막(4), 약 30nm 두께의 비정질 막(5), 및 예를 들면 50 내지 100nm 두께의 SiO2 막(6)이 전체 표면 상에 예를 들면 스퍼터링에 의해 순차적으로 형성되어, 게이트 전극을 덮는다. 게이트 절연막(4)을 제조할 때 이들 게이트 절연막(4), Si 막(5) 및 SiO2 막(6)의 스퍼터링 예의 조건에서, 타겟은 Si이고, 처리 개스는 헬륨(He) 및 산소(O2)의 혼합 개스이며, He 개스와 O2 개스의 유량(flow rate)은 50sccm 및 5 sccm이고, 방전 력(electric discharge power)은 150W이다. Si 막(5) 제조시, Si는 타겟으로 이용 되며, He 개스는 처리 개스로 이용되며, He 개스의 유량은 50 sccm이고, 그 압력은 5mTorr이고, 방전력은 150W이다. SiO2 막(6) 제조시에, Si가 타겟으로 이용되며, He 및 O2 의 혼합 개스가 처리 개스로 이용되며, He 개스 및 O2 개스의 유량은 50 sccm 및 5 sccm이고, 방전력은 100W이다.
그 후, 게이트 전극(3)과 실질적으로 동일한 형태를 갖는 레지스트 패턴(7)이 게이트 전극(3) 상에 SiO2 막(6)의 일부 상에 형성된다. 이러한 레지스트 패턴(7)을 마스크로서 이용하여, SiO2 막(6)이 에칭에 의해 패턴화된다. 결과적으로, 게이트 전극(3)과 동일한 구성의 SiO2 막(6)이 게이트 절연막(4)과 Si 막(5)을 통해 게이트 전극(3) 위에 형성된다.
그 후, 도 2에 도시된 것처럼, 이들 레지스트 패턴(7) 및 SiO2 막(6)을 마스크로서 이용하여 레지스트 패턴(7)을 SiO2 막(6) 상에 유지하면서, P와 같은 n-형 불순물이 예를 들면 플라즈마 도핑에 의해 Si 막(5)으로 선택적으로 도핑된다. 결과적으로, n+-형 소스 영역(8) 및 드레인 영역(9)이 SiO2 막(6)과 자기 정렬 방식으로 즉, 게이트 전극(3)과 자기 정렬 방식으로 Si 막(5)내에 형성된다.
다음으로, 레지스트 패턴(7)이 제거된 이후에, 펄스 레이저 빔(10)이 Si 막(5)의 측면으로부터 기판에 조사되어 Si 막(5)을 어닐링한다. 펄스 레이저 빔(10)을 이용한 레이저 어닐링의 결과로서, 비정질 상태 Si 막(5)이 결정화된다. 도 3은 비정질 Si 막(5)의 결정화 이후의 측면을 도시하며, 참조 번호 11은 결정화의 결과로서의 다결정 막을 표시한다. 다결정 Si 막(11)은 박막 트랜지스터의 활성 영역을 형성한다. 이러한 경우, 펄스 레이저 빔(10)의 적절한 종류 및 Si 막(5)의 두께가 Si 막(5)이 펄스 레이저 빔(10)에 의해 선택적으로 가열되는 것을 보장하도록 양호하게 선택된다. 펄스 레이저 빔(10)의 조사 에너지 밀도는 예를 들면 Si 막이 실질적으로 용융되지 않으나 효과적으로 어닐링되는 것을 보장하는 값으로 선택된다. 구체적으로, 예를 들면 308 nm 파장의 XeCl 엑시머 레이저가 레이저 어닐링의 광 소스로 이용된다. Si 막이 30nm 두께인 경우, 레이저 어닐링에 대해 펄스 레이저 빔(10)의 조사 에너지 밀도는 200mJ/㎠이고, 펄스 폭은 30ns이고, 조사 펄스의 수는 1000 펄스로 설정된다.
도 4에 도시된 것처럼, 에칭에 의해 다결정 Si 막(11)이 선정 구조로 패턴화되어 각 박막 트랜지스터에 대해 각각의 위치를 고립시킨다. 순차적으로, 예를 들면 Al로 제조된 전극(12 및 13)이 예를 들면 스퍼터링 및 리프트-오프(lift-off)에 의해 소스 영역(8) 및 드레인 영역(9)에 해당하는 다결정 Si 막(11)의 위치 상에 형성된다.
도 5에 도시된 것처럼, 100nm 두께의 질화 실리콘(SiNX) 막(14)가 저온 플라즈마 CVD에 의해 전체 표면 상에 형성된다. SiNX 막(14)을 제조하기 위한 예의 조건으로는, SiH4, NH3 및 N2의 혼합 개스가 처리 개스로서 이용되며, SiH 4 개스의 유량은 10 sccm이고, NH3의 유량은 40sccm, N2의 유량은 135sccm이며, 압력은 100mTorr이고, 플라즈마 전력은 40W이다. SiNX 막(14)은 그 내부에 수소를 함유하고, 후술하는 다결정 Si 막(11)의 수소화 동안 수소 공급원의 역할을 한다.
그 이후에, 펄스 레이저 빔(15)은 수소-함유막으로서 SiNX 막(14)의 측면으로부터 기판 상에 조사되어 SiNX 막(14)을 가열하여, 수소를 SiNX 막(14)로부터 다결정 Si 막(11)으로 확산하여 이를 수소화하고, 결국 다결정 Si 막(11)의 결정 입계(粒界)를 따라 댕글링(dangling) 결합을 불활성화하여 트랩 밀도를 감소시킨다. 동시에, 소스 영역(8) 및 드레인 영역(9)에 접속된 전극(12 및 13)이 신터링(sintered) 되어, 그 오믹 특성이 개선된다.
이러한 경우, 펄스 레이저 빔(15)은 양호하게는 SiNX 막(14)에 의해 흡수되는 파장을 가져서 SiNX 막(14)이 펄스 레이저 빔(15)의 조사에 의해 효과적으로 가열되도록 보장한다. 펄스 레이저 빔(15)이 SiNX 막(14)에 의해 흡수되지 않는 경우라도, 하부 다결정 Si 막(11)에 의해 흡수되는 한 유사하게 이용될 수 있고 SiNX 막(14)을 간접적으로 가열할 수 있다. 그러나, 펄스 레이저 빔(15)이 적외광인 경우, SiNX 막(14) 아래의 전극(12, 13), 플라스틱 기판(1) 등이 가열되고, 그 온도는 증가할 것이다. 그러므로, 상대적으로 짧은 파장을 갖는 이들은 펄스 레이저 빔(15)으로서 적합하게 된다.
펄스 레이저 빔(15)의 조사 에너지 밀도, 펄스 폭, 및 조사 펄스의 수는 다결정 Si 막(11)이 실질적으로 용융되지 않고 SiNX 막(15)가 효과적으로 가열되도록 보장하는 값으로 선택된다. 선택적으로, 펄스 레이저 빔(15)의 조사 에너지 밀도는 상술한 것처럼 비정질 Si 막(5)을 결정화함에 의해 다결정 Si 막(11)을 제조하는데 이용되는 펄스 레이저 빔(10)의 조사 에너지 밀도보다 더 낮도록 선택된다. 이러한 경우, 예를 들면 파장 308nm의 XeCl 엑시머 레이저가 펄스 레이저 빔(15)의 광원으로서 이용되며, 펄스 레이저 빔(15)의 조사 에너지 밀도는 40mJ/㎠ 보다 낮지 않고 200mJ/㎠보다 높지 않도록 선택되며, 양호하게는 60mJ/㎠ 보다 낮지 않고 140mJ/㎠보다 높지 않는 즉 100mJ/㎠로 선택되며, 펄스 폭은 30nm이며, 조사 펄스의 수는 1 펄스에서 104 펄스이며, 양호하게는 1 내지 103 펄스 즉, 예를 들면 400 펄스이다. 수소화 동안의 플라스틱 기판(1)의 온도는 거의 실온이다.
상술한 단계들을 통해, 그 능동 영역으로서 다결정 Si 막을 포함하는 하부-게이트 형 박막 트랜지스터가 완성된다. 제1 실시예에서의 모든 상술한 공정은 플라스틱 기판(1)의 내열 온도보다 높은 않은 온도에서 수행된다.
펄스 레이저 빔(15)을 조사하여 SiNX 막(14)으로부터 다결정 Si 막(11)으로 확산됨에 의한 수소화의 결과로서 다결정 Si 막(11)내의 결정 입계의 트랩 밀도를 감소시키는 결과를 실험적으로 확증하기 위해, 본 발명자는 펄스 레이저 빔(15)의 조사 에너지 밀도 및 조사 펄스의 수를 변경함에 의한 제1 실시예에 따른 박막 트랜지스터 제조 방법에 의해 박막 트랜지스터의 샘플을 마련하고, 조사 펄스의 조사 에너지 밀도 및 수가 상이한 이들 샘플에 대한 게이트 전압 대 드레인 전류 특성을 조사하였다.
펄스 레이저 빔(15)의 조사없이 마련된 샘플은 다결정 Si 막(11)내의 결정 입계의 트랩 밀도가 높고 채널이 게이트 전압의 인가에 의해서도 잘 제조되지 않으므로 양호한 게이트 전압 대 드레인 전류 특성을 얻을 수 없다. 대조적으로, 조사 에너지 밀도가 40mJ/㎠로부터 점차 증가하면서 펄스 레이저 빔의 조사 펄스의 수를 15 내지 100 펄스로 고정시킴에 따라서, 조사 에너지 밀도가 80 mJ/㎠로 증가되는 경우 게이트 전압 대 드레인 전류 특성에 변화가 관찰된다.
도 6은 펄스 레이저 빔(15)의 조사 에너지 밀도 및 조사 펄스의 수에 대한 제1 실시예에 따른 박막 트랜지스터 제조 방법에 의해 마련된 샘플의 게이트 전압 대 드레인 전류 특성의 의존성을 도시하는 그래프이다. 도 6에서, 횡좌표는 게이트 전압(V)를 도시하고, 세로 좌표는 드레인 전류(A)를 도시하며, 그래프 a는 조사 에너지 밀도가 80mJ/㎠이고 조사 펄스의 수가 100 펄스인 경우에 얻어지는 샘플의 게이트 전압 대 드레인 전류 특성, 그래프 b는 조사 에너지 밀도가 90mJ/㎠이고 조사 펄스의 수가 100 펄스인 경우에 얻어지는 샘플의 게이트 전압 대 드레인 전류 특성, 그래프 c는 조사 에너지 밀도가 90mJ/㎠이고 조사 펄스의 수가 500 펄스인 경우에 얻어지는 샘플의 게이트 전압 대 드레인 전류 특성, 그래프 d는 조사 에너지 밀도가 100mJ/㎠이고 조사 펄스의 수가 100 펄스인 경우에 얻어지는 샘플의 게이트 전압 대 드레인 전류 특성, 그래프 e는 조사 에너지 밀도가 100mJ/㎠이고 조사 펄스의 수가 500 펄스인 경우에 얻어지는 샘플의 게이트 전압 대 드레인 전류 특성을 도시한다.
도 6으로부터, 펄스 레이저 빔의 조사 펄스의 수가 100 펄스인 경우, 게이트 전압 대 드레인 전류 특성은 조사 에너지 밀도가 80mJ/㎠(그래프 a)에서 90mJ/㎠(그래프 b)로 또한 100mJ/㎠(그래프 d)로 증가할수록 개선된다. 도 6으로부터 조사 에너지 밀도가 90mJ/㎠인 경우, 게이트 전압 대 드레인 전류 특성은 조사 펄스의 수를 100 펄스(그래프 b)에서 500 펄스(그래프 c)로 증가함에 의해 더욱 개선되고, 또한 조사 에너지 밀도가 100 mJ/㎠인 경우, 게이트 전압 대 드레인 전류 특성은 조사 펄스의 수를 100 펄스(그래프 d)에서 500 펄스(그래프 e)로 증가함에 의해 유사하게 개선된다.
도 7은 조사 펄스의 수에 대한 펄스 레이저 빔의 조사 에너지 밀도를 15 내지 100mJ/㎠로 설정한 제1 실시예에 따른 박막 트랜지스터 제조 방법에 의해 간략히 마련된 게이트 전압 대 드레인 전류 특성의 의존성을 도시하는 그래프이다. 도 7에서, 횡좌표는 게이트 전압(V)를 도시하고, 세로 좌표는 드레인 전류(A)를 도시하며, 그래프 a는 조사 펄스의 수를 100 펄스로 설정함에 의해 얻어지는 샘플의 게이트 전압 대 드레인 전류 특성, 그래프 b는 조사 펄스의 수가 500 펄스인 경우에 얻어지는 샘플의 게이트 전압 대 드레인 전류 특성, 그래프 c는 조사 펄스의 수가 1000 펄스인 경우에 얻어지는 샘플의 게이트 전압 대 드레인 전류 특성을 도시한다. 비교를 목적으로, 도 7은 또한 펄스 레이저 빔(15)을 조사하지 않고 마련된 샘플의 게이트 전압 대 드레인 전류의 특성을 그래프 d로 도시한다. 도 8은 도 7로부터 얻어진 펄스 레이저 빔(15)의 조사 펄스의 수와 게이트 전압이 20V인 경우의 드레인 전류 사이의 관계를 도시하는 그래프이다. 도 8에서, 횡좌표는 조사 펄스의 수를 도시하고, 세로 좌표는 게이트 전압이 20V인 경우의 드레인 전류(A)의 값을 도시한다.
도 7 및 8로부터 드레인 전류는 펄스 레이저 빔(15)의 펄스의 조사 수가 증가함에 따라 드레인 전류는 증가함이 명백하다. 펄스 레이저 빔(15)이 거의 1000 펄스에 의해 조사되는 경우, 일반 박막 트랜지스터 즉, 기판으로서 유리 기판이 이용되고 이를 수소화하기 위해 300℃ 또는 더 높은 온도에서 활성 영역을 형성하는 다결정 Si 막을 어닐링함에 의한 일반 박막 트랜지스터와 비교해서 등가 또는 더 고도한 특성이 얻어진다. 그러므로, 조사 에너지 밀도가 40mJ/㎠이더라도, 예를 들면 조사 펄스의 수를 증가시킴에 의해 만족할 만한 특성이 얻어질 것이다.
도 9는 펄스 레이저 빔의 조사 에너지 밀도를 40mJ/㎠에서 100mJ/㎠로 10mJ/㎠씩 점증시키고 각 조사 밀도에 대해 펄스의 수를 100 펄스로 고정시킴에 의한 제1 실시예에 따른 박막 트랜지스터 제조 방법에 의해 마련된 샘플의 게이트 전압 대 드레인 전류의 관계를 도시하는 그래프이다. 도 9에서, 횡좌표는 게이트 전압(V)을 도시하고, 세로 좌표는 드레인 전류(A)를 도시한다. 도 9에 도시된 것처럼, 40mJ/㎠, 50mJ/㎠, 60mJ/㎠, 70mJ/㎠, 80mJ/㎠, 90mJ/㎠ 및 100mJ/㎠의 조사 에너지 밀도를 갖는 펄스 레이저 빔(15)의 100 펄스에 의해 조사함에 의해 마련된다.
상술한 것처럼, 다결정 Si 막을 수소화하기 위해 이용되는 펄스 레이저 빔(15)의 조사 에너지 밀도 및 조사 펄스의 수를 증가시킴에 의해, 박막 트랜지스터의 게이트 전압 대 드레인 전류 특성이 개선된다. 이는 펄스 레이저 빔(15)의 조사 에너지 밀도와 조사 펄스의 수를 증가함에 따른 다결정 Si 막(11)의 수소화를 촉진함에 의한 결과로서, 결국 다결정 Si 막(11)내의 결정 입계의 트랩 밀도를 효율적으로 감소시키게 된다. 그러므로, 펄스 레이저 빔(15)을 조사하여 SiNX 막(14)을 선택적으로 가열하게 되어, 플라스틱 기판(1)의 내열 온도보다 높지 않은 온도하에서 다결정 Si 막(11)이 수소화될 수 있음이 확인되었다.
상술한 것처럼, 제1 실시예에 따르면, 플라스틱 기판(1)을 이용하는 박막 트랜지스터 제조 공정에 있어서, 수소-함유층으로서의 SiNX(14)이 펄스 레이저 빔(15)을 조사함에 의해 가열되어 SiNX 막(14)로부터 수소를 다결정 Si 막(11)로 확산시켜서 박막 트랜지스터의 활성 영역을 형성하기 때문에, SiNX 막(14)은 선택적으로 가열될 수 있다. 그러므로, 플라스틱 기판이 낮은 열 저항을 가지는 경우(이 경우, 내열 온도는 약 200℃)라도, 다결정 Si 막(11)의 수소화는 플라스틱 기판(1)의 내열 온도 보다 높지 않은 온도에서 수행될 수 있으며, 플라스틱 기판(1)은 손상으로부터 보호될 수 있다.
또한, 다결정 Si 막(11)의 수소화에 의해, 다결정 Si 막(11)내의 결정 입계의 트랩 밀도는 효과적으로 감소될 수 있으며, 이는 양호한 동작 특성을 갖는 박막 트랜지스터의 제조를 보장한다. 이러한 경우, 또한, 다결정 Si 막(11)이 먼저 다결정 Si 막(11) 상에 전극(12 및 13)을 형성하고 그 위에 수소-함유막으로서 SiNX 막(14)을 형성함에 의해 수소화되고 그후 펄스 레이저 빔(15)을 조사하여 SiNX 막(14)을 가열하므로, 전극(12 및 13)의 오믹 특성은 개선될 수 있고 동시에 다결 정 Si 막(11) 내의 결정 입계의 트랩 밀도를 감소시킨다.
결과적으로, 제1 실시예는 온도를 200℃ - 이는 플라스틱 기판의 내열 온도임 - 가 넘지 않도록 유지하므로, 다결정 Si 막(11)의 수소화를 포함하는 모든 공정을 통해, 플라스틱 기판(1)은 결코 어떠한 공정에서도 손상되지 않는다.
다음에는 제2 실시예가 설명된다. 도 10은 제2 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도이다. 도 10에서, 제1 실시예의 것과 동일 또는 등가의 소자 또는 부분은 동일한 참조 번호로 표기되었다.
제2 실시예에 따른 박막 트랜지스터 제조 방법에 있어서, SiNX 막(14)가 수소-함유막으로서 형성되는 도 5에 도시된 단계까지의 처리는 상술한 제1 실시예와 동일한 흐름으로 진행된다.
그 후, 도 10에 도시된 것처럼, 예를 들면, 몰리브데늄(Mo)으로 된 금속 막이 SiNX 막(14) 상에 형성된다. Mo 외에는, 탄탈룸(Ta) 또는 텅스텐(W)가 금속 막(16)의 재료로서 이용될 수 있다. 그 후, 예를 들면 제1 실시예와 동일한 방식으로, 펄스 레이저 빔(15)이 금속 막(16)의 측면으로부터 기판 상에 조사된다. 이러한 경우, 펄스 레이저 빔(15)은 금속 막(16)에 의해 흡수되고, 금속 막(16)이 가열되므로, 하부 SiNX 막(14)이 가열된다. 결과적으로, 제1 실시예와 동일한 방식으로, SiNX 막(14)이 다결정 Si 막(11)으로 확산되어 수소화시키고, 다결정 Si 막(11)내의 결정 입계에 따른 댕글링 결합이 불활성화되어 트랩 밀도를 감소시킨다. 그러므로, 금속 막(16)이 제거된다.
다른 측면에서, 제2 실시예에 따른 박막 트랜지스터 제조 방법은 제1 실시예와 동일하다. 그러므로, 그 설명이 생략된다.
제2 실시예는 또한 제1 실시예의 것과 동일한 효과를 갖는다. 또한, 제2 실시예의 경우, 펄스 레이저 빔(15)이 금속 막(16)에 의해 흡수되므로, 금속 막(16) 아래의 막은 펄스 레이저 빔(15)의 조사로부터 보호된다.
다음으로 설명되는 것은 본 발명의 제3 실시예이다. 그 활성 영역으로서 다결정 Si 막을 포함하는 상부-게이트 형 박막 트랜지스터를 제조하는 것에 대해 설명된다. 도 11 내지 도 16은 제3 실시예에 따른 박막 트랜지스터 제조 방법을 설명하는 횡단면도이다.
제3 실시예에 따른 박막 트랜지스터 제조 방법에서, 도 11에 도시된 것처럼, 그 내열 온도가 약 200℃인 예를 들면 폴리에테르 설폰으로 제조된 플라스틱 기판(1) 상에 SiO2 막과 같은 보호막(22)이 예를 들면 저온 플라즈마 CVD에 의해 형성된다. 그 후, 약 30nm 두께의 비정질-상 Si 막(23) 및 약 100nm 두께의 SiO2의 게이트 절연막(24)이 예를 들면 스퍼터링에 의해 보호막(22)의 전체 표면 상에 형성된다. 이들 Si 막(23) 및 게이트 절연막(24)의 스퍼터링 조건의 예 중에서, Si 막(23)을 제조하는 경우, Si는 타겟으로 이용되고, He 개스가 공정 개스로 이용되며, He 개스의 유량은 50sccm이고, 그 압력은 5mTorr이며, 방전력은 150W이다. 게이트 절연막(24)을 제조하는 경우, Si가 타겟으로 이용되며, He 및 O2의 혼합 개스가 처리 개스로 이용되고, He 및 O2 의 유량은 50sccm 및 5sccm이며, 방전력은 150W 이다.
다음으로, 도 12에 도시된 것처럼, 펄스 레이저 빔(25)은 Si 막(23)의 측면으로부터 기판에 조사되어 Si 막(23)을 어닐링한다. 플라즈마 레이저 빔(25)을 이용하는 레이저 어닐링의 결과로서, 비정질-상 Si 막(23)이 결정화된다. 도 12는 비정질 Si 막(23)의 결정화 이후의 측면을 도시하며, 참조 번호(26)은 결정화의 결과로서의 다결정 막을 표시한다. 다결정 Si 막(26)은 박막 트랜지스터의 활성 영역을 형성한다. 이러한 경우, 펄스 레이저 빔(25)의 적절한 종류 및 Si 막(23)의 두께가 Si 막(23)이 펄스 레이저 빔(25)에 의해 선택적으로 가열되는 것을 보장하도록 적절히 선택된다. 펄스 레이저 빔(25)의 조사 에너지 밀도는 예를 들면 Si 막이 실질적으로 용융되지 않으면서도 효과적으로 어닐링할 수 있도록 보장하는 값으로 선택된다. 구체적으로, 예를 들면 308 nm 파장의 XeCl 엑시머 레이저가 레이저 어닐링 동안 펄스 레이저 빔(25)의 광원으로서 이용된다. Si 막이 30nm 두께인 경우, 레이저 어닐링을 위해서 펄스 레이저 빔(25)의 조사 에너지 밀도는 200mJ/㎠로 설정되고, 펄스 폭은 30ns로, 조사 펄스의 수는 500 펄스로 설정된다.
도 13에 도시된 것처럼, Al 막과 같은 도전 막의 형태의 게이트 전극(27)이 게이트 절연막(24)의 전체 표면 상에 형성되며, 선정 구조의 레지스트 패턴(28)이 게이트 전극(927) 상에 형성된다. 그 후, 레지스트 패턴(28)을 마스크로서 이용하여, 게이트 전극(27) 및 게이트 절연 막(24)가 순차적으로 에칭에 의해 선정 구조로 패턴화된다.
그 후, 도 14에 도시된 것처럼, 레지스트 패턴(28)을 유지하면서, 이들 레지 스트 패턴(28), 게이트 전극(27) 및 게이트 절연막(24)을 마스크로 이용하여, P와 같은 n-형 불순물이 예를 들면 플라즈마 도핑에 의해 다결정 Si 막(26)으로 선택적으로 도핑된다. 결과적으로, n+-형 소스 영역(29) 및 드레인 영역(30)이 게이트 전극(27)과 자기 정렬 방식으로 다결정 Si 막(26)내에 형성된다. 그 후, 레지스트 패턴(28)이 제거된다.
도 15에 도시된 것처럼, 다결정 Si 막(26)이 에칭에 의해 선정 구조로 패턴화되어 각각의 박막 트랜지스터에 대한 각각의 위치를 고립시킨다. 다음으로, SiO2 막과 같은 절연막(31)이 예를 들면 CVD에 의해 전체 표면 상에 형성되며, 절연막(31)이 에칭에 의해 선택적으로 제거되어 개구(aperture)(31a 및 31b)를 형성한다. 순차적으로, Al 막 예를 들면 스퍼터링에 의해 전체 표면 상에 형성되며, 선정 구조로 패턴화되어 전극(32 및 33)을 형성한다.
도 16에 도시된 것처럼, 예를 들면 약 100nm 두께의 질화 실리콘(SiNX) 막(34) 및 예를 들면 30nm 두께의 비정질 Si 막(35)이 예를 들면 저온 플라즈마 CVD에 의해 전체 표면 상에 순차적으로 형성된다. SiNX 막(34)은 그 내부에 수소를 함유하고 후술하는 다결정 Si 막(26)의 수소화 동안 수소 공급원이된다. SiNX 막(34) 및 비정질 Si 막(35)을 제조하기 위한 조건의 예로서, SiH4, NH3 및 N2의 혼합 개스가 처리 개스로서 이용되고, SiH4의 유량은 10sccm, NH3 개스의 유량은 40sccm, N2 개스의 유량은 135sccm, 압력은 100mTorr, 플라즈마 전력은 40W이고, 기 판 온도는 100℃이다. 비정질 Si 막(35)을 제조하기 위해, SiH4 및 H2 의 혼합 개스가 처리 개스로서 이용되며, SiH4의 유량은 20sccm, H2의 유량은 80sccm, 압력은 100mTorr, 플라즈마 전력은 10W이고, 기판 온도는 100℃이다.
그 후, 펄스 레이저 빔(36)이 예를 들면 비정질 Si 막(35)의 측면으로부터 기판에 조사된다. 이러한 경우, 펄스 레이저 빔(36)이 비정질 Si 막(35)에 의해 흡수되고, 하부 SiNX 막(34)이 가열된 비정질 Si 막(3)에 의해 가열된다. 결과적으로, 수소는 SiNX 막(34)으로부터 다결정 Si 막(26)으로 확산되어 수소화하고, 다결정 Si 막(26)내의 결정 입계를 따른 댕글링 결합은 불활성화되어 트랩 밀도를 감소시킨다. 동시에, 소스 영역(29) 및 드레인 영역(30)에 접속된 전극(32 및 33)은 신터링(sintered)되고, 오믹 특성을 개선한다.
이러한 경우, 펄스 레이저 빔(36)의 조사 에너지 밀도, 펄스 폭, 및 조사 펄스의 수는 예를 들면 다결정 Si 막(26)이 실질적으로 용융되지 않고 SiNX 막(34)이 효과적으로 가열됨을 보장하는 값으로 선택된다. 또한, 펄스 레이저 빔(36)의 조사 에너지 밀도는 상술한 것과 같은 비정질 Si 막(23)을 결정화함에 의해 다결정 Si 막(26)을 제조하기 위해 이용되는 펄스 레이저 빔(25)의 조사 에너지 밀도를 낮도록 선택된다. 이러한 경우, 예를 들면 308NM 파장의 XeCl 엑시머 레이저가 펄스 레이저 빔(36)의 광원으로서 이용된다. 펄스 레이저 빔(36)의 조사 에너지 밀도, 펄스 폭, 조사 펄스의 수는 제1 실시예의 다결정 Si 막(11)의 수소화를 위한 경우와 유사하게 선택된다. 또한 제3 실시예에서, 펄스 레이저 빔(36)이 적외광인 경 우, SiNX 막(34) 아래의 전극(32 및 33), 플라스틱 기판(21) 등이 가열되고, 그 온도가 증가한다. 그러므로, 상대적으로 짧은 파장을 갖는 것들이 펄스 레이저 빔(36)으로서 적절하다.
상술한 단계들을 통해, 그 활성 영역으로서 다결정 막을 포함하는 상부-게이트 형 박막 트랜지스터가 완성된다. 제3 실시예에서 상술한 모든 공정이 플라스틱 기판(21)의 내열 온도보다 높지 않은 온도에서 수행된다.
제3 실시예에 따르면, 상부-게이트 형 박막 트랜지스터를 제조할 때 제1 실시예의 것과 동일한 효과가 얻어질 수 있다. 또한, 제3 실시예의 경우, 펄스 레이저 빔(35)이 비정질 Si 막(34)에 의해 흡수되므로, 비정질 Si 막(34) 아래의 층들은 펄스 레이저 빔(35)의 조사로부터 보호된다.
본 발명이 첨부된 도면을 참조로 특정 실시예에 대해 설명되었지만, 본 발명은 이들 실시예에만 국한되지 않으며, 당업자라면 다양한 변경 및 개조가 첨부된 청구 범위내에서 정의된 것과 같은 본 발명의 기술 사상 및 범위로부터 벋어나지 않고 가능함이 명백함을 이해해야 할 것이다.
예를 들면, 실시예에서 설명된 수치, 재료, 구조 및 공정은 단지 예로 든 것일뿐, 다른 수치, 재료, 구조 및 공정이 이용될 수 있다. 예를 들면, 제1 내지 제3 실시예에서, 예를 들면 약 100℃의 내열 온도를 갖는 폴리에틸렌 테레프탈레이트(PET)의 플라스틱 기판이 폴리에테르 설폰인 플라스틱 기판(1 또는 21) 대신에 이용될 수 있으며, 별도로, 폴리메틸 메타크릴레이트(PMMA) 또는 폴리카보네이트(PC)인 플라스틱 기판이 이용될 수 있다. 또한, 제1 내지 제3 실시예에서, 예를 들면, 유리 기판이 이들 플라스틱 기판 대신에 이용될 수 있다. 또한, 제1 및 제2 실시예에서 Si 막(5)로서 이용되는 비정질 막이 다결정 막을 대신할 수 있다. 더욱이, 비정질 막이 제3 실시예에서의 Si 막(23)으로서 양호하지만, 다결정 막이 또한 적절한 경우 이용 가능하다.
제1 내지 제3 실시예에서, XeCl 엑시머 레이저(파장 308nm)가 펄스 레이저 빔(15, 36)이 광원으로서 이용하나, KrF 엑시머 레이저(파장 248nm), ArF 엑시머 레이저(파장 193nm) 등이 펄스 레이저 빔(15, 36)의 광원으로서 이용 가능하다. 펄스 레이저 빔(15, 36) 대신에, 전자 빔 또는 이온 빔을 조사하는 것이 가능하다.
제1 내지 제3 실시예가 다결정 Si 막을 수소화하는 것으로 설명되었지만, 활성 영역이 다결정 Si 막으로 제조된 박막 트랜지스터를 제공하는 예를 들자면, 본 발명은 비정질 Si 막이 수소화되는 경우에도 유사하게 적용 가능하다. 또한, 본 발명은 단결정 장치의 경계 손실을 감소시키는 목적으로 이용 가능하다.
상술한 것처럼, 본 발명에 따르면, 반도체 막이 펄스 에너지 빔을 조사함에 의해 수소화될 수 있으므로, 수소-함유막을 가열하고, 수소-함유막내의 수소를 반도체 막으로 확산시키며, 수소-함유막을 선택적으로 가열 시킬 수 있다. 반도체 장치 제조 방법은 기판이 플라스틱 기판과 같은 낮은 내열 기판인 경우 기판을 손상시키지 않고 반도체 막을 수소화할 수 있도록 제공된다. 특히, 제조될 반도체 장치가 그 활성 영역으로서 반도체 막을 이용하는 박막 트랜지스터인 경우, 활성 영역을 형성하는 반도체 막의 트랩 밀도는 효과적으로 감소될 수 있으며, 양호한 특성을 갖는 박막 트랜지스터가 제조될 수 있다.

Claims (11)

  1. 반도체 장치 제조 방법에 있어서,
    기판 상에 반도체 막을 형성하는 단계와,
    상기 반도체 막 상에 수소-함유막(hydrogen-contaning film)을 형성하는 단계와,
    펄스 에너지 빔을 조사하여 상기 수소-함유막을 가열함으로써 상기 수소-함유막 내의 수소를 상기 반도체 막으로 확산시키는 단계와,
    상기 기판 상에 상기 반도체 막을 형성하는 상기 단계 이후 상기 반도체 막 상에 상기 수소-함유막을 형성하는 상기 단계 이전에 다른 펄스 에너지 빔을 조사하여 상기 반도체 막을 결정화 또는 재결정화하는 단계를 포함하고,
    상기 수소-함유막을 가열하기 위해 이용되는 상기 펄스 에너지 빔의 에너지 밀도는 상기 반도체 막을 결정화 또는 재결정화하는데 이용되는 상기 다른 펄스 에너지 빔의 에너지 밀도 보다 낮게 설정되는 것을 특징으로 하는 반도체 장치 제조 방법.
  2. 제1항에 있어서, 상기 펄스 에너지 빔의 에너지 밀도, 펄스의 수 및 펄스 폭이 상기 반도체 막을 용융시키지 않도록 결정되는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제1항에 있어서, 상기 펄스 에너지 빔은 레이저 빔, 전자 빔 또는 이온 빔인 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 삭제
  5. 제1항에 있어서, 상기 기판은 폴리에테르 설폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리메틸 메타크릴레이트(polymethyl methacrylate) 및 폴리카보네이트(polycarbonate)로 구성된 그룹 중에서 선택된 플라스틱 기판인 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제1항에 있어서, 상기 반도체 막은 다결정 실리콘 막, 비정질 실리콘 막 또는 단결정 실리콘 막인 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제1항에 있어서, 상기 수소-함유막은 수소를 함유하는 질화 실리콘막, 수소 함유 비정질 실리콘 막, 또는 이들 막의 다층막인 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제1항에 있어서, 상기 반도체막 상에 상기 수소-함유막을 형성하는 상기 단계와 상기 펄스 에너지 빔을 조사하여 상기 수소-함유막을 가열하는 상기 단계 이후에 상기 수소-함유막 상의 상기 펄스 에너지 빔을 흡수하기 위한 막을 형성하는 단계를 더 포함하되, 상기 수소-함유막은 상기 펄스 에너지 빔을 조사함에 의해 가열되어 상기 펄스 에너지 빔을 흡수하도록 상기 막을 가열하는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제8항에 있어서, 상기 펄스 에너지 빔을 흡수하기 위한 상기 막은 몰리브데늄(molybdenum), 탄탈륨 및 텅스텐으로 구성된 그룹 중에서 선택된 금속막인 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제8항에 있어서, 상기 펄스 에너지 빔을 흡수하기 위한 상기 막은 실리콘으로 제조된 반도체 막인 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제1항에 있어서, 상기 반도체 장치는 상기 반도체 막을 그 활성 영역으로서 이용하는 박막 트랜지스터인 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019990031915A 1998-08-04 1999-08-04 반도체 장치 제조 방법 Expired - Fee Related KR100615502B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22029998A JP4174862B2 (ja) 1998-08-04 1998-08-04 薄膜トランジスタの製造方法および半導体装置の製造方法
JP1998-220299 1998-08-04

Publications (2)

Publication Number Publication Date
KR20000017056A KR20000017056A (ko) 2000-03-25
KR100615502B1 true KR100615502B1 (ko) 2006-08-25

Family

ID=16748990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031915A Expired - Fee Related KR100615502B1 (ko) 1998-08-04 1999-08-04 반도체 장치 제조 방법

Country Status (3)

Country Link
US (1) US6806169B2 (ko)
JP (1) JP4174862B2 (ko)
KR (1) KR100615502B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
EP1466665B1 (en) * 2001-12-21 2012-10-10 Nippon Sheet Glass Co., Ltd. Member having photocatalytic function and method for manufacture thereof
GB0222450D0 (en) * 2002-09-27 2002-11-06 Koninkl Philips Electronics Nv Method of manufacturing an electronic device comprising a thin film transistor
AU2003289448A1 (en) * 2003-01-08 2004-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its fabricating method
CN100482346C (zh) * 2003-06-09 2009-04-29 日本板硝子株式会社 光催化剂构件
US20050101160A1 (en) * 2003-11-12 2005-05-12 Diwakar Garg Silicon thin film transistors and solar cells on plastic substrates
KR20050054788A (ko) * 2003-12-06 2005-06-10 삼성전자주식회사 다결정 실리콘 박막 제조 방법 및 이를 적용한트랜지스터의 제조방법
EP1852402A1 (en) * 2004-12-06 2007-11-07 Nippon Sheet Glass Company Limited Glass member having photocatalytic function and heat ray reflective function, and double layer glass employing it
US8039051B2 (en) 2005-06-03 2011-10-18 Csg Solar Ag Method and apparatus for hydrogenation of thin film silicon on glass
JP2007028297A (ja) * 2005-07-19 2007-02-01 Seiko Epson Corp Ｓａｗデバイスの製造方法
US7436044B2 (en) * 2006-01-04 2008-10-14 International Business Machines Corporation Electrical fuses comprising thin film transistors (TFTS), and methods for programming same
KR101293567B1 (ko) 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI422035B (zh) * 2009-12-22 2014-01-01 Au Optronics Corp 半導體元件結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08228010A (ja) * 1994-11-29 1996-09-03 Sanyo Electric Co Ltd 薄膜多結晶半導体層の形成方法、その形成方法を用いた薄膜トランジスタ及びその薄膜トランジスタを用いた表示装置
JPH09205208A (ja) * 1996-01-26 1997-08-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5304509A (en) * 1992-08-24 1994-04-19 Midwest Research Institute Back-side hydrogenation technique for defect passivation in silicon solar cells
DE69416363T2 (de) * 1993-03-23 1999-09-23 Semiconductor Energy Laboratory Co., Ltd. Abbildendes festkörperbauteil und herstellungsverfahren dafür
JPH07153769A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3148519B2 (ja) * 1994-06-24 2001-03-19 シャープ株式会社 液晶表示素子の製造方法
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
JPH11102861A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶シリコン薄膜の製造方法
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
US6165896A (en) * 1998-06-25 2000-12-26 Siemens Aktiengesellschaft Self-aligned formation and method for semiconductors
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08228010A (ja) * 1994-11-29 1996-09-03 Sanyo Electric Co Ltd 薄膜多結晶半導体層の形成方法、その形成方法を用いた薄膜トランジスタ及びその薄膜トランジスタを用いた表示装置
JPH09205208A (ja) * 1996-01-26 1997-08-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
KR20000017056A (ko) 2000-03-25
US20020004289A1 (en) 2002-01-10
JP4174862B2 (ja) 2008-11-05
US6806169B2 (en) 2004-10-19
JP2000058836A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
US6680485B1 (en) Thin film transistors on plastic substrates
US6465288B1 (en) Method of manufacturing a semiconductor device using a crystalline semiconductor film
US6815269B2 (en) Thin-film transistor and method for manufacturing the same
KR100615502B1 (ko) 반도체 장치 제조 방법
WO1997033307A9 (en) Method for formation of thin film transistors on plastic substrates
KR100415798B1 (ko) 박막트랜지스터를구비한전자디바이스제조방법
JP2001028448A (ja) 薄膜トランジスタの作製方法
US6645837B2 (en) Method of manufacturing semiconductor device
US6440824B1 (en) Method of crystallizing a semiconductor thin film, and method of manufacturing a thin-film semiconductor device
EP3488471B1 (en) Method of fabricating polycrystalline silicon thin film transistor
KR980012600A (ko) 반도체 장치 및 박막 트랜지스터의 제조 방법
JPH05206468A (ja) 薄膜トランジスタおよびその製造方法
KR100270315B1 (ko) 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법
JP3932445B2 (ja) 半導体装置の製造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JPH05160151A (ja) 薄膜トランジスタの製造方法
JPH09172186A (ja) 薄膜トランジスタの製造方法
JP2725669B2 (ja) 半導体装置の製法
JPH07193245A (ja) 薄膜トランジスタの製造方法
JP2000216402A (ja) 薄膜トランジスタ
JPH1070285A (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2000340803A (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JPH09186344A (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JPH0750257A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990804

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040804

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990804

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060113

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060703

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060817

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060818

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee