[go: up one dir, main page]

KR100614323B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100614323B1
KR100614323B1 KR1020040116346A KR20040116346A KR100614323B1 KR 100614323 B1 KR100614323 B1 KR 100614323B1 KR 1020040116346 A KR1020040116346 A KR 1020040116346A KR 20040116346 A KR20040116346 A KR 20040116346A KR 100614323 B1 KR100614323 B1 KR 100614323B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
storage electrode
storage
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040116346A
Other languages
English (en)
Other versions
KR20060077475A (ko
Inventor
임병호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040116346A priority Critical patent/KR100614323B1/ko
Priority to US11/288,306 priority patent/US7719622B2/en
Priority to TW094142687A priority patent/TWI286843B/zh
Priority to JP2005365997A priority patent/JP4395130B2/ja
Priority to CNB2005101356245A priority patent/CN100440016C/zh
Publication of KR20060077475A publication Critical patent/KR20060077475A/ko
Application granted granted Critical
Publication of KR100614323B1 publication Critical patent/KR100614323B1/ko
Priority to US12/765,633 priority patent/US8174657B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치(LCD: Liquid Crystal Display)의 제조공정에서 마스크 공정을 줄이고, 스토리지 커패시턴스(storage capacitance)를 확보하여 표시 품질을 향상시킨 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 서로 콘택되는 중첩구조로된 제 1 및 제 2 데이터 배선; 상기 게이트 배선과 제 1 및 제 2 데이터 배선의 교차 영역에 배치되고, 소스 전극과 드레인 전극 사이의 채널층 상에 보호막이 개재된 박막 트랜지스터; 상기 게이트 배선과 평행하게 배치되어 있는 공통 배선; 상기 공통 배선과 일체로 형성되고, 상기 단위 화소 영역 내에서 스토리지 커패시턴스를 형성하기 위한 제 1 스토리지 전극; 상기 제 1 스토리지 전극과 오버랩되도록 배치되는 제 2 스토리지 전극; 상기 제 1 스토리지 전극으로부터 분기되어 단위 화소 영역에 배치되는 공통 전극들; 및 상기 제 2 스토리지 전극으로부터 분기되어 상기 공통 전극들과 교대로 배치되어 있는 화소 전극들을 포함하는 것을 특징으로 한다.
액정표시장치, 3마스크, 리프트 오프, 빛샘, 스토리지

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래 기술에 따른 횡전계 방식 액정표시장치의 구조를 도시한 평면도.
도 2a 내지 도 2d는 상기 도 1의 A-A' 영역을 중심으로 제조공정을 도시한 단면도.
도 3은 본 발명에 따른 횡전계 방식 액정표시장치의 구조를 도시한 평면도.
도 4a 내지 도 4g는 상기 도 3의 B-B' 영역을 도시한 단면도.
도 5는 상기 도 3의 C-C' 영역을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
111: 게이트 배선 111a: 게이트 패드
113: 제 1 데이터 배선 113a: 제 1 데이터 패드
115: 제 2 스토리지 전극 117: 공통 배선
117a: 공통 패드 117b: 제 1 스토리지 전극
118: 공통 전극 119: 화소 전극
123: 제 2 데이터 배선 123a: 제 2 데이터 패드
본 발명은 액정표시장치(LCD: Liquid Crystal Display)의 제조공정에서 마스크 공정을 줄이고, 스토리지 커패시턴스(storage capacitance)를 확보하여 표시 품질을 향상시킨 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
이와 같이 CRT의 단점을 보안하기 위해서 경박단소, 고휘도, 대화면, 저소비전력 및 저가격화를 실현할 액정표시장치가 개발되었다.
상기 액정표시장치는 표시 해상도가 다른 평판표시장치보다 뛰어나고, 동화상을 구현할 때, 그 품질이 브라운관에 비할 만큼 응답 속도가 빠른 특성을 나타내고 있다.
최근에는 협소한 시야각 문제를 해결하기 위하여 여러가지 새로운 방식을 채용한 액정표시장치 개발이 활발하게 진행되었는데, 상기 방식으로 횡전계 방식(IPS:in-plane switching mode) 또는 OCB방식(optically compensated birefrigence mode) 등이 있다.
이 가운데 상기 횡전계 방식 액정표시장치는 액정 분자를 기판에 대해서 수평을 유지한 상태로 구동시키기 위하여 2개의 전극을 동일한 기판(하부기판) 상에 형성하고, 상기 2개의 전극 사이에 전압을 인가하여 기판에 대해서 수평방향으로 전계를 발생시키는 방식이다.
따라서, 이와 같은 횡전계 방식에서는 액정 분자의 장축이 기판에 대하여 수직한 방향(트위스트 네마틱 방식)으로 일어서지 않게 된다.
이 때문에, 시각 방향에 대한 액정의 복굴절율의 변화가 작아 종래의 TN방식 액정표시장치에 비해 우수한 시야각 특성을 갖는다.
그리고 상기 하부기판은 TFT 기판이라고도 하는데, 보통 5번 또는 6번의 마스크 공정을 진행하여 제작된다. 상기 마스크 공정의 수는 액정표시장치의 제조단가와 직접적으로 관계되기 때문에 최근에는 4번의 마스크 공정을 적용하여 TFT 기판을 완성하는 기술이 개발되어 적용되고 있다.
도 1은 종래 기술에 따른 횡전계 방식 액정표시장치의 구조를 도시한 평면도이다.
도 1에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(11)과 데이터 신호를 인가하는 데이터 배선(13)이 수직으로 교차 배열되어 단위 화소 영역을 정의하고 있다.
그리고 상기 게이트 배선(11)과 소정의 거리를 두고 평행하게 공통 배선(17)이 형성되어 있고, 상기 게이트 배선(11)과 데이터 배선(13)이 수직으로 교차하는 영역 상에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
상기 단위 화소 영역에는 슬릿(slit) 형태로 분기된 복수개의 공통 전극(18)과, 화소 전극(19)이 소정의 간격을 두고 교대로 배치되어 있다.
상기 복수개의 공통 전극(18)은 단위 화소 영역에 위치하고, 상기 공통 배선(17)과 일체로 형성된 제 1 스토리지 전극(17b)로부터 분기되어 있다.
마찬가지로, 상기 화소 전극(19)은 상기 제 1 스토리지 전극(17b) 상부에 오버랩 되는 제 2 스토리지 전극(15)으로부터 분기되어 있다.
또한, 상기 게이트 배선(11)의 가장자리에는 게이트 패드(11a)가 형성되어 있고, 상기 게이트 패드(11a) 상에는 투명금속으로된 게이트 콘택 패드(21)가 형성되어 있다.
상기 데이터 배선(13)의 가장자리에는 데이터 패드(13a)가 형성되어 있고, 상기 데이터 패드(13a) 상에는 투명금속으로된 데이터 콘택 패드(28)가 형성되어 있다.
그리고 도면에서 도시하였지만, 설명하지 않은 17a는 공통 패드이다.
도 2a 내지 도 2d는 상기 도 1의 A-A' 영역을 중심으로 제조공정을 도시한 단면도이다.
도 2a에 도시한 바와 같이, 절연기판(10) 상에 금속막을 증착하고, 식각하여 게이트 배선(11), 게이트 패드(11a), 게이트 전극(3) 및 공통 배선을 동시에 형성한다.
상기 공통 배선은 상기 도 1에서 도시한 바와 같이, 단위 화소 영역 내에서는 스토리지 커패턴스를 형성하기 위한 제 1 스토리지 전극(17b)으로 사용된다.
상기와 같이 절연기판(10) 상에 게이트 배선(11)등이 형성되면, 절연기판(10)의 전 영역 상에 게이트 절연막(2)을 형성한다.
그런 다음, 도 2b에 도시한 바와 같이, 절연기판(10) 상에 비정질 실리콘막(4), 도핑된 비정질 실리콘막(5) 및 금속막(7)을 순차적으로 형성한다.
그리고 포토레지스트(photoresistor)를 상기 절연기판(10) 전 영역 상에 도포한 다음, 회절 노광 방식에 따라 하프톤 패턴(half tone pattern)을 형성한다.
도 2c에 도시한 바와 같이, 하프톤 패턴에 따라 2번의 연속 식각을 진행하여 박막 트랜지스터의 채널층(4a), 오믹콘택층(5a), 소스/드레인 전극(13, 14) 및 데이터 배선을 동시에 형성한다.
도 1에 도시한 바와 같이, 상기 소스 전극(13)은 별도로 패터닝하지 않고, 상기 게이트 배선(11)과 교차하는 영역에서의 데이터 배선(13)을 사용한다.
상기와 같이 박막 트랜지스터가 절연기판(10) 상에 형성되면, 도 2d에 도시한 바와 같이, 절연기판(10)의 전 영역에 보호막(passivation: 9)을 형성한다.
상기 보호막(9)이 절연기판(10) 상에 형성되면, 콘택홀 공정에 따라 드레인 전극(14)의 일부와, 게이트 패드, 데이터 패드 및 공통 패드를 오픈 시킨다.
그런 다음, 상기 절연기판(10) 상에 투명금속을 증착한 다음, 식각하여 화소 전극(19) 및 상기 화소 전극(19)과 일체로 형성되면서, 상기 제 1 스토리지 전극(17b)과 오버랩 되도록 제 2 스토리지 전극(15)을 형성한다.
그리고 도면에서는 도시하지 않았지만, 도 1에 도시한 바와 같이 게이트 패드, 데이터 패드에 각각 게이트 콘택 패드(21)와 데이터 콘택 패드(23)를 형성한다.
그러나, 상기와 같은 액정표시장치는 제 1 스토리지 전극(17b)과 제 2 스토 리지 전극(15) 사이에 게이트 절연막(2), 보호막(9)이 형성되어 있으므로, 스토리지 커패시턴스의 확보가 어렵다.
그리고 상기와 같이, 스토리지 커패시턴스(storage capacitance)가 충분히 확보되지 않으면, 디스플레이 되는 영상의 표시 품질이 저하된다.
따라서, 제 1 스토리지 전극(17b)과 제 2 스토리지 전극(15)간 거리를 짧게 하여 스토리지 커패시턴스를 확보할 필요가 있다.
또한, 액정표시장치의 제조단가를 줄이기 위해 4 마스크 공정에서 5 마스크 공정으로 공정 수를 줄일 필요가 있다.
본 발명은, 액정표시장치 제조시 마스크 공정 수를 줄이면서, 스토리지 커패시턴스를 확보 할 수 있다.
또한, 마스크 공정 수를 줄임으로써 발생되는 전극간 단차를 최소화하여 빛샘 불량을 줄인 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,
교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 서로 콘택되는 중첩구조로된 제 1 및 제 2 데이터 배선;
상기 게이트 배선과 제 1 및 제 2 데이터 배선의 교차 영역에 배치되고, 소스 전극과 드레인 전극 사이의 채널층 상에 보호막이 개재된 박막 트랜지스터;
상기 게이트 배선과 평행하게 배치되어 있는 공통 배선;
상기 공통 배선과 일체로 형성되고, 상기 단위 화소 영역 내에서 스토리지 커패시턴스를 형성하기 위한 제 1 스토리지 전극;
상기 제 1 스토리지 전극과 오버랩되도록 배치되는 제 2 스토리지 전극;
상기 제 1 스토리지 전극으로부터 분기되어 단위 화소 영역에 배치되는 공통 전극들; 및
상기 제 2 스토리지 전극으로부터 분기되어 상기 공통 전극들과 교대로 배치되어 있는 화소 전극들을 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치 제조방법은,
절연기판 상에 게이트 배선, 게이트 패드, 게이트 전극 및 공통 배선을 형성하는 제 1 단계;
상기 게이트 전극 등이 형성된 절연기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막 및 금속막을 순차적으로 형성한 다음, 하프톤 공정에 따라 제 1 데이터 배선과 채널층을 형성하는 제 2 단계;
상기 채널층이 형성된 절연기판 상에 투명금속막을 형성하고, 식각하여 콘택패드, 제 2 데이터 배선, 박막 트랜지스터의 전극, 오믹 콘택층 및 화소 전극을 동시에 형성하는 단계; 및
상기 화소 전극 등이 형성된 절연기판 상에 플라즈마 공정을 진행하여 상기 채널층 상에 보호층을 형성하는 제 4 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치 제조시 마스크 공정 수를 줄이면서, 스토리지 커패시턴스를 확보 할 수 있다.
또한, 마스크 공정 수를 줄임으로써 발생되는 전극간 단차를 최소화하여 빛샘 불량을 줄인 효과가 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 3은 본 발명에 따른 액정표시장치의 구조를 도시한 평면도이다.
도 3에 도시한 바와 같이, 구동신호를 인가하는 게이트 배선(111)과 데이터 신호를 인가하는 제 1 데이터 배선(113) 및 제 2 데이터 배선(123)으로 형성된 데이터 배선이 수직으로 교차 배열되어 단위 화소 영역을 정의하고 있다.
여기서, 상기 제 1 데이터 배선(113)과 제 2 데이터 배선(123)은 서로 중첩되어 형성되어 있다.
즉, 상기 제 1 데이터 배선(113)은 불투명 금속으로써, 하프톤 패턴에 따라 채널층이 형성될 때, 함께 형성되는 배선이고, 상기 제 2 데이터 배선(123)은 투명금속을 증착하여 화소 전극(119)을 형성할 때, 상기 제 1 데이터 배선(113)을 따라 오버랩 되도록 패터닝된 배선이다.
따라서, 상기 제 1 데이터 배선(113)과 상기 제 2 데이터 배선(123)은 상하 이중층 구조로 되어 있다.
그리고 상기 게이트 배선(111)과 소정의 거리를 두고 평행하게 공통 배선(117)이 형성되어 있고, 상기 게이트 배선(111)과 제 1, 제 2 데이터 배선(113, 123)이 수직으로 교차되는 영역 상에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
또한, 상기 단위 화소 영역에는 슬릿(slit) 형태로 분기된 복수개의 공통 전극(118)과, 화소 전극(119)이 소정의 간격을 두고 교대로 배치되어 있다.
상기 공통 전극(118)은 단위 화소 영역으로 상기 공통 배선(117)과 일체로 형성된 제 1 스토리지 전극(117b)으로부터 상기 제 1, 2 데이터 배선(113, 123)과 평행한 방향으로 분기되어 있다.
마찬가지로, 상기 화소 전극(119)은 상기 제 1 스토리지 전극(117b) 상부에 오버랩되는 제 2 스토리지 전극(115)으로부터 분기되어 있다.
특히, 본 발명에서는 3마스크 공정에 따라 화소 전극(119)이 형성되기 때문에 상기 제 1 스토리지 전극(117b)이 박막 트랜지스터의 드레인 전극 영역까지 확장되어 있고, 하측에 형성된 드레인 전극과 전기적으로 콘택되어 있다.
즉, 상기 제 1 데이터 배선(113) 및 제 2 데이터 배선(123)과 마찬가지로 상기 박막 트랜지스터의 드레인 전극도 두 개의 전극층으로 이루어져있다. 이에 대해서는 도 4f에서 보다 상세히 설명한다.
또한, 상기 게이트 배선(111)의 가장자리에는 게이트 패드(111a)가 형성되어 있고, 상기 게이트 패드(111a) 상에는 투명 금속으로된 게이트 콘택 패드(121)가 형성되어 있다.
상기 제 1 데이터 배선(113)의 가장자리에는 제 1 데이터 패드(113a)가 형성되어 있고, 상기 제 1 데이터 패드(113a)와 오버랩되도록 투명 금속으로된 제 2 데이터 패드(123a)가 형성되어 있다. 즉, 상기 제 1 데이터 배선(113)과 오버랩되는 제 2 데이터 배선(114)의 제 2 데이터 패드(123a)가 상기 제 1 데이터 패드(113a) 상에 형성되어 콘택 패드 역할을 한다.
그리고 도면에서 도시하였지만, 설명하지 않은 117a는 공통 패드이다.
이와 같이, 본 발명에 액정표시장치의 제조 공정수를 3마스크 공정으로 줄이면서 스토리지 커패시턴스를 확보하였다.
도 4a 내지 도 4g는 상기 도 3의 B-B' 영역을 중심으로 제조공정을 도시한 단면도이다.
도 4a에 도시한 바와 같이, (a)절연기판(110) 상에 금속막을 증착하고, 포토리소그라피(photolithography) 공정에 따라 패터닝한 다음, 식각하여 게이트 배선(111), 게이트 패드(111a), 게이트 전극(103) 및 공통 배선(b에서 117)을 동시에 형성한다.
상기 공통 배선(117)은 (b)에서 도시한 바와 같이, 단위 화소 영역 내에서는 스토리지 커패턴스(storage capacitance)를 형성하기 위한 제 1 스토리지 전극(117b)으로 사용된다.
(b)에 도시된 도면을 보면, 게이트 배선(111)이 형성되어 있고, 상기 게이트 배선(111)과 나란히 공통 배선(117)이 형성되어 있고, 상기 공통 배선(117)과 일체로 형성된 제 1 스토리지 전극(117b)으로부터 복수개의 공통 전극(118)이 분기되어 있다.
도면에서 도시하였지만, 설명하지 않은 117a는 공통 패드이다.
상기와 같이 절연기판(110) 상에 게이트 배선(111)등이 형성되면, 도 4b에 도시한 바와 같이, 상기 절연기판(110)의 전 영역 상에 게이트 절연막(102), 비정 질 실리콘막(104), 도핑된 비정질 실리콘막(105) 및 금속막(107)을 순차적으로 형성한다.
그런 다음, 상기 절연기판(110) 상에 포토레지스트(photoresistor)를 도포한 다음, 완전투과층(201), 반투과층(202), 완전비투과층(203)으로 구성된 하프톤 마스크(200)를 사용하여 노광 공정을 진행한다.
이와 같이 상기 하프톤 마스크(200)에 의해서 노광된 포토레지스트를 현상하면, 상기 절연기판(110) 상에 하프톤 패턴(150)이 형성된다.
상기 하프톤 패턴(150)은 상기 하프톤 마스크(200)의 완전투과층(201)과 대응하는 영역에는 포토레지스트가 존재하지 않고, 완전비투과층(203)과 대응하는 영역에는 도포된 포토레지스트가 그대로 존재한다.
그리고 하프톤 마스크(200)의 반투과층(202)과 대응하는 영역에는 도포된 포토레지스트의 두께가 도포된 포토레지스트의 보다 얇게 패터닝되어 있다.
도 4c에 도시한 바와 같이, 절연기판(110) 상에 형성된 하프톤 패턴(150)을 따라 완전 노광 영역(도면에서는 게이트 패드 영역)을 1차적으로 식각하여, 금속막(107), 도핑된 비정질 실리콘막(105), 비정질 실리콘막(104)을 순차적으로 식각한다.
상기와 같이 완전 노광 영역을 식각할 때, 상기 하프톤 패턴(150)의 반투과 영역에 대응하는 포토레지스트가 제거된다.
그런 다음, 상기 도 4d에 도시한 바와 같이, (a)절연기판(110) 상에 남아있는 하프톤 패턴(150)을 따라 2차 식각 공정을 진행하여, 반투과 영역에서의 금속막(107), 도핑된 비정질 실리콘막(105), 비정질 실리콘막(104)을 차례로 식각하여 제 1 데이터 배선(113), 제 1 드레인 전극(114) 및 채널층(104a)을 동시에 형성한다.
이와 같이, 하프톤 영역을 따라 2착 식각을 함으로써, 완전비투과 영역에서는 채널층(104a)이 형성되고, 상기 채널층(104a) 상에서는 도핑된 비정질 실리콘막(105), 제 1 데이터 배선(113)과 제 1 드레인 전극(114)이 형성되어 있다.
(b)에 도시한 도면을 참조하면, 상기 채널층(104a) 영역에서의 제 1 데이터 배선(113)은 소스 전극 역할을 하고, 상기 제 1 데이터 배선(113)과 제 1 드레인 전극(114)은 전기적으로 연결된 구조를 하고 있다.
즉, 상기 제 1 데이터 배선(113)이 상기 게이트 배선(111)과 수직으로 교차되어 단위 화소 영역을 한정하고 있고, 상기 게이트 배선(111)과 제 1 데이터 배선(113)이 교차하는 영역에는 제 1 드레인 전극(114)이 상기 제 1 데이터 배선(113)과 연결된 상태로 형성되어 있다.
도면에서는 도시하였지만, 설명하지 않은 113a는 제 1 데이터 패드이다.
또한, 1차 식각공정을 진행할 때, 게이트 패드(111a) 상에 존재하는 게이트 절연막(102)과 공통 패드(117a) 상에 존재하는 게이트 절연막(102)이 제거되어 게이트 패드(111a)와 공통 패드(117a) 영역이 오픈된다.
따라서, 상기 게이트 패드(111a)와 공통 패드(117a) 영역 외의 전 영역에는 절연기판(110) 상에 게이트 절연막(102)이 남아있음을 볼 수 있다.(b)
그런 다음, 도 4e에 도시한 바와 같이, 절연기판(110) 상에 남아 있는 하프 톤 패턴을 제거한 다음, 절연기판(110)의 전 영역 상에 ITO 투명금속막(112)을 증착한다.
그리고 상기 투명금속막(112)이 증착된 절연기판(110) 상에 포토레지스트를 도포한 다음, 노광 및 현상 공정에 따라 포토레지스트(260)를 패터닝한다.
도 4f에 도시한 바와 같이, 패터닝된 포토레지스트(260)를 따라 식각 공정을 진행하여, 채널층(104a) 영역에서는 투명금속으로된 제 2 데이터 배선(123)과 제 2 드레인 전극(124)을 형성하고, 화소 영역에서는 상기 제 2 드레인 전극(124)과 일체로 형성된 제 2 스토리지 전극(115)과 화소 전극(119)을 형성한다.
그리고 상기 제 2 데이터 배선(123)과 제 2 드레인 전극(124) 사이의 채널층(104a) 영역을 계속 식각하여 도 4d에서 연결되었던, 제 1 데이터 배선(113)과 제 1 드레인 전극(114)을 분리시킨다.
또한, 상기 제 1 데이터 배선(113)과 제 1 드레인 전극(114)의 분리 영역을 계속 식각하여 오믹 콘택층(105a)을 형성함과 동시에 상기 채널층(104a)을 오픈한다.
그리고 게이트 패드(111a) 영역의 투명금속막을 식각하여 게이트 콘택 패드(121)를 동시에 형성한다.
따라서, 상기 제 1 데이터 배선(113)과 제 2 데이터 배선(123)은 서로 중첩적으로 콘택되어 있고, 상기 제 1 드레인 전극(114)과 제 2 드레인 전극(124)에 대향하는 영역에서는 상기 제 1 데이터 배선(113)과 제 2 데이터 배선(123)을 박막 트랜지스터의 제 1 소스 전극(113)과 제 2 소스 전극(123)으로 사용된다.
상기 제 1 소스 전극(113: 제 1 데이터 배선)은 불투명 금속(Al, Mo 또는 이들의 합금등)으로 되어 있고, 상기 제 1 소스 전극(113) 상에는 투명금속으로된 제 2 소스 전극(123: 제 2 데이터 배선)이 중첩되어 있다.
마찬가지로, 상기 제 1 드레인 전극(114)은 불투명 금속(Al, Mo 또는 이들의 합금등)으로 되어 있고, 상기 제 1 드레인 전극(114) 상에는 투명금속으로된 제 2 드레인 전극(124)이 중첩되어 있다.
그리고 상기 제 2 드레인 전극(124), 제 2 스토리지 전극(115) 및 화소전극(119)은 일체로 연결된 구조를 하고 있다.
상기와 같이 채널층(104a) 영역이 오픈되면, 박막 트랜지스터의 채널층(104a) 상에 산소(02) 플라즈마(plasma)를 이용하여 보호층(300)을 형성한다.
즉, 상기 산소 플라즈마는 상기 채널층(104a) 성분인 실리콘(Si)과 반응을 하여 외부로 노출된 채널층(104a) 상에 SiOX 성분을 갖는 보호층(300)이 형성된다.
상기와 같이 산소 플라즈마를 국부적으로 증착하여, 증착된 영역에서 보호층을 형성하는 기술은 트랜지스터 제조 공정에 관한 "Journal of Applied Physic Vol 84, November 7 pp 3993-3999(1998)"을 참조한다.
즉, 상기의 논문에 제시된 산소 플라즈마 공정을 액정표시장치의 제조 공정중에 적용함으로써, 보호막(passivation) 증착후 추가적인 마스크 공정없이 액정표시장치를 제조할 수 있도록 하였다.
상기 보호층(300)은 박막 트랜지스터를 형성하기 위하여 패터닝된 포토레지 스트를 스트립하기 전에 형성하거나, 스트립 후에 형성할 수 있다.
상기 보호층(300) 스트립 공정 또는 이후 배향막 형성 공정에서 채널층(104a)에 이물질이 침투하지 못하도록 함으로써, 박막 트랜지스터의 특성을 확보하기 위해서 형성한다.
상기와 같이 채널층(104a) 상에 보호층(300)이 형성되면, 도 4g의 (a)에 도시한 바와 같이, 패터닝된 포토레지스트(260)를 제거하는 스트립 공정을 진행한다.
이때, 상기 채널층(104a) 상에 보호층(300)이 형성되어 있으므로, 스트립 공정에서 상기 채널층(300)을 손상시키지 않는다.
(b) 도면을 참조하면, 투명금속으로된 제 2 데이터 배선(123)이 상기 제 1 데이터 배선(113)과 중첩되어 있고, 상기 제 1 데이터 배선(113)의 제 1 데이터 패드(113a)는 상기 제 2 데이터 배선(123)의 제 2 데이터 패드(123a)와 콘택되어 상기 제 2 데이터 패드(123a)가 상기 제 1 데이터 패드(113a)의 데이터 콘택 패드 역할을 한다.
그리고 제 2 드레인 전극(124)이 상기 제 1 드레인 전극(114)과 중첩되어 있는 구조로 되어 있고, 게이트 패드(111a) 상에 게이트 콘택 패드(121)가 형성되어 있다.
이와 같이 본 발명에서는 보호막 형성 공정을 진행하지 않고, 3마스크 공정에 따라 액정표시장치를 제조하기 때문에 제조 공정을 단순화시킨 이점이 있다.
아울러, 제 1 스토리지 전극(117b)과 제 2 스토리지 전극(115) 사이에 게이트 절연막(102)만 존재하기 때문에 스토리지 커패시턴스의 값이 종래 4마스크 공정 에서 보다 큰 값을 갖게 된다.
도 5는 상기 도 3의 C-C' 영역을 도시한 단면도이다.
도 5에 도시된 바와 같이, 도 3의 화소 영역을 절단한 단면도를 보면, 절연기판(110) 상에 공통 전극(118)이 소정의 간격을 갖으며 배치되어 있고, 상기 공통 전극(118) 상에는 게이트 절연막(102)을 사이에 두고 화소 전극(119)이 상기 공통 전극(118)과 교대로 배치되어 있다.
상기 공통 전극(118)의 일측에는 제 1 데이터 배선(113)과 제 2 데이터 배선(123)이 배치되어 있는데, 하프톤 마스크에 따라 제 1 데이터 배선(113)과 제 2 데이터 배선(123)이 동시에 형성되기 때문에 상기 제 1 데이터 배선(113)과 게이트 절연막(102) 사이에 비정질 실리콘층(104)과 도핑된 비정질 실리콘층(105)이 남아있다.
그리고 상기 제 1 데이터 배선(113)과 제 2 데이터 배선(123)은 전기적으로 접촉해 있고, 상기 제 2 데이터 배선(123)은 화소전극(219)과 동일한 물질인 ITO 투명금속으로 되어 있다.
즉, 상기 제 1 데이터 배선(113)이 패터닝된 상태에서 투명금속을 증착하고, 패터닝할 때, 상기 제 1 데이터 배선(113)을 따라 상기 제 2 데이터 배선(123)을 패터닝하여 형성한다.
따라서, 본 발명에서는 액정표시장치를 제조하기 위한 마스크 공정 수를 줄이면서, 스토리지 커패시턴스를 확보하여 표시 품질을 개선한 이점이 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치 제조시 마스크 공정수를 줄이면서, 스토리지 커패시턴스 확보 및 단차로 인한 빛샘 불량을 방지 할 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (17)

  1. 교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 서로 콘택되는 중첩구조로된 제 1 및 제 2 데이터 배선;
    상기 게이트 배선과 제 1 및 제 2 데이터 배선의 교차 영역에 배치되고, 소스 전극과 드레인 전극 사이의 채널층 상에 보호막이 개재된 박막 트랜지스터;
    상기 게이트 배선과 평행하게 배치되어 있는 공통 배선;
    상기 공통 배선과 일체로 형성되고, 상기 단위 화소 영역 내에서 스토리지 커패시턴스를 형성하기 위한 제 1 스토리지 전극;
    상기 제 1 스토리지 전극과 오버랩되도록 배치되는 제 2 스토리지 전극;
    상기 제 1 스토리지 전극으로부터 분기되어 단위 화소 영역에 배치되는 공통 전극들; 및
    상기 제 2 스토리지 전극으로부터 분기되어 상기 공통 전극들과 교대로 배치되어 있는 화소 전극들을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 2 스토리지 전극은 상기 박막 트랜지스터의 드레인 전극 영역까지 확장되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 2 데이터 배선, 제 2 스토리지 전극 및 화소 전극은 투명금속으로 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제 1 스토리지 전극과 제 2 스토리지 전극은 게이트 절연막을 사이에 두고 오버랩되도록 배치되어 있는 것을 특징으로 하는 액정표시장치.
  5. 절연기판 상에 게이트 배선, 게이트 패드, 게이트 전극 및 공통 배선을 형성하는 제 1 단계;
    상기 게이트 전극 등이 형성된 절연기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막 및 금속막을 순차적으로 형성한 다음, 하프톤 공정에 따라 제 1 데이터 배선과 채널층을 형성하는 제 2 단계;
    상기 채널층이 형성된 절연기판 상에 투명금속막을 형성하고, 식각하여 콘택패드, 제 2 데이터 배선, 박막 트랜지스터의 전극, 오믹 콘택층 및 화소 전극을 동시에 형성하는 단계; 및
    상기 화소 전극 등이 형성된 절연기판 상에 플라즈마 공정을 진행하여 상기 채널층 상에 보호층을 형성하는 제 4 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제 5 항에 있어서,
    상기 제 1 단계에서 제 1 스토리지 전극을 형성하고, 상기 제 3 단계에서 게이트 절연막을 사이에 두고, 상기 제 1 스토리지 전극과 중첩되도록 제 2 스토리지 전극을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 제 5 항에 있어서,
    상기 제 1 스토리지 전극은 상기 공통 배선과 일체로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  8. 제 5 항에 있어서,
    상기 박막 트랜지스터 전극은 제 1 소스 전극, 제 2 소스 전극, 제 1 드레인 전극 및 제 2 드레인 전극으로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  9. 제 8 항에 있어서,
    상기 제 1 소스 전극과 제 2 소스 전극은 상기 제 1 데이터 배선과 제 2 데이터 배선인 것을 특징으로 하는 액정표시장치 제조방법.
  10. 제 8 항에 있어서,
    상기 제 1 드레인 전극과 제 2 드레인 전극은 서로 콘택된 중첩구조로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  11. 제 8 항에 있어서,
    상기 제 2 드레인 전극은 상기 제 2 스토리지 전극 및 화소 전극과 일체로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  12. 제 8 항에 있어서,
    상기 제 2 데이터 배선, 제 2 드레인 전극, 제 2 스토리지 전극 및 화소 전극은 투명금속을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  13. 제 5 항에 있어서,
    상기 플라즈마는 산소 성분인 것을 특징으로 하는 액정표시장치 제조방법.
  14. 제 5 항에 있어서,
    상기 보호층은 플라즈마와 상기 채널층 성분의 결합으로 SiNX 계열의 성분으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  15. 제 5 항에 있어서,
    상기 플라즈마 공정은 하프톤 패턴에 따라 식각공정을 하고, 스트립 공정 전 단계에 진행하는 것을 특징으로 하는 액정표시장치 제조방법.
  16. 제 5 항에 있어서,
    상기 플라즈마 공정은 하프톤 패턴에 따라 식각공정과 스트립 공정 완료 후에 진행하는 것을 특징으로 하는 액정표시장치 제조방법.
  17. 제 5 항에 있어서,
    상기 채널층 상에 형성하는 보호층은 박막 트랜지스터의 특성을 보호하는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020040116346A 2004-12-30 2004-12-30 액정표시장치 및 그 제조방법 Expired - Fee Related KR100614323B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040116346A KR100614323B1 (ko) 2004-12-30 2004-12-30 액정표시장치 및 그 제조방법
US11/288,306 US7719622B2 (en) 2004-12-30 2005-11-29 Liquid crystal display device and method of manufacturing the same
TW094142687A TWI286843B (en) 2004-12-30 2005-12-02 Liquid crystal display device and method of manufacturing the same
JP2005365997A JP4395130B2 (ja) 2004-12-30 2005-12-20 液晶表示装置およびその製造方法
CNB2005101356245A CN100440016C (zh) 2004-12-30 2005-12-27 液晶显示设备及其制造方法
US12/765,633 US8174657B2 (en) 2004-12-30 2010-04-22 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116346A KR100614323B1 (ko) 2004-12-30 2004-12-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060077475A KR20060077475A (ko) 2006-07-05
KR100614323B1 true KR100614323B1 (ko) 2006-08-21

Family

ID=36639949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116346A Expired - Fee Related KR100614323B1 (ko) 2004-12-30 2004-12-30 액정표시장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US7719622B2 (ko)
JP (1) JP4395130B2 (ko)
KR (1) KR100614323B1 (ko)
CN (1) CN100440016C (ko)
TW (1) TWI286843B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR20080035150A (ko) * 2006-10-18 2008-04-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
CN100447646C (zh) * 2006-11-15 2008-12-31 友达光电股份有限公司 像素结构及其制造方法
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101701229B1 (ko) 2010-04-19 2017-02-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101182232B1 (ko) * 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102262431B1 (ko) 2015-02-03 2021-06-08 삼성디스플레이 주식회사 액정 표시 장치
KR102335404B1 (ko) * 2015-07-31 2021-12-03 엘지디스플레이 주식회사 액정표시장치
KR101973163B1 (ko) * 2016-03-22 2019-04-29 삼성디스플레이 주식회사 디스플레이 장치
CN106483728B (zh) * 2017-01-04 2019-05-21 京东方科技集团股份有限公司 像素结构、阵列基板和显示装置
CN111160352B (zh) * 2019-12-27 2023-04-07 创新奇智(北京)科技有限公司 一种基于图像分割的工件金属表面文字识别方法及系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
KR100744955B1 (ko) * 2001-05-21 2007-08-02 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100829786B1 (ko) * 2001-12-28 2008-05-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP4047586B2 (ja) * 2002-01-10 2008-02-13 Ｎｅｃ液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100460085B1 (ko) * 2002-12-27 2004-12-03 엘지.필립스 엘시디 주식회사 콜레스테릭 액정 컬러필터를 포함하는 반사형 액정표시장치
JP4720970B2 (ja) * 2003-03-19 2011-07-13 日本電気株式会社 液晶表示装置
JP4283020B2 (ja) * 2003-03-28 2009-06-24 シャープ株式会社 液晶パネルおよびその製造方法
TWI242671B (en) * 2003-03-29 2005-11-01 Lg Philips Lcd Co Ltd Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
KR101157222B1 (ko) * 2003-06-28 2012-06-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100560405B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2006189830A (ja) 2006-07-20
US7719622B2 (en) 2010-05-18
TWI286843B (en) 2007-09-11
US20100201898A1 (en) 2010-08-12
US8174657B2 (en) 2012-05-08
JP4395130B2 (ja) 2010-01-06
KR20060077475A (ko) 2006-07-05
US20060146210A1 (en) 2006-07-06
CN1797162A (zh) 2006-07-05
TW200623426A (en) 2006-07-01
CN100440016C (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
US7733453B2 (en) Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes
US7564529B2 (en) Liquid crystal display device and fabricating method thereof
JP4619997B2 (ja) 液晶表示装置とその製造方法
US7859639B2 (en) Liquid crystal display device and fabricating method thereof using three mask process
US7894032B2 (en) Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode
US8174657B2 (en) Liquid crystal display device
KR20040053677A (ko) 액정표시장치용 어레이기판과 그 제조방법
US7990510B2 (en) Liquid crystal display device
JPH06250210A (ja) 液晶表示装置およびその製造方法
KR101157386B1 (ko) 액정표시장치 및 그 제조방법
KR100475111B1 (ko) 액정표시장치의 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR100697603B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR100614322B1 (ko) 액정표시장치 및 그 제조방법
KR20040057785A (ko) 액정표시장치
KR20070121421A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20070072183A (ko) 액정표시소자 및 제조방법
KR20110072434A (ko) 액정표시장치 제조방법
KR20080062806A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041230

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060516

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060811

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060810

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090622

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100621

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110615

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120628

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130619

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150728

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160712

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170713

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190522