[go: up one dir, main page]

KR100610016B1 - 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법 - Google Patents

반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법 Download PDF

Info

Publication number
KR100610016B1
KR100610016B1 KR1020040094483A KR20040094483A KR100610016B1 KR 100610016 B1 KR100610016 B1 KR 100610016B1 KR 1020040094483 A KR1020040094483 A KR 1020040094483A KR 20040094483 A KR20040094483 A KR 20040094483A KR 100610016 B1 KR100610016 B1 KR 100610016B1
Authority
KR
South Korea
Prior art keywords
impurity
semiconductor substrate
natural frequency
microwave
atoms
Prior art date
Application number
KR1020040094483A
Other languages
English (en)
Other versions
KR20060055600A (ko
Inventor
김준석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040094483A priority Critical patent/KR100610016B1/ko
Priority to US11/258,208 priority patent/US20060105552A1/en
Publication of KR20060055600A publication Critical patent/KR20060055600A/ko
Application granted granted Critical
Publication of KR100610016B1 publication Critical patent/KR100610016B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 공진원리를 이용하여 물질막에 도핑된 불순물 원자를 활성화시키는 불순물 원자 활성화 장치 및 그 방법에 관한 것이다. 본 발명에 따르면, 물질막 내부에 불순물 원자를 도핑한 뒤, 상기 불순물 원자의 고유진동수와 일치하는 마이크로 웨이브를 발생시켜 상기 물질막측에 가하여 준다. 상기 마이크로 웨이브로 인해 상기 물질막 내부에 도핑된 불순물 원자의 고유진동수가 공진원리에 의해 극대화되고, 이처럼 극대화된 고유진동수로 인해 불순물 원자의 평균 자유 이동 거리(mean free path) 또한 증가되어 상기 물질막을 구성하고 있는 원자와 결합하여 캐리어(자유전자 또는 정공)를 생성하게 된다. 상기 공진원리를 이용한 불순물 원자 활성화 방법에 의하면, 불순물 원자가 도핑되어 있는 영역에 대해서만 상기 불순물 원자가 선택적으로 활성화되는 특징이 있다. 따라서, 불순물 원자가 도핑되지 않은 다른 영역으로 불순물이 침투되는 문제점이 발생하지 않아 반도체 디바이스의 동작 특성이 우수해진다.
반도체, 공진, 원자, 활성화, RTA

Description

반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및 그 방법{activation apparatus of impurity atom for semiconductor device manufacturing and activation method thereof}
도 1은 종래의 더블레이어 공정이 적용된 트랜지스터 구조를 나타낸다.
도 2는 종래의 또 다른 더블레이어 공정의 적용예로서, 동작특성이 서로 상반되는 트랜지스터가 반도체 기판의 동일 선상위에 형성되어 있는 적층 트랜지스터 구조를 나타낸다.
도 3 내지 도 5는 실리콘 기판에 주입된 불순물이 어닐링 공정을 거친 후 새로운 결정 구조로 재결합되는 과정을 도식적으로 나타낸다.
도 6은 진성 반도체의 에너지 준위를 도식적으로 나타낸다.
도 7 내지 도 10은 외인성 반도체의 에너지 준위를 도식적으로 나타낸다.
도 11은 본 발명의 실시예에 따른 마이크로 웨이브 발생기가 장착된 불순물 원자 활성화 장치의 단면구조를 나타낸다.
도 12는 본 발명의 제1실시예에 따른 불순물 원자 활성화 과정을 설명하기 위한 개념구성도이다.
도 13은 본 발명의 제2실시예에 따른 불순물 원자 활성화 과정을 설명하기 위한 개념구성도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
400: 불순물 원자 활성화 장치 402: 가스 주입구
404: 가스 배출구 406: 상부 램프
408: 하부 램프 410: 서셉터
412: 서포트링 414: 웨이퍼
416, 417: 마이크로 웨이브 발생부
본 발명은 반도체 디바이스 제조에 관한 것으로서, 보다 상세하게는 공진원리를 이용하여 불순물 원자를 선택적으로 활성화시키는 불순물 원자 활성화 장치 및 그 방법에 관한 것이다.
일반적으로 반도체 디바이스는 반도체 기판 상부에 여러 가지 기능을 수행하는 박막을 증착하고 이를 패터닝하여 다양한 회로 기하구조를 형성함으로써 제조하게 되는데, 이러한 반도체 디바이스를 제조하기 위한 공정은 크게 반도체 기판 상에 가공막을 형성하는 증착(deposition)공정, 상기 증착공정으로 형성된 가공막 상에 감광막을 도포한 뒤, 마스크를 이용하여 감광막을 노광한 후 노광되어 패터닝된 상기 감광막을 식각마스크로서 이용하여 반도체 기판상의 상기 가공막을 패터닝하 는 포토리소그래피(photolithography)등과 같은 식각 공정, 그리고 반도체 기판 상부에 층간절연막등을 증착한 후에 일괄적으로 상기 반도체 기판 상부 표면을 연마하여 단차를 없애는 평탄화(CMP: Chemical Mechanical Polishing)공정등과 같은 여러 단위 공정들로 이루어져 있다.
한편, 최근 정보 통신 분야의 급속한 발달과 컴퓨터와 같은 정보 매체의 급속한 대중화에 따라 반도체 디바이스도 비약적으로 발전하고 있다. 이로 인해 그 기능적인 면에 있어서도 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구되어 반도체 디바이스의 집적도는 점차 증가되고 있는 실정이다. 그러나, 상기와 같은 여러 단위 공정들을 이용하여 반도체 디바이스를 제조함에 있어서, 상기에서 언급한 바와 같이, 반도체 소자의 집적도가 높아짐에 따라 인접 패턴들과의 종횡비가 증가하여 영역간의 물질막 증착시 스텝 커버리지가 불량하고, 기존에 형성된 패턴들의 단차로 인하여 식각 공정등의 패터닝 공정이 정확히 진행되지 못하여 반도체 디바이스의 신뢰성 및 생산성이 저하되는 문제점이 있다.
따라서, 본 분야에서는 이러한 반도체 디바이스의 고집적화 및 대용량화 추세로 인해 메모리셀을 구성하는 각각의 단위소자 사이즈가 축소됨에 따라 제한된 면적내에 다층구조를 형성하는 고집적화기술이 눈부신 발전을 거듭하고 있다. 이러한 다층구조를 이용한 고집적화 기술의 한 일환으로서, 반도체 디바이스내에 다수의 메탈층을 형성하고, 상기 각각의 메탈층을 금속의 비아 콘택으로 연결하는 더블레이어 구조가 적용되고 있다. 하기의 도 1에는 이러한 통상의 더블레이어 공정이 적용된 트랜지스터 구조가 도시되어 있다.
도 1을 참조하면, P형의 도전형을 가지는 반도체 기판(10) 내부로 소오스(14) 및 드레인 영역(15)이 형성되어 있으며, 상기 소오스(14) 및 드레인(15) 영역이 존재하는 반도체 기판(10)의 상부에는 게이트 영역의 게이트 전극(12)이 형성되어 있다. 이때, 비록 도면상에 도시되지는 않았지만 상기 게이트 전극(12) 하부로는 산화막등의 절연물질로 이루어진 게이트 절연막이 형성된다.
상기 게이트 전극(12)에는 워드 라인으로서 기능하는 제1메탈층(18)이 형성되어 있으며, 상기 제1메탈층(18)은 콘택(16)을 통해 상기 게이트 전극(12)과 연결된다. 그리고, 상기 제1메탈층(18)은 비아 콘택(20)을 통해 제2메탈층(22)과 연결되어 있는데, 회로 설계 및 레이아웃 설계 특성상 상기 게이트 전극(12)과 제1메탈층(18)을 콘택(16)을 통해 연결시킨 뒤, 상기 제1메탈층(18) 상부에 비아콘택(20)을 형성한다. 그리고 나서, 상기 비아콘택(20)과 접촉하는 제2메탈층(22)을 형성함으로써, 상기 제1메탈층(18)과 제2메탈층(22)을 서로 연결하게 된다. 이때, 상기 제1메탈층(18)과 콘택(16), 그리고 제2메탈층(22)과 비아콘택(20)은 통상의 콘택 형성 방법, 즉 콘택을 형성하고 나서 그 상부에 메탈층을 형성하는 방법 이외에 콘택과 메탈층을 동시에 형성하는 다마신 공정에 의해서도 형성할 수 있다.
삭제
한편, 도 2에는 반도체 디바이스의 디자인룰 감소를 고려한 또 다른 더블레이어 공정의 적용예로서, 동작특성이 서로 상반되는 엔형 모오스 트랜지스터와 피형 모오스 트랜지스터를 반도체 기판의 동일 선상위에 형성시킨 적층 트랜지스터 구조가 도시되어 있다.
도 2를 참조하면, 3B족의 불순물이 도핑되어 있는 피형의 반도체 기판(100)에 통상의 STI(Shallow Trench Isolation) 공정에 의한 소자분리막(102)이 형성되어 있다. 상기 소자분리막(102)에 의해 정의된 엑티브 영역 상부에 엔형 모오스 트랜지스터의 게이트 전극(104)이 형성되어 있다. 이때, 도면상으로 도시되지는 않았으나, 상기 게이트 전극(104)의 측벽 하부로는 5족 불순물이 도핑되어 있는 엔형의 소오스 및 드레인 영역이 형성되어 있음은 물론이다. 그리고, 상기 엔형 모오스 트랜지스터의 게이트 전극(104)이 형성되어 있는 반도체 기판(100) 상부에 엔형의 에피택셜층(106)이 형성되어 있다. 상기 에피택셜층(106) 상부에는 피형 모오스 트랜지스터의 게이트 전극(108)이 형성되어 있다. 그리고, 도면상에 도시되지는 않았지만 상기 피형 모오스 트랜지스터의 게이트 전극(108) 측벽 하부로는 3B족 불순물이 도핑되어 있는 피형의 소오스 및 드레인 영역이 형성되어 있다.
도시된 바와 같이, 반도체 디바이스의 디자인룰 감소를 고려하여 본 분야에서는 상기 엔형 모오스 트랜지스터의 수직 선상위에 피형 모오스 트랜지스터가 형성시키는 방법이 널리 적용되고 있다. 그러나, 상기와 같이 적층 구조의 트랜지스터를 형성함에 있어서, 상기 피형 모오스 트랜지스터의 소오스 및 드레인 영역을 형성하기 위해 주입되는 3B족 불순물중에서, 특히 보론(Boron)은 열에 민감한 특성이 있다. 상기 도 2에 도시되어 있는 적층 트랜지스터 구조에서는 엔형 모오스 트랜지스터를 형성한 후에 피형 모오스 트랜지스터를 형성함으로써, 열에 의해 보론이 다른 영역으로 침투하는 것을 최소화하고 있다. 그러나, 점차 고집적화되는 반도체 디바이스의 디자인룰을 만족시키기 위해 더블레이어 이상으로 다층 구조를 형성하게 되면, 고속 열처리 공정인 RTA(Rapid Thermal Annealing) 공정이 더욱 빈번히 실시되어지는데, 이러한 RTA 공정으로 인해 반도체 기판에 도핑된 보론이 다른 영역으로 침투하는 경우가 빈번히 발생하게 된다. 즉, 상기 RTA 공정은 고온의 챔버내에 반도체 기판을 로딩시킨 후 이루어지는 반도체 기판(100) 전면에 걸쳐 실시되는 열처리 공정으로서, 반도체 기판 전체에 열이 가해지게 됨에 따라 임의의 영역에 도핑된 보론이 다른 영역으로 침투하게 될 확률이 높아지게 되는 것이다. 이처럼 피형 엔모스 트랜지스터의 소오스 및 드레인 영역을 형성하기 위해 도핑된 보론이 다른 영역으로 침투할 경우 반도체 디바이스의 전기적 특성이 악화되는 문제점이 있다.
통상의 반도체 디바이스 제조공정에 있어 RTA 공정을 실시하는 이유는 물질막 내부로 주입된 불순물 원자를 이용하여 자유전자와 정공을 형성하기 위함인데, 하기의 도 3 내지 도 7을 참조하여 그 원리를 상세히 설명하고자 한다.
도 3 내지 도 5에는 실리콘 기판에 주입된 불순물이 어닐링 공정을 거친 후 새로운 결정 구조로 재결합되는 과정을 나타낸다.
먼저, 도 3을 참조하면, 반도체 기판으로 이용되는 실리콘(Si:200)은 4개의 원자가전자를 가지고 있는 원자로서, 인접한 네 개의 실리콘 원자와 공유결합하여 실리콘 결정을 이루고 있다. 이러한 실리콘 결정에 불순물, 예컨대 B(202)을 주입하게 되면, 도 4에 도시된 바와 같이 주입된 B의 가속 파워에 의해 실리콘(200) 격자의 공유결합이 끊어지게 되어 비결정질화된다. 그리고, 실리콘(200) 원자 사이에 주입된 B 원자(202)들이 박힌 상태가 된다.
이어서, 불순물 원자에 의해 부분 비결정질화 되어 있는 상기 실리콘 결정에 어닐링 공정을 실시하게 되면 비결정질화 되었던 실리콘 격자들이 상기 불순물 원 자와 재결합하여 자유전자 또는 정공을 형성하게 된다.
상기 어닐링 공정을 실시함으로 인해 자유전자 또는 정공이 형성되는 원리는 하기의 도 6 및 도 10을 참조하여 설명하고자 한다.
우선, 도 6에는 진성 반도체의 에너지 준위를 나타내는데, 상기 진성 반도체(intrinsic semiconductor)라 함은 불순물이나 결정결함이 하나도 없는 완전한 반도체 결정을 의미한다. 이러한 진성 반도체의 가전자대역(Ev)은 전자(300)로 충만되어 있고, 전도대역(Ec)은 비어있는 상태이다. 이러한 진성 반도체에 RTA 공정등을 실시하여 높은 온도를 가하면 상기 가전자대역의 전자가 열적으로 여기되어 에너지 대역 간극 Eg을 넘어 전도대역으로 이동하게 된다. 예컨대, 실리콘의 경우에는 상기 Eg이 약 1.1eV로서, 가전자대역의 전자가 이러한 1.1eV의 에너지 대역을 뛰어넘어 전도대역으로 이동하게 되면 전자-정공쌍을 형성하게 되고, 이러한 전자-정공쌍은 진성 반도체에서의 유일한 전하캐리어가 된다.
한편, 도 7 내지 도 10에는 외인성 반도체의 에너지 준위를 나타내는데, 상기 외인성 반도체(extrinsic semiconductor)라 함은 상기 도 6에 도시되어 있는 에너지 밴드 특성을 나타내는 진성 반도체에 불순물이 도핑되어 있는 반도체를 의미한다. 상기 도핑된 불순물에 의해 반도체의 전도도가 변화되는데, 3B족 불순물을 도핑하게 되면 캐리어의 대부분이 정공인 피형 반도체를 형성하게 되고, 5B족 불순물을 도핑하게 되면 캐리어의 대부분이 전자인 엔형 반도체를 형성하게 된다.
도 7 및 도 8에는 5B족(P, As, Sb등)에 존재하는 불순물을 도핑한 경우의 외인성 반도체의 에너지 대역이 도시되어 있다. 먼저, 도 7을 참조하면, 전자(302)가 충만한 가전자대역(Ev)과 비어있는 전도대역(Ec)이 형성되어 있으며, 상기 전도대역 하부에 부가적인 에너지 준위인 도너준위(Ed)가 형성되어 있다. 상기 도너준위는 0K에서는 전자(304)로 충만되어 있으며, 이러한 도너준위에 형성되어 있는 전자를 전도대역으로 여기시키는 데에는 극히 적은 열적 에너지가 소모된다. 즉, 도 8에 도시된 바와 같이, 온도를 약 50K로 증가시키게 되면 상기 도너준위에 존재하던 전자(304)가 전도대역으로 쉽게 공여되는데, 이는 진성 반도체에 비해 에너지 대역이 줄어들기 때문이다. 예컨대, 진성 반도체에 5B족 불순물중의 하나인 As를 도핑하게 되면, 에너지대역은 Ec-Ed=0.049eV가 된다. 따라서, 실리콘으로 이루어진 진성 반도체의 경우에는 가전자대역으로부터 전도대역으로 전자를 여기시켜 전류가 흐르도록 하기 위해서는 1.1eV의 에너지가 필요하나, 5B족 불순물이 도핑된 외인성 반도체의 경우에는 0.049eV의 에너지만으로 도너준위의 전자를 전도대역으로 쉽게 여기시켜 전류가 흐르도록 할 수 있다.
한편, 도 9 및 도 10에는 3B족(B, Al, Ga, In등)에 존재하는 불순물을 도핑한 경우의 외인성 반도체의 에너지 대역이 도시되어 있다. 먼저, 도 8을 참조하면, 전자(306)가 충만한 가전자대역(Ev)과 비어있는 전도대역(Ec)이 형성되어 있으며, 상기 가전자대역 상부에는 부가적인 에너지 준위인 억셉터준위(Ea)가 형성되어 있다. 상기 억셉터준위는 0K에서는 비어있다. 그러나, 도 10에 도시된 바와 같이, 약 50K로 온도를 증가시키게 되면, 상기 가전자대역에 존재하는 전자(306)가 상기 억셉터준위로 쉽게 여기되어, 가전자대역에 정공(308)을 형성시키게 되는데, 이 또한 진성 반도체에 비해 에너지 대역이 줄어들기 때문이다. 예컨대, 진성 반도체에 3B족 불순물중의 하나인 B를 도핑하게 되면, 에너지 대역은 Ea-Ev=0.045eV가 된다. 따라서, 진성 반도체의 경우에 비해 보다 적은 에너지인 0.045eV로서, 가전자대역으로부터 억셉터준위로 전자를 여기시켜 보다 쉽게 전류가 흐를 수 있도록 한다.
이와 같이, 실리콘으로 이루어진 진성 반도체에 불순물을 도핑하여 외인성 반도체를 형성하게 되면 에너지 대역 Eg가 Ec-Ed(5B족 불순물을 주입한 경우) 또는 Ea-Ev(3B족 불순물을 주입한 경우)로 감소되어 캐리어(자유전자 또는 정공)의 이동에 의한 전류의 흐름이 용이해진다.
그러나, 전자를 여기시키는데 적용되었던 통상의 RTA 공정은 고온의 챔버내에 반도체 기판을 로딩시킨 후 이루어지는 열처리 공정이므로 상기 반도체 기판 전체에 열이 가해지게 된다. 따라서, 이러한 RTA 공정이 여러 번 실시될수록 도핑된 불순물이 다른 영역으로 침투하게 될 확률이 높아지게 되는 것이다. 이처럼 불순물이 다른 영역으로 침투하게 될 경우 트랜지스터의 신뢰성이 악화되고 결과적으로 전체 반도체 디바이스의 생산성을 저하시키는 주요 원인이 되고 있다. 따라서, 본 분야에서는 이와 같이 반도체 기판 전체 영역에 대해서 어닐링하는 것이 아니라 불순물이 도핑된 영역에 대해서만 선택적으로 상기 도핑된 불순물 원자를 활성화시킬 수 있도록 하는 기술이 절실히 요구되고 있는 실정이다.
상기와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은, 반도체 기판의 특정 영역에 주입된 불순물 원자가 다른 영역으로 침투하는 것을 방지할 수 있 도록 하는 불순물 원자 활성화 장치 및 그 방법을 제공함에 있다.
본 발명의 다른 목적은, 반도체 디바이스의 신뢰성을 악화시키지 않는 불순물 원자 활성화 장치 및 그 방법을 제공함에 있다.
본 발명의 다른 목적은, 반도체 디바이스의 생산성을 저하시키지 않는 불순물 원자 활성화 장치 및 그 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명에 따른 불순물 원자 활성화 장치는, 공정 챔버 내부에 설치되며, 고유진동수를 가지는 불순물 원자가 주입되어 있는 웨이퍼가 로딩되는 서셉터부와; 상기 공정 챔버의 일측에 형성되며, 불순물 원자가 포함된 가스가 주입되는 가스 주입부와; 상기 가스 주입구를 통해 주입된 가스가 배출되는 가스 배출부와; 고유진동수를 가지는 상기 불순물 원자가 도핑되어 있는 상기 반도체 기판에, 상기 불순물 원자의 고유진동수와 일치하는 마이크로 웨이브를 인가하여 상기 불순물 원자의 고유진동수를 증가시킴으로써, 상기 반도체 기판을 구성하는 물질과 상기 불순물 원자가 결합되도록 하는 마이크로 웨이브 발생부를 구비함을 특징으로 한다.
또한, 상기한 목적들을 달성하기 위한 본 발명에 따른 불순물 원자 활성화 방법은, 반도체 기판 내부에 고유진동수를 가지는 불순물 원자를 주입하는 단계와; 고유진동수를 가지는 상기 불순물 원자가 도핑되어 있는 반도체 기판에 상기 불순물 원자의 고유진동수와 일치하는 마이크로 웨이브를 인가하여 상기 불순물 원자의 고유진동수를 증가시킴으로써, 상기 반도체 기판을 구성하는 물질과 상기 불순물 원자를 결합시키는 단계를 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 본 발명의 카테고리를 벗어나지 않는 범위내에서 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
일반적으로 물질을 구성하고 있는 입자들은 끊임없이 진동을 하고 있으며, 이처럼 진동하고 있는 상기 입자들은 고유의 진동수를 가지고 있다. 그리고, 상기 진동하고 있는 입자에 대하여 상기 입자의 진동수와 비슷한 마이크로 웨이브를 가할 경우 상기 입자의 진동수는 더욱 커지게 된다. 이러한 원리는 공진현상으로 설명되어질 수 있다. 통상적으로, 공진(공명)이라 함은 진자의 추에 좌우로 진동하는 외력이 가해졌을 경우, 외력의 진동수가 상기 좌우로 진동하는 진자의 고유진동수(저항이 0일 경우의 진동수)에 일치할 때 진자가 세차게 흔들리는 현상을 의미한다.
따라서, 반도체 디바이스 제조를 위하여 실리콘 기판 내부로 B 또는 As 등과 같은 불순물을 도핑한 뒤, 상기 불순물의 고유진동수와 동일한 마이크로 웨이브를 가하게 되면 상기 주입된 불순물의 평균 자유 이동 거리(mean free path)가 증가되어 실리콘 원자와 결합할 가능성이 높아진다. 이는 실리콘 기판에 불순물을 주입한 뒤, RTA등의 열처리 공정을 실시한 경우와 동일한 결과를 나타낸다. 즉, RTA 공정에서는 열처리 공정을 실시하여 도핑된 불순물의 운동량을 증가시키는 원리이며, 공진원리를 이용하는 경우에는 불순물의 고유진동수와 동일한 마이크로 웨이브를 반도체 기판에 가하여 불순물의 고유진동수를 극대화시키는 것으로서, 결과적으로는 상기 RTA 공정이나 공정원리 모두 반도체 기판에 도핑된 불순물을 활성화시켜 원하는 캐리어를 발생시키는 것이다.
그러나, 불순물 활성을 위해 종래 통상적으로 실시되었던 상기 RTA등의 열처리 공정은 반도체 디바이스에 악영향을 미치는 단점이 있다. 즉, 불순물을 활성화시키기 위해 실시하는 상기 RTA 공정은 고온의 챔버내에서 이루어지는 열처리 공정으로서 반도체 기판 전체에 열이 가해지게 되고, 그로 인해 물질막내에 도핑된 불순물이 다른 영역으로 침투하게 될 가능성이 높아지게 된다. 트랜지스터 제조를 위하여 임의의 영역에 한정적으로 주입된 불순물이 다른 영역으로 침투하게 될 경우 트랜지스터의 동작 특성이 불안정해지는 문제점이 있다.
따라서, 본 발명에서는 상기 RTA 공정과 동일한 효과를 기대할 수 있으면서도 RTA 공정으로 인해 야기되었던 종래의 문제점은 해소하기 위하여, 상기에서 설명한 공진원리를 이용한 새로운 불순물 원자 활성화 방법을 도출하게 된 것이다. 하기의 도 11에는 본 발명의 실시예에 따른 마이크로 웨이브 발생기가 장착된 불순물 원자 활성화 장치(400)의 단면구조가 도시되어 있다.
도 11을 참조하면, 본 발명에 따른 상기 불순물 원자 활성화 장치(400)는, 불순물 원자가 포함된 가스가 주입되는 가스 주입구(402), 상기 가스 주입구(402)를 통해 챔버내로 주입된 가스가 배출되는 가스 배출구(404)가 형성되어 있다. 그리고, 상기 챔버내부의 온도를 상승시키기 위한 상부 램프(406) 및 하부 램프(408)가 형성되어 있으며, 서셉터(410) 상부에는 공정이 진행되어질 웨이퍼(414)가 로딩되어 있다. 그리고, 상기 웨이퍼(414)는 서셉터(410)에 설치된 서포트링(412)에 의해 지지된다. 그리고, 상기 챔버 내부의 상부에는 상기 웨이퍼(414)의 표면에 마이크로 웨이브를 인가하기 위한 마이크로 웨이브 발생부(416, 417)가 형성되어 있다. 도 11에서는 상기 마이크로 웨이브 발생부가 챔버 내부의 양측 상부에 형성되어 있는 상태를 도시하고 있으나, 필요에 따라 하나만 형성할 수도 있고 두 개 이상의 복수개로 형성하는 것도 얼마든지 가능하다.
본 발명에서는 웨이퍼(414) 내부에 불순물 원자를 활성화시킴에 있어서, 종래에서와 같이 열을 가하는 방식이 아닌 상기 마이크로 웨이브 발생부(416,417)를 통해 발생되는 마이크로 웨이브를 이용하여 불순물 원자를 활성화시킨다. 따라서, 활성화된 불순물 원자들이 주입된 영역 이외의 다른 영역으로 침투하는 것을 최소화할 수 있게 되는데, 하기의 도 12 및 도 13를 참조하여 본 발명의 실시예에 따른 불순물 원자 활성화 과정을 보다 상세히 설명하고자 한다.
먼저, 도 12를 참조하면, 그 내부에 불순물이 도핑되어 있는 반도체 기판(500)이 놓여있다. 이때, 상기 반도체 기판(500)은 실리콘(Si), 게르마늄(Ge) 또는 갈륨아사나이드(GaAs)일 수 있으며, 상기 반도체 기판(500) 내부에 도핑되는 불순물은 원소 주기율표상의 B, Al, Ga, In등과 같은 3B족 원소 또는 P, As, Sb등과 같은 5B족 원소일 수 있다.
상기 반도체 기판(500) 상부에 마이크로 웨이브 발생부(502)를 형성하여 상기 반도체 기판(500) 내부에 도핑되어 있는 불순물 원자의 고유진동수와 일치하는 마이크로 웨이브(504)를 상기 반도체 기판(500)측에 가한다. 이때, 상기 마이크로 웨이브 발생부(502)의 작동은 마이크로 웨이브 발생 제어부(506)를 통해 제어된다.
상기 마이크로 웨이브(504)가 반도체 기판(500)측으로 인가되면 상기 반도체 기판(500) 내부에 주입된 불순물은 자신의 고유진동수와 일치하는 마이크로 웨이브(504)로 인해 진동수가 더욱 커짐에 따라 평균 자유 이동 거리가 더욱 증가하게 된다. 이처럼 반도체 기판(500) 내부에 주입된 불순물의 평균 자유 이동 거리가 증가함에 따라 상기 반도체 기판(500)를 이루고 있는 물질, 예컨대 실리콘 원자와 결합할 가능성이 높아지게 된다. 그리고, 활성화된 불순물 원자와 상기 실리콘 원자가 결합함으로써, 원하는 캐리어를 발생시킬 수 있게 된다. 즉, 실리콘으로 이루어진 상기 반도체 기판 내부로 주입된 불순물이 3족 원소일 경우에는 정공을 형성하고, 5족 원소일 경우에는 자유전자를 발생시키게 된다.
상기 도 12에서는 반도체 기판 내부에 3B족 또는 5B족 원소중의 어느 하나의 불순물 원자가 도핑되었을 경우에 상기 불순물 원자를 활성화시키기 위한 장치 및 그 활성화 방법을 설명하였으나, 하기의 도 13에서는 반도체 기판 내부에 3B족 및 5B족 원소가 두 종류 이상 주입되어 있는 경우에 이러한 불순물 원자들을 활성화시키기 위한 장치를 나타낸다.
도 13을 참조하면, 실리콘(Si), 게르마늄(Ge) 또는 갈륨아사나이드(GaAs)로 이루어진 반도체 기판(600)에 예컨대, 3B족 원소인 B 및 5B족 원소인 As가 모두 주입되어 있다. 이러한 반도체 기판(600) 상부에 B의 고유진동수와 일치하는 마이크로 웨이브(604)를 발생시키는 제1마이크로 웨이브 발생부(602) 및 As의 고유진동수와 일치하는 마이크로 웨이브(608)를 발생시키는 제2마이크로 웨이브 발생부(606)를 형성한다. 이때, 상기 제1마이크로 웨이브 발생부(602) 및 제2마이크로 웨이브 발생부(606)의 작동은 마이크로 웨이브 발생 제어부(610)를 통해 제어된다. 이러한 마이크로 웨이브 발생 제어부(610)의 제어로 인해, 상기 B 및 As의 고유진동수를 증가시키기 위한 마이크로 웨이브를 동시에 발생시키거나 또는 번갈아 발생시킬 수 있다. 또한, 세가지 이상의 불순물을 주입하는 경우에도 주입된 불순물의 고유진동수에 따른 마이크로 웨이브를 발생시키는 마이크로 웨이브 발생부 및 상기 마이크로 웨이브 발생부를 제어하는 마이크로 웨이브 발생 제어부를 통해 얼마든지 반도체 기판에 주입된 불순물을 효과적으로 활성화시킬 수 있다.
상기 제1마이크로 웨이브 발생부(602)및 제2마이크로 발생부(606)을 통해 상기 반도체 기판(600) 상부에 B 및 As의 고유진동수와 일치하는 마이크로 웨이브가 전달되면 상기 반도체 기판 내부에 주입된 B 및 As 원자의 고유진동수가 극대화되고, 그로 인해 B 및 As의 평균 자유 이동 거리 또한 더욱 증가하게 된다. 그리고, 상기 반도체 기판 내부에 주입된 상기 B 및 As 원자들의 평균 자유 이동 거리가 증가함에 따라 상기 반도체 기판을 이루고 있는 물질, 예컨대 실리콘 원자와 결합할 가능성이 높아지게 된다. 결과적으로, 상기 제1마이크로 웨이브 발생부(602)에 의해 활성화된 B 원자는 실리콘 원자와 결합하여 정공을 형성하게 되고, 상기 제2마이크로 웨이브 발생부(606)에 의해 활성화된 As 원자는 실리콘 원자와 결합하여 자유전자를 형성하게 된다.
삭제
상기한 바와 같이, 본 발명에서는 공진원리를 이용하여 반도체 기판 내부에 주입된 특정 불순물 원자의 평균 자유 이동 거리를 증가시키고, 그 결과 반도체 기판을 구성하고 있는 물질과 용이하게 결합되도록 함으로써 원하는 캐리어를 형성시 킨다. 상기 공진원리는 반도체 기판에 주입된 불순물 원자의 고유진동수에 따른 마이크로 웨이브를 발생시켜 상기 불순물 원자의 고유진동수를 증가시키는 방식으로서, 종래의 RTA와 같이 반도체 기판 전면에 걸친 열처리 공정이 아니므로 상기 반도체 기판 내부에 주입된 불순물이 처음 주입된 영역 이외의 다른 영역으로 침투하는 것을 최소화할 수 있게 된다. 그러므로, 본 발명에 따른 상기 공진원리를 이용한 불순물 원자 활성화 방법은 점차 고집적화되는 반도체 디바이스를 제조함에 있어서, 반도체 디바이스의 디자인룰을 만족시키면서도 신뢰성 및 생산성 또한 만족시킬 수 있는 매우 바람직한 불순물 원자 활성화 방법이라 할 수 있다.
상기한 바와 같이 본 발명에 의하면, 반도체 기판 내부에 3족 또는 5족의 불순물 원자를 도핑한 뒤, 상기 불순물 원자의 고유진동수와 일치하는 마이크로 웨이브를 상기 반도체 기판에 가하여 준다. 상기 마이크로 웨이브로 인해 반도체 기판 내부에 도핑된 불순물 원자의 고유진동수가 공진현상으로 인해 급격히 증가하고, 이러한 고유진동수의 급격한 증가로 인해 불순물 원자의 평균 자유 이동 거리 또한 증가함으로써, 상기 반도체 기판을 구성하는 물질과 결합하여 캐리어를 생성하게 된다. 이처럼 본 발명에서는 공진원리를 이용하여 불순물 원자가 도핑된 영역에 대해서만 선택적으로 상기 불순물 원자를 활성화시키므로, 임의의 영역에 도핑된 불순물 원자가 다른 영역으로 침투하는 문제점을 방지할 수 있게 되어 반도체 디바이스의 신뢰성 및 생산성을 향상시킬 수 있게 된다.

Claims (9)

  1. (정정) 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치에 있어서:
    공정 챔버 내부에 설치되며, 고유진동수를 가지는 불순물 원자가 주입되어 있는 웨이퍼가 로딩되는 서셉터부와;
    상기 공정 챔버의 일측에 형성되며, 고유진동수를 가지는 불순물 원자가 포함된 가스가 주입되는 가스 주입부와;
    상기 가스 주입구를 통해 주입된 가스가 배출되는 가스 배출부와;
    고유진동수를 가지는 상기 불순물 원자가 도핑되어 있는 상기 반도체 기판에, 상기 불순물 원자의 고유진동수와 일치하는 마이크로 웨이브를 인가하여 상기 불순물 원자의 고유진동수를 증가시킴으로써, 상기 반도체 기판을 구성하는 물질과 상기 불순물 원자가 결합되도록 하는 마이크로 웨이브 발생부와;
    상기 마이크로 웨이브 발생부에 연결되며, 상기 마이크로 웨이브 발생부의 작동을 제어하는 마이크로 웨이브 발생 제어부를 구비함을 특징으로 하는 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치.
  2. (삭제)
  3. 제 1항에 있어서, 상기 반도체 기판은 실리콘(Si), 게르마늄(Ge) 또는 갈륨아사나이드(GaAs)중의 어느 하나로 이루어짐을 특징으로 하는 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치.
  4. 제 1항에 있어서, 상기 마이크로 웨이브 발생부는 반도체 기판에 도핑되는 불순물 원자의 종류에 따라 하나 또는 두 개 이상 복수개로 구비함을 특징으로 하는 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치.
  5. 제 1항에 있어서, 상기 반도체 기판에 도핑되는 불순물 원자는 원소 주기율표의 3B족 또는 5B족에 속해 있는 원소임을 특징으로 하는 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치.
  6. (정정) 반도체 디바이스 제조를 위한 불순물 원자 활성화 방법에 있어서;
    반도체 기판 내부에 고유진동수를 가지는 불순물 원자를 주입하는 단계와;
    고유진동수를 가지는 상기 불순물 원자가 주입되어 있는 반도체 기판에, 상기 반도체 기판에 주입된 불순물 원자의 고유진동수와 일치하는 마이크로 웨이브를 인가하여 상기 불순물 원자의 고유진동수를 증가시킴으로써, 상기 반도체 기판을 구성하는 물질과 상기 불순물 원자를 결합시키는 단계를 포함함을 특징으로 하는 반도체 디바이스 제조를 위한 불순물 원자 활성화 방법.
  7. 제 6항에 있어서, 상기 마이크로 웨이브는 마이크로 웨이브 발생부를 통해 발생시킴을 특징으로 하는 반도체 디바이스 제조를 위한 불순물 원자 활성화 방법.
  8. 제 6항에 있어서, 상기 반도체 기판은 실리콘(Si), 게르마늄(Ge) 또는 갈륨아사나이드(GaAs)중의 어느 하나로 이루어짐을 특징으로 하는 반도체 디바이스 제조를 위한 불순물 원자 활성화 방법.
  9. (정정) 제 6항에 있어서, 상기 고유진동수를 가지는 불순물 원자는 원소 주기율표의 3B족 또는 5B족에 속해 있는 원소임을 특징으로 하는 반도체 디바이스 제조를 위한 불순물 원자 활성화 방법.
KR1020040094483A 2004-11-18 2004-11-18 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법 KR100610016B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040094483A KR100610016B1 (ko) 2004-11-18 2004-11-18 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법
US11/258,208 US20060105552A1 (en) 2004-11-18 2005-10-26 Apparatus and method of activating impurity atom in manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094483A KR100610016B1 (ko) 2004-11-18 2004-11-18 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법

Publications (2)

Publication Number Publication Date
KR20060055600A KR20060055600A (ko) 2006-05-24
KR100610016B1 true KR100610016B1 (ko) 2006-08-08

Family

ID=36386929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094483A KR100610016B1 (ko) 2004-11-18 2004-11-18 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법

Country Status (2)

Country Link
US (1) US20060105552A1 (ko)
KR (1) KR100610016B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035371A (ja) * 2009-07-07 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224861A (ja) 1997-11-28 1999-08-17 Matsushita Electric Ind Co Ltd 半導体不純物の活性化方法、および活性化装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
US5976994A (en) * 1997-06-13 1999-11-02 Regents Of The University Of Michigan Method and system for locally annealing a microstructure formed on a substrate and device formed thereby
CN1110068C (zh) * 1997-11-28 2003-05-28 松下电器产业株式会社 半导体杂质的激活方法以及激活装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224861A (ja) 1997-11-28 1999-08-17 Matsushita Electric Ind Co Ltd 半導体不純物の活性化方法、および活性化装置

Also Published As

Publication number Publication date
KR20060055600A (ko) 2006-05-24
US20060105552A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
US11677028B2 (en) PMOS FinFET
CN103137618B (zh) 局部载流子寿命减少
JP2004515915A (ja) 基板ウェハの層
US7785974B2 (en) Methods of employing a thin oxide mask for high dose implants
TWI615978B (zh) 包含絕緣體上半導體區和主體區之半導體結構及其形成方法
TW201909377A (zh) 低電容靜電放電元件
KR100610016B1 (ko) 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법
JP2534991B2 (ja) Ｃｍｏｓ構造の製法
CN107170704B (zh) 半导体结构及其形成方法
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
US20230352570A1 (en) Bipolar junction transistor
CN113990917A (zh) 具有在体衬底中的嵌入的隔离层的晶体管
CN107369648B (zh) 一种双栅氧化层制造方法
US20240249992A1 (en) Heater elements
US12046633B2 (en) Airgap structures in auto-doped region under one or more transistors
CN110707043A (zh) 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺
US20240096874A1 (en) Trigger silicon controlled rectifier
US11967635B2 (en) Lateral bipolar transistor
KR20060077425A (ko) 반도체 디바이스 제조를 위한 불순물 원자 활성화 방법
US20240162232A1 (en) Integrated structure with trap rich regions and low resistivity regions
US20240250157A1 (en) Heater terminal contacts
CN109119464A (zh) 一种新型离子注入型pd soi器件及其制备方法
US20240282813A1 (en) Silicon super junction structures for increased throughput
US8956948B2 (en) Shallow trench isolation extension
CN118782641A (zh) 低电容低电阻器件

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041118

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060126

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060725

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060802

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20090714

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee