[go: up one dir, main page]

KR100609049B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100609049B1
KR100609049B1 KR1020040101930A KR20040101930A KR100609049B1 KR 100609049 B1 KR100609049 B1 KR 100609049B1 KR 1020040101930 A KR1020040101930 A KR 1020040101930A KR 20040101930 A KR20040101930 A KR 20040101930A KR 100609049 B1 KR100609049 B1 KR 100609049B1
Authority
KR
South Korea
Prior art keywords
metal
layer
film
contact hole
semiconductor device
Prior art date
Application number
KR1020040101930A
Other languages
English (en)
Other versions
KR20060062926A (ko
Inventor
박창수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040101930A priority Critical patent/KR100609049B1/ko
Publication of KR20060062926A publication Critical patent/KR20060062926A/ko
Application granted granted Critical
Publication of KR100609049B1 publication Critical patent/KR100609049B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속배선 형성 공정에 관한 것이다. 본 발명은 고단차 미세 접촉 구조의 신뢰성과 안정성을 확보할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다. 본 발명에서는 종래의 TiN 장벽층을 배제하고, 대신 시드층(예컨대, SiHx)을 화학기상증착 방식으로 증착하고 이 시드층의 환원반응을 통해 밀착층(장벽층)용 금속막(예컨대, 텅스텐막)을 형성한 다음, 밀착층용 금속막을 질화시켜 장벽 특성을 갖춘 금속질화막(예컨대, 텅스텐질화막)으로 변화시킨다. 이후, 콘택홀 주변의 금속질화막을 선택적으로 산화시킴으로써 후속 선택적인 금속 플러그 성장이 콘택홀 내부에서만 유도되도록 한다. 이 경우, 종래의 TiN 장벽층을 대체하는 금속질화막의 기반층인 시드층 증착시 화학기상증착법을 적용하기 때문에 접촉구 측벽에서의 단차피복성을 확보할 수 있어 장벽층의 단차피복성 불량에 따르는 금속 플러그의 열화를 방지할 수 있음은 물론, 장벽층 형성 과정에서 사용되는 소오스에 포함된 염소나 탄소에 의한 오염을 방지할 수 있다. 또한, 상기와 같은 장벽층 형성이 비교적 저온(400∼500℃)에서 이루어지기 때문에 하부 금속막에 대한 열적 부담을 줄일 수 있으므로, 2층 이상의 금속배선 형성 공정에도 적용이 가능하다.
금속배선, 접촉구, 시드층 환원반응, 밀착층용 금속막, 질화

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL INTERCONNECTION OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 금속배선 형성 공정을 나타낸 단면도.
도 2a는 종래기술에 따라 TiN 장벽층이 물리기상증착 방식(IMP)으로 증착된 상태의 콘택홀 단면을 도시한 전자현미경(SEM) 사진.
도 2b는 종래기술에 따라 물리기상증착 방식(IMP)으로 증착된 TiN 장벽층 상에 화학기상증착 방식으로 증착된 텅스텐막의 단면을 도시한 전자현미경(SEM) 사진.
도 3은 본 발명에 따라 형성된 알루미늄 콘택 플러그의 단면을 도시한 전자현미경(SEM) 사진.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판 11 : 게이트 전극
12 : 층간절연막 13 : Ti막
14 : SiHx(x≤4)층 15 : 밀착층용 텅스텐막
16 : 콘택 플러그 17 : 금속배선
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속배선 형성 공정에 관한 것이다.
반도체 소자의 고집적화에 따라 디자인 룰(design rule)이 급격히 축소되고 있으며, 이에 따라 콘택홀 또는 비아홀의 종횡비가 높아지고 있어 플러그 형성을 위한 갭필 공정 마진이 줄어드는 등 금속배선 형성 공정 난이도가 크게 증가하고 있다.
통상적인 접촉구(콘택홀, 비아홀) 갭필 기술로서, B-W(Blanket Tungsten) 증착에 의한 접촉구 매몰 후 화학·기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 통해 플러그를 형성하는 방식이 주로 적용되고 있다. 이 방식은 접촉구가 형성된 기판 상에 낮은 접촉 저항 및 산화막과의 접착력을 확보하기 위한 타이타늄(Ti)과 금속 질화막 밀착층(예컨대, TiN막)을 증착하고, 그 상부에 단차 피복성이 우수한 화학기상증착법으로 텅스텐막을 접촉구의 반경 이상의 두께 만큼 전면에 증착하여 접촉구를 갭필하고 있다.
그런데, 하부의 밀착층 증착을 위해 물리기상증착법 적용할 경우, 단차 피복성 불량으로 인해 초미세 접촉구의 바닥 부분에서 밀착층의 두께가 얇아지게 되고, 이에 따라 핵 생성에 소요되는 시간 차이가 발생하여 접촉구 입구에서 다른 부분에 비해 두껍게 증착되어 소오스 가스의 접촉구 내부로의 계속적인 공급을 막아 접촉구 내에 보이드를 형성하는 문제점이 있었다.
이러한 문제는 대한민국 특허공개공보 제1999-0017335호(1999.03.15 공개)의 경우에도 나타난다. 단차물이 형성되고 그위에 장벽층이 형성된 기판 표면에만 산화막 형태의 증착 방지막을 증착한 후 장벽층이 노출된 접촉구 내에서만 선택적으로 금속 플러그를 성장시킨다. 여기서 DMEAA(dimethyl ethyl amine alane), DMAH(dimethyl aluminum hydride)와 같은 유기 금속 화합물을 사용하거나 장벽층 두께에 따른 핵형성 의존성은 동일하게 나타나는데, 증착 후 대기 노출된 장벽 금속은 산화되어 막내에 산소를 포함하며 두께가 얇을수록 그 양은 증가하여 핵형성 속도를 저하시킨다. 이를 개선하기 위해 온도를 증가할 경우 기상에서 쉽게 분해되어 미립자 발생에 의한 불량 발생을 초래한다.
한편, 접촉구 내에 선택적으로 플러그를 형성하는 S-W(Selective Tungsten) 기술은 전술한 B-W 기술과 달리 2층 이상의 배선 형성시 배선 연결을 하는 비아홀에 Ti/TiN막과 같은 밀착층 증착 없이 비아홀 바닥에 노출되는 하부 금속배선과 단결정/다결정 실리콘 및 비아홀 측벽 구성 물질인 실리콘 산화막과 같은 층간절연막 상에서의 증착 특성 차이를 이용하여, 접촉구 내 노출되어 있는 하부 재료 종류(순수 금속, 금속 실리사이드, 실리콘)에 따라 다른 성장속도로 금속을 성장시킬 수 있다.
그런데, 플러그가 비아홀 바닥으로부터 상부로 성장함에 따라 접촉구의 높이 가 다를 경우 낮은 단차를 갖는 접촉구 내에 형성된 플러그는 계속 성장하여 홀 주변으로 넘치는 형상을 갖게 된다. 이 경우, 전술한 B-W 증착시와 같이 CMP 공정을 실시하여 접촉구 위로 돌출된 텅스텐을 제거 후 습식 세정을 실시해야 한다. 한편, 실리콘 기판상에 직접 형성되는 접촉구의 경우, 접촉구 바닥에 노출된 실리콘 상에 텅스텐 플러그가 성장되면서 텅스텐이 실리콘 쪽으로 확산되어 웜홀(Wormhole)을 형성하여, 누설전류를 발생시켜 소자 불량을 유발하므로 2층 배선 이상에 형성되는 접촉구 매몰을 위해 일부에서만 적용되어 왔다. 또한, 접촉구 측벽 재료와의 선택적 증착 특성으로 인해 선택적으로 증착된 금속 플러그와 접촉구 측벽 사이에 갭(Gap)이 존재하여 상부 금속배선의 신뢰성 저하를 유발하게 되는 문제점이 있었다[Advanced Metallization for ULSI Applications 1992, pp. 333-339/83-89, Ajay Jain et al. 참조].
한편, 앞서 언급한 대한민국 특허공개공보 제1999-0017335호는 접촉구가 형성된 실리콘 기판상에 Ti/TiN막과 같은 밀착층을 일정 두께 이상 증착한 후, 단차 피복성이 불량한 증착 방법인 스퍼터링 방식으로 층간절연막 표면과 접촉구의 상부에만 대기 노출시 자연 산화막을 쉽게 형성하는 알루미늄(Aluminum)과 같은 물질을 기판 상에 연속막이 형성되는 최소 두께로 증착하고, 자연 산화막이 형성되지 않은 접촉구 내의 밀착층 상에 화학 기상 증착법으로 금속 플러그를 형성하는 기술에 제안하고 있다.
이 기술의 경우, 접촉구의 단차가 증가하고 직경이 급격히 감소함에 따라 장벽층 형성에 현재 사용 가능한 증착 방법인 IMP(Ionized Metal Plasma), LTS(Long Through Sputtering), 콜리메이션(Collimation)과 같은 스퍼터링 방식을 적용하는데, 이와 같은 증착 방식은 증착되는 물질의 직진성이 증가됨에 따라 접촉구 바닥에서는 통상의 스퍼터링 방식보다 두께가 증가하나 측벽에서의 단차 피복성이 크게 감소하여 금속 플러그를 형성하는데 필요한 핵생성이 측벽에서는 일어나지 않는 문제점이 있다. 이러한 상태에서 텅스텐을 성장시키면, 접촉구 바닥 부분에서 텅스텐이 형성되어 접촉구 입구 방향으로 성장함에 따라 전술한 S-W 증착 방식과 같이 텅스텐이 접촉구 주변으로 넘쳐서 성장하거나, 금속 플러그를 형성하는 시간이 길어지는 문제점이 있다. 또한, 단차가 낮은 접촉구 바닥에는 성장 방지막이 증착되어 플러그 성장이 일어나지 않게 된다.
한편, 전술한 문제점을 개선하기 위하여 단차 피복성이 우수한 화학기상증착 방식을 사용하여 장벽층을 증착하는 경우, 무기화합물(예, TiCl4)을 사용하면 고온 증착(>600℃)에 따른 얕은 접합(Shallow Junction) 상에 형성된 접촉구 바닥에서 접촉 저항을 낮추기 위한 Ti층과 실리콘 기판과의 과도 반응으로 인하여 누설전류 증가에 의한 불량이 발생될 수 있다. 또한, 장벽층 내에 증착 소오스 가스에 포함된 염소(Cl)와 같은 부식성 원소가 잔류할 경우 플러그 및 배선의 부식에 의한 단선을 일으켜 초기 불량을 유발한다. 이와 달리 금속 유기물을 사용한 유기금속화학기상증착법(MOCVD)을 적용할 경우, 저온 증착이 가능하나 막내에 잔류하는 탄소(C) 불순물에 의한 비저항 증가와 함께 고단차 접촉구 측벽 및 바닥에서의 단차 피복성 문제를 내포한다. 특히, 구리를 금속 배선 재료로 적용할 경우, 접촉구 내에 존재 하는 구리 플러그의 확산을 방지하기 위하여 CVD-알루미늄 플러그 사용시 보다 장벽층 두께를 크게 증가시켜야 하며, 구리에 대한 장벽 특성이 우수하나 비저항이 TiN막 보다 높은 TaN막으로 장벽층 재료를 대체해야 하므로, 구리 배선 사용에 따른 배선 저항 개선 효과가 크게 반감된다. 예를 들면, 구리를 이용한 싱글 대머신(Single Damascene)에 의한 배선형성 방법이 접촉구 매몰과 배선을 동시에 형성하는 듀얼 대머신(Dual Damascene) 공정보다 배선폭이 0.2㎛인 경우 11% 정도 낮은 배선 저항을 나타내는데, 듀얼 대머신 공정의 경우, 증가된 종횡비로 인하여 장벽층 두께를 싱글 대머신 공정에 비해 증가시켜야 구리의 확산을 방지할 수 있기 때문이다. 이는 구리의 높은 확산성 때문에 200℃ 정도의 낮은 온도에서도 실리콘 기판상에 형성된 접촉구 바닥의 장벽층 두께가 낮을 경우, 기판 내부로 구리가 확산하여 Cu-Si 화합물 형태의 깊은 레벨 트랩(Deep Level Trap)을 형성하여 소자 특성을 열화시키기 때문이다.
이러한 연유로 실리콘 기판상에 형성되는 접촉구 갭필은 지금까지 일반적으로 사용된 텅스텐막을 전면 증착하고 에치백하는 방식으로 텅스텐 플러그를 형성한 후 구리 배선을 형성하는 싱글 대머신 공정을 적용하고 있다.
또한, 최근 많이 평가 중인 화학기상증착법에 의한 알루미늄 플러그의 경우, 물리기상증착 방식으로 증착되거나 유기금속 화합물을 사용하여 증착한 장벽층에서 핵생성이 균일하게 일어나지 않아 표면 거칠기가 불량한 문제점이 있으며, 이를 개선하기 위해 화학 및 물리 증착을 대기 노출 없이 연속 진행하더라도 고단차 접촉구 측벽 상에서의 피복성이 불량하여 플러그 형성이 불가능하다.
한편, 화학기상증착 공정의 문제인 증착 온도를 낮추기 위해 플라즈마와 원자층 증착 방식을 함께 사용하는 기술이 개발되었다. 이 방식에 따르면 Ti막이 200℃ 이하에서 증착되는데, 막 내에 1%(XPS, RBS 분석 결과) 수준의 염소가 존재하며, 대기 노출에 의해 30% 정도의 산소를 포함한다[H. Kim & S.M. Rossnagel, J. Vac. Sci. Tech. A20(3), May/June 2002. 참조]. 여기서, 잔류하는 1%의 염소도 수분 흡수시 금속배선의 단선을 초래하기 충분하며, 막의 밀도가 낮아 박막 내에 기공이 다량 분포하므로 대기 노출시 산화되어 30% 정도의 산소를 포함하는 것이다. 이로부터 TiN막과 같은 금속 질화막의 경우를 보면 증착 온도는 낮출 수 있으나, 막질이 나빠지므로 여러 가지의 후속 처리를 필요로 하는 문제점이 수반된다.
이상의 종래기술을 정리해 보면, 현재 접촉구 내에 금속 플러그(W, Al, Cu)를 형성하는데 있어서 필수 요소인 장벽층을 형성하는 기술로 사용되는 물리기상증착 방식은, 급격히 증가되고 있는 높은 형상비의 고단차 미세 접촉구 내에서의 단차피복성 불량으로 인해 금속 플러그의 접촉구내 완전한 갭필이 불가능하다. 또한, 다층 배선을 채용하는 고집적 반도체 소자에서 접촉구 갭필과 배선 형성을 위해 접촉구 매몰 및 배선 형성 기술로 채택되어 사용 중인 전면 텅스텐 증착/식각 방식은, 증착 후 플러그 형성 및 배선용 금속막을 증착하기까지 여러 단계를 거쳐 진행되어 생산성이 매우 낮으며, 다수의 증착/식각/세정 설비를 동시에 요구하는 기술이므로 대량 생산 공정의 주요 인자인 제조 단가를 현저히 증가시키는 요인이 된다. 이를 개선하기 위해서 플라즈마를 이용한 Ti/TiN 형성 공정이 제품 적용/평가 중이나 사용하는 반응 기체가 염화 타이타늄을 주로 사용하므로 금속 배선의 신뢰 성에 치명적인 부식 작용을 일으키는 막내의 잔류 염소를 낮추게 위해 600℃ 이상의 증착 온도에서 증착된다. 한편, 높은 온도에서 플라즈마를 사용하는 증착 기술은 하부에 형성되어 있는 금속 배선의 변형을 초래할 수 있어 2층 이상의 접속구의 갭필을 위한 금속 플러그 공정으로 사용하기에 부적합하다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 고단차 미세 접촉 구조의 신뢰성과 안정성을 확보할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 기판 상의 층간절연막을 식각하여 접촉구를 형성하는 단계; 상기 접촉구가 형성된 전체구조 표면을 따라 시드층을 형성하는 단계; 시드층 환원 반응을 이용하여 밀착층용 금속막을 형성하는 단계; 상기 밀착층용 금속막을 질화시켜 금속질화막으로 변화시키는 단계; 상기 접촉구 주변의 상기 금속질화막 표면을 산화시키는 단계; 및 상기 접촉구 내에 선택적으로 플러그용 금속막을 성장시켜 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법이 제공된다.
본 발명에서는 종래의 TiN 장벽층을 배제하고, 대신 시드층(예컨대, SiHx)을 화학기상증착 방식으로 증착하고 이 시드층의 환원반응을 통해 밀착층(장벽층)용 금속막(예컨대, 텅스텐막)을 형성한 다음, 밀착층용 금속막을 질화시켜 장벽 특성을 갖춘 금속질화막(예컨대, 텅스텐질화막)으로 변화시킨다. 이후, 콘택홀 주변의 금속질화막을 선택적으로 산화시킴으로써 후속 선택적인 금속 플러그 성장이 콘택홀 내부에서만 유도되도록 한다. 이 경우, 종래의 TiN 장벽층을 대체하는 금속질화막의 기반층인 시드층 증착시 화학기상증착법을 적용하기 때문에 접촉구 측벽에서의 단차피복성을 확보할 수 있어 장벽층의 단차피복성 불량에 따르는 금속 플러그의 열화를 방지할 수 있음은 물론, 장벽층 형성 과정에서 사용되는 소오스에 포함된 염소나 탄소에 의한 오염을 방지할 수 있다. 또한, 상기와 같은 장벽층 형성이 비교적 저온(400∼500℃)에서 이루어지기 때문에 하부 금속막에 대한 열적 부담을 줄일 수 있으므로, 2층 이상의 금속배선 형성 공정에도 적용이 가능하다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 금속배선 형성 공정을 나타낸 단면도이다.
본 실시예에 따른 금속배선 형성 공정은, 우선 도 1a에 도시된 바와 같이 소정의 하부층 공정을 통해 하부 전도 구조 및 층간절연막(12)이 형성된 실리콘 기판(10)에 대하여 금속배선 마스크를 사용한 사진 및 식각 공정을 실시하여 실리콘 기판(10) 상의 접합층(도시되지 않음) 및 게이트 전극(11)을 노출시키는 금속 콘택홀 을 형성한다.
이어서, 습식 세정(예컨대, H2SO4(5분) 및 200:1 HF(90초))을 통해 금속 콘택홀 하부의 자연산화막 및 불순물을 제거한다. 한편, 직진성이 우수한 고밀도 플라즈마를 이용한 건식 세정을 추가적으로 실시하여 금속 콘택홀 바닥에 잔류하는 자연산화막이나 콘택홀 건식 식각시 바닥에 퇴적되어 잔류할 수 있는 고분자층(예컨대, CFHx)을 제거할 수 있다.
다음으로, 연속으로 Ti막(13)과 같은 오믹(Ohmic)금속층을 증착한다. 이때, IMP(ionized Metal Plasma) 또는 LTS(Long Through Sputtering) 또는 콜리메이션(Collimation) 방식과 같이 고단차 접촉구내의 측벽에서의 단차 피복성이 불량한 물리기상증착법을 사용하는 것이 바람직하며, Ti막(13)의 증착 두께는 단차물의 최고 높이와 콘택홀의 직경을 고려하며 누설전류 및 접촉저항과 같은 전기적 특성을 평가하여 증착 방법에 따라 최적화하는 것이 바람직하다.
계속하여, 전체 구조 표면을 따라 SiHx(x≤4)층(14)을 증착한다. SiHx층(14)은 후속 텅스텐 증착을 위한 시드층으로서, 실리콘 기판(10)을 진공 중에서 가열(400∼500℃)한 상태에서, Ar/SiH4 가스를 10 Torr 이하의 저압 분위기로 일정 시간 유지하여 표면 반응 구간에서 단차물의 표면을 따라 단차 피복성이 우수하게 증착되도록 한다. 한편, SiHx층(14)의 두께는 노출 시간 및 온도에 따라 증가하므로 후속 텅스텐 밀착층의 두께를 기준으로 결정한다(통상적으로 하부에 존재하는 실리콘 소스는 실리콘 환원 반응에 의해 증착되는 텅스텐 두께의 1.2∼1.3배 정도 소모됨 ).
다음으로, 도 1b에 도시된 바와 같이 실리콘 환원 반응(반응식 1 참조)을 이용한 텅스텐 증착을 실시하여 SiHx층(14) 상에 밀착층용 텅스텐막(15)을 형성한다. 이때, 온도는 400℃ 이하, 압력은 1Torr 이하가 바람직하며, 필요에 따라 Ar과 H2 가스를 적절히 혼합하여 일정시간 동안 기판 상에 노출시켜 증착된 밀착층용 텅스텐막(15) 내부 및 표면상에 흡착되어 있는 미반응 WF6와 SiF4 및 SiHF3 형태의 반응부산물을 제거할 수 있다.
이어서, 500℃ 이하로 기판을 가열하며 암모니아 원격 플라즈마를 사용하여 플라즈마 처리를 실시하여 밀착층용 텅스텐막(15)을 질화시킨다. 밀착층용 텅스텐막(15)이 질화되면 텅스텐질화막(WNx)이 되며, 텅스텐질화막은 후속 텅스텐막에 대한 밀착층으로 사용된다.
한편, 금속배선 재료가 구리인 경우, 장벽 특성을 강화하기 위해 텅스텐 밀착층(15)의 두께 증가가 요구되므로 실리콘 환원에 의해 증착된 텅스텐의 경우 실리콘 상에서 셀프 리미팅(Self-Limiting)하는 특성이 있으므로, 이를 이용하여 증착 및 질화 처리를 반복하는 것이 바람직하다. 만일 290℃ 이상에서 증착하면 급격하게 증착 속도가 증가 - 0.5Torr, WF6=15sccm, Ar=2s1m 조건에서 1.1nm/min.(240℃), 165nm/min.(290℃), 195nm/min.(350℃) - 하여 그로 인해 텅스텐의 밀도가 감소되며, 콘택홀 직경에 따라 연속인 밀착층의 두께로 충분한 2nm~30nm 범위에서 정확한 박막 두께 조절이 어려워 진다. 그리고, 450℃ 이상에서는 반응식 2와 같이 텅스텐 실리사이드(WSix(x≤2))가 형성되어 비저항이 급격히 증가된다(텅스텐의 비저항 : 5~10μΩcm(500℃, Si 기판위)). 또한, 반응 압력이 증가하면 셀프-리미팅 되는 텅스텐의 두께가 증가(증착 압력에 따른 셀프-리미팅 두께 변화 => 18nm/32nm/60nm(Ptot => 0.5mT/1.0mT/2.0mT), 345℃, WF6=20sccm, Ar=2s1m)하므로, 증착 온도와 압력을 산화막이 증착된 패턴 없는 실리콘 기판 상에 SiH4를 노출 온도 400~500℃ 범위 및 원격 플라즈마(Remote Plasma) 사용 유무와 함께 시간을 10~600초 범위에서 달리하여 노출한 후, 증착 온도(200~300℃)와 압력(lmTorr~1Torr)에 따른 텅스텐 밀착층(15)의 증착 속도 변화를 평가하여 최적 공정 조건을 산출하는 것이 바람직하다. 원격 플라즈마를 사용할 경우 비정질 SiHx층(14)을 형성할 때 400℃ 이하의 실리콘 기판 온도에서도 증착이 가능하다.
이후, 기판에 바이어스 인가 없이 산소 플라즈마를 처리하면 평균 자유 사행 거리가 짧아 기판 표면과 콘택홀 입구 부분에서만 텅스텐 질화막(텅스텐 밀착층의 질소 플라즈마 처리에 의해 형성됨)을 산화막으로 환원시켜 핵형성 방지막이 형성된다. 그 후, 선택적 증착 특성을 갖는 금속막을 증착(증착 온도 250~400℃)하여 콘택 플러그(16)를 형성한다. 여기서, 콘택 플러그(16)를 알루미늄으로 형성하는 경우에는 DMAH(DiMethy1 Aluminum Hydride), MPA(Metyhl Pyrrolidine Alane) 등의 금속유기화합물을 소오스로 사용하고, 구리로 형성하는 경우에는 Cupraselect_Cu(hfac)TMVS)와 같은 금속유기화합물 소오스를 사용하는 것이 바람직하다.
2WF6(g) + 3Si(s) → 2W(s) + 3SiF4(g)
2WF6(g) + 7Si(s) → 2WSi2(s) + 3SiF4(g)
다음으로, 도 1c에 도시된 바와 같이 전체구조 상부에 알루미늄막(또는 알루미늄 합금막)을 증착하고, 금속배선 마스크를 사용한 사진 및 식각 공정을 실시하여 금속배선(17)을 형성한다. 이때, 알루미늄막 증착시 리플로우 방식 또는 저온/고온 2단계 물리기상증착법을 이용하는 경우, 대기 노출이 수반되므로 알루미늄막 증착 전에 Ar 플라즈마를 이용한 건식 세정을 수행하여 자연산화막을 제거하는 과정을 추가하는 것이 바람직하며, 알루미늄막 상에 반사방지막(예컨대, TiN, Ti/TiN)을 물리기상증착법으로 형성한 후 사진 및 식각 공정을 실시하는 것이 바람직하다.
도 2a는 종래기술에 따라 TiN 장벽층이 물리기상증착 방식(IMP)으로 증착된 상태의 콘택홀 단면을 도시한 전자현미경(SEM) 사진이며, 도 2b는 종래기술에 따라 물리기상증착 방식(IMP)으로 증착된 TiN 장벽층 상에 화학기상증착 방식으로 증착된 텅스텐막의 단면을 도시한 전자현미경(SEM) 사진이다.
도 2a에 잘 나타난 바와 같이 종래기술에 따라 TiN 장벽층을 물리기상증착 방식으로 증착하는 경우, 콘택홀의 형상비가 급격히 증가함에 따라 TiN 장벽층의 콘택홀 측벽에서의 단차피복성이 콘택홀 하부로 갈수록 급격히 감소하게 된다.
한편, 이 상태에서 텅스텐막을 화학기상증착 방식으로 증착하게 되면, TiN 장벽층이 일정 두께 이상 존재하는 콘택홀 입구에서 텅스텐막의 빠른 성장이 진행되어 입구가 좁아지고 이는 반응 기체가 접촉구 내로 이동하는 양이 저감시켜 도 2b에 도시된 바와 같이 콘택홀 입구에서만 콘택 플러그가 형성되는 결과를 초래하게 되는 것이다.
그러므로 400℃ 이하에서 단차 피복성이 우수하게 장벽층을 형성하면 화학증착에 의해 알루미늄을 접촉구 내와 표면에서 균일하게 성장시킬 수 있어 도 3과 같이 완전 평탄화된 표면을 얻을 수 있으므로 1층 배선 이상인 위치에서도 사용할 수 있다. 또한, 텅스텐 질화막(W2N)의 Cu 확산에 대한 장벽 특성이 우수하여 8nm 증착시 600℃/30분 그리고 25nm의 경우 790℃/30분까지 확산 방지를 할 수 있다.
한편, 단차 피복성이 우수한 장벽층을 이용하여 싱글 또는 2중 상감 구조에서 배선을 형성하는데 본 발명을 적용할 수 있다.
통상적인 방법으로 2중 상감 구조를 형성한 후 기판 표면과 접촉구 및 배선용 홈에 균일하게 앞서 언급한 방법으로 장벽층을 증착 후 산소 플라즈마 처리로 배선 상부와 입구 부분의 장벽층을 산화막으로 환원시킨다. 이후 화학 증착 방법에 의해 비저항이 낮은 금속층(예컨대, CU, Al)을 하부층과 선택적인 증착 특성을 갖 는 화합물을 이용하여 증착하면, 미립자 발생 문제없이 접촉구 및 배선 부분을 균일하게 동시에 매몰되며, 증착 시간을 좀더 연장하면 수직 방향으로 성장이 계속되어 배선부도 완전히 매몰된다. 이때, 필요에 따라 신뢰성을 위한 구리 화합물로 구리를 증착한 후 열처리 하여 알루미늄 내로 확산시킨다. 그리고 CMP 및 세정을 실시하여 표면의 텅스텐 산화막과 하부 잔류 질화막 및 오믹층을 제거하는데, 후속 공정 진행 동안 받는 열처리에 의한 돌출부 방지 및 반사방지용 막의 증착을 위해 금속 배선 상부가 옆의 절연막 높이 보다 낮게 되도록 한다. 이 후 열처리(예컨대, Ar(또는 N₂) 분위기, ≤ 500℃)를 통해 증착된 금속의 재결정화를 실시한 후 노출된 배선의 상부에서만 선택적으로 금속 증착(예컨대, 텅스텐) 후 질화 처리를 실시하여 배선이 질화막에 의해 밀봉된 형태의 배선 신뢰성이 우수한 금속 배선을 형성한다. 이때, Cu와 같은 저온에서도 확산성이 물질을 배선 및 플러그로 사용하는 경우에는, 증착 예정 장벽층 총 두께를 수 회로 나누어 반복하면 장벽층 내부에 불연속 계면이 생겨 Cu에 대한 장벽층 특성을 크게 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 밀착층용 금속막으로 텅스텐막을 적용하는 경우를 일례로 들어 설명하였으나, 본 발명은 몰리브덴(Mo)과 같이 시드층 환원 반응 이 일어나는 다른 내열성(Refractory) 금속을 밀착층용 금속막으로 적용할 수 있다.
본 발명은 다단계 반응기체 공급을 통해 표면 반응을 최대한 이용함과 동시에 금속막이 하부막의 종류와 상태에 따라 나타나는 선택적 증착 현상을 이용하여, 500℃ 이하의 온도에서 장벽층으로 사용될 수 있는 금속막을 단차물이 형성된 기판 전면에 균일하게 증착한다. 따라서, 본 발명을 실시하기 위한 설비 비용은 종래의 전면 텅스텐 증착/식각 기술보다 현저히 낮출 수 있는데, 종래의 물리 증착 및 화학 증착 설비들로 사용 가능하여 설비 투자비 감소가 가능하며, 플러그와 배선을 증착하는데 필요한 공정 단계수가 줄어들어 생산성과 수율의 증가도 예상할 수 있다. 가장 큰 장점으로는 높은 형상비를 갖는 고단차 미세 접속구를 포함하는 다층 배선 구조를 갖는 반도체 소자에서 금속 배선의 위치에 상관 없이 접속구 매몰과 배선 형성이 가능하므로, 소자의 계속적인 미세화 추세와 무관하게 지속적으로 제품 생산 기술로 적용되어 제조 원가 절감 및 수율 향상을 예상할 수 있다.

Claims (11)

  1. 기판 상의 층간절연막을 식각하여 접촉구를 형성하는 단계;
    상기 접촉구가 형성된 전체구조 표면을 따라 시드층을 형성하는 단계;
    시드층 환원 반응을 이용하여 밀착층용 금속막을 형성하는 단계;
    상기 밀착층용 금속막을 질화시켜 금속질화막으로 변화시키는 단계;
    상기 접촉구 주변의 상기 금속질화막 표면을 산화시키는 단계; 및
    상기 접촉구 내에 선택적으로 플러그용 금속막을 성장시켜 콘택 플러그를 형성하는 단계
    를 포함하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 접촉구가 형성된 기판 상에 오믹금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 시드층은 SiHx막(x≤4)인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제3항에 있어서,
    상기 금속질화막으로 변화시키는 단계에서,
    상기 밀착층용 금속막에 대한 질소 플라즈마 처리를 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제4항에 있어서,
    상기 질소 플라즈마 처리는 암모니아(NH3), 히드라진(N2H4), 질소(N2 ) 중 어느 하나를 플라즈마 소오스로 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제5항에 있어서,
    상기 질소 플라즈마 처리는 500℃ 이하로 기판을 가열하며 원격 플라즈마를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제3항에 있어서,
    상기 SiHx(x≤4)막은 SiH4 가스를 플라즈마 소오스로 하는 원격 플라즈마를 사용하거나, 400∼500℃에서 가열하며 기판 상에 SiH4 가스를 노출하여 일정 두께의 비정질 상태의 연속막으로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제3항에 있어서,
    상기 밀착층용 금속막은 텅스텐막 또는 몰리브덴막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제3항에 있어서,
    상기 플러그용 금속막은 알루미늄막 또는 텅스텐막이며, 금속유기화합물을 소오스로 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제2항에 있어서,
    상기 오믹금속층은 Ti막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제10항에 있어서,
    상기 오믹금속층은 IMP(ionized Metal Plasma), LTS(Long Through Sputtering), 콜리메이션(Collimation) 방식 중 어느 하나의 물리기상증착법을 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020040101930A 2004-12-06 2004-12-06 반도체 소자의 금속배선 형성방법 KR100609049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040101930A KR100609049B1 (ko) 2004-12-06 2004-12-06 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101930A KR100609049B1 (ko) 2004-12-06 2004-12-06 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20060062926A KR20060062926A (ko) 2006-06-12
KR100609049B1 true KR100609049B1 (ko) 2006-08-09

Family

ID=37159000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101930A KR100609049B1 (ko) 2004-12-06 2004-12-06 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100609049B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811449B1 (ko) * 2006-11-24 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8764961B2 (en) 2008-01-15 2014-07-01 Applied Materials, Inc. Cu surface plasma treatment to improve gapfill window
JP7406684B2 (ja) * 2018-10-10 2023-12-28 東京エレクトロン株式会社 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811449B1 (ko) * 2006-11-24 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060062926A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
US6803310B2 (en) Method for forming a plug metal layer
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US6524952B1 (en) Method of forming a titanium silicide layer on a substrate
US7135403B2 (en) Method for forming metal interconnection line in semiconductor device
KR100274603B1 (ko) 반도체장치의제조방법및그의제조장치
US8865594B2 (en) Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US7824743B2 (en) Deposition processes for titanium nitride barrier and aluminum
US6940172B2 (en) Chemical vapor deposition of titanium
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
KR100688055B1 (ko) 저온 장벽금속층을 이용한 금속배선 제조 방법
US6946393B2 (en) Small grain size, conformal aluminum interconnects and method for their formation
CN1115723C (zh) 氮化钨层制造方法及使用同样原理的金属连线制造方法
US20130146468A1 (en) Chemical vapor deposition (cvd) of ruthenium films and applications for same
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100753416B1 (ko) 반도체 소자의 제조방법
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
JP4457884B2 (ja) 半導体装置
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
KR20060011396A (ko) 반도체 소자의 다층 금속배선 형성방법
KR20070081265A (ko) 반도체 소자의 제조방법
KR20080029664A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041206

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060215

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060608

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060727

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060728

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090624

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20100624

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee