[go: up one dir, main page]

KR100608054B1 - Ｄａｃ 계조 방식의 디스플레이 시스템 및 그 구동 방법 - Google Patents

Ｄａｃ 계조 방식의 디스플레이 시스템 및 그 구동 방법 Download PDF

Info

Publication number
KR100608054B1
KR100608054B1 KR1020040033119A KR20040033119A KR100608054B1 KR 100608054 B1 KR100608054 B1 KR 100608054B1 KR 1020040033119 A KR1020040033119 A KR 1020040033119A KR 20040033119 A KR20040033119 A KR 20040033119A KR 100608054 B1 KR100608054 B1 KR 100608054B1
Authority
KR
South Korea
Prior art keywords
pwm
start position
signal
bits
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040033119A
Other languages
English (en)
Other versions
KR20050108076A (ko
Inventor
조현승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040033119A priority Critical patent/KR100608054B1/ko
Publication of KR20050108076A publication Critical patent/KR20050108076A/ko
Application granted granted Critical
Publication of KR100608054B1 publication Critical patent/KR100608054B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
    • E03B9/00—Methods or installations for drawing-off water
    • E03B9/02—Hydrants; Arrangements of valves therein; Keys for hydrants
    • E03B9/20—Pillar fountains or like apparatus for dispensing drinking water
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
    • E03B1/00—Methods or layout of installations for water supply
    • E03B1/04—Methods or layout of installations for water supply for domestic or like local supply
    • E03B1/041—Greywater supply systems
    • E03B2001/045—Greywater supply systems using household water
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

영상 신호의 일부 하위 데이터를 이용하여 DAC 기준 전압이 인가되는 PWM 시작 위치를 조정하는 DAC 계조 방식의 디스플레이 시스템 및 그 구동 방법이 개시되어 있다. 본 발명은 입력되는 영상 데이터를 상위 비트 및 하위 비트로 분리하고, 그 분리된 하위 비트로 그레이 레벨 기준 전압이 인가되는 PWM 시작 위치를 조정하는 신호를 발생하는 신호 처리 수단, 신호 처리 수단에서 발생하는 PWM 시작 위치 조정 신호에 따라 상기 그레이 레벨 전압이 인가되는 PWM 시작 위치를 조정하여 상기 분리된 상위 비트의 영상 데이터를 PWM으로 구동하는 패널 수단을 포함한다.

Description

ＤＡＣ 계조 방식의 디스플레이 시스템 및 그 구동 방법{Display system of DAC type and driving method of the same}
도 1은 종래의 LCOS(Liquid Crystal On Silicon) 디스플레이 시스템을 도시한 블록도이다.
도 2는 도 1의 패널부에서 "00001010"의 계조를 표현하는 타이밍도이다.
도 3은 본 발명에 따른 LCOS(Liquid Crystal On Silicon) 디스플레이 시스템을 도시한 블록도이다.
도 4는 도 3의 패널부에서 "00001010"의 계조를 표현하는 타이밍도이다.
본 발명은 디스플레이 시스템에 관한 것이며, 특히 영상 신호의 일부 하위 데이터를 이용하여 DAC 기준 전압이 인가되는 PWM 시작 위치를 조정하는 DAC 계조 방식의 디스플레이 시스템 및 그 구동 방법에 관한 것이다.
종래에는 액정 표시 장치는 공통 전극과 색 필터등이 형성되어 있는 상부 기판의 배향막과 박막 트랜지스터와 화소 전극등이 형성되어 있는 하부 기판의 배향막 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 전압을 인가하여 전 계를 형성함으로써 액정 분자들의 배열을 변경하고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표시하는 장치이다.
액정 표시 장치는 광원인 백라이트(backlight)에 의해 발광된 빛을 액정 패널(panel)의 화소 전극인 투명 전극에 투과시켜 화상을 표시하는 투과형 모드와 자연광을 포함하는 외부광을 액정 패널의 화소 전극인 반사막에 반사시켜 화상을 표시하는 반사형 모드로 나눌수 있다. 반사형 액정 표시 장치중에는 프로젝션 시스템에 주로 이용되는 LCOS(Liquid Crystal On Silicon) 표시 장치가 있다.
도 1은 종래의 LCOS(Liquid Crystal On Silicon) 디스플레이 시스템을 도시한 블록도이다.
도 1을 참조하면, 데이터 처리부(110)는 입력되는 8비트 단위의 R,G,B 영상 신호를 감마 보정, 브라이트니스 조절과 같은 신호 처리를 수행한다. 메모리 제어부(130)는 영상 신호를 메모리(120)로 라이트 또는 리드한다. DAC부(140)는 8비트 제어 데이터를 입력하여 계조 표현을 위한 아날로그 전압 레벨을 발생한다. 패널(panel)부(150)는 DAC부(140)에서 발생하는 전압 레벨과 메모리 제부(130)에서 리드된 영상 신호에 따라 PWM 구동 방식으로 화상을 표시한다. 더 상세하게 패널(panel)부(150)는 클럭에 따라 입력되는 계조 신호를 펄스 폭 변조하여 PWM 신호를 생성함으로써 화상을 표시한다.
도 2는 도 1의 패널부(150)에서 "00001010"의 계조를 표현하는 타이밍도이다.
도 2를 참조하면, "00001010"의 계조 신호는 클럭에 따라 PWM 제어된다. 그 PWM 제어 카운트 구간에서는 "00001010(10값)"의 계조 신호를 표현하기 위해 클럭갯수를 10개 필요로한다. 또한 계조 표현을 위한 DAC의 아날로그 전압 레벨 스텝은 아날로그 전압 레벨 제어용 데이터(8비트)와 같아야하기 때문에 256 스텝을 가져야한다.
도 1 및 도 2와 같이 동작되는 HD 디스플레이 시스템에서 1-패널 구동 주파수를 계산해본다. HD 디스플레이 시스템은 주사선수(H Line): 1920, 주사선수(V Line): 1080, 프레임 주파수(Hz):240, 데이터 전송수(Bit):64, 계조수:256를 갖는다. 이때 프레임 주파수가 240 Hz이면 서브 프레임의 시간은 4.17ms 이며, 하나의 H 라인에 데이터를 전송할 시간은 3.86us 가 된다. 하나의 H 라인에는 1920개의 화소가 존재하며, 각각의 화소는 256 계조 표현을 위해 8비트 데이터가 전송되어야한다. 데이터 전송수가 64비트로 한 클럭에 8개의 화소 데이터를 전송함으로써 1920개의 화소 데이터를 전달하기 위해서는 240개의 클럭이 필요하다. 한 클럭의 시간은 16ns 가 됨으로 데이터 처리용 구동 주파수는 약 62.5MHz 가 된다. 또한 계조 표현을 위한 DAC의 아날로그 전압 레벨 스텝은 아날로그 전압 레벨 제어용 데이터(영상 데이터)와 같아야하기 때문에 256 스텝을 가져야한다. 그리고 하나의 H 라인을 표시하는 3.86us 동안 256 스텝을 생성하기 위해 필요한 한 클럭의 시간은 15ns가 되므로 계조 표현을 위해 필요한 구동주파수는 약 67MHz가된다.
그러나 도 1과 같은 종래의 디스플레이 시스템은 해상도 증가에 따른 회로의 구동 주파수가 증가하기 때문에 노이즈가 발생할 수 있고 이로 인해 영상 신호의 지연에 의해 정확한 PWM 제어가 어려워지는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는 입력되는 영상 신호의 일부 하위 데이터를 이용하여 그레이 레벨 전압의 PWM 시작 위치를 조정함으로써 구동 회로의 주파수를 감소하면서 계조 표현을 동일하게 유지할 수 있는 DAC 계조 방식의 디스플레이 시스템 및 그 구동 방법을 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위하여, 본 발명은 액정 디스플레이 장치에 있어서,
입력되는 영상 데이터를 상위 비트 및 하위 비트로 분리하고, 그 분리된 하위 비트로 그레이 레벨 기준 전압이 인가되는 PWM 시작 위치를 조정하는 신호를 발생하는 신호 처리 수단;
상기 신호 처리 수단에서 발생하는 PWM 시작 위치 조정 신호에 따라 상기 그레이 레벨 전압이 인가되는 PWM 시작 위치를 조정하여 상기 분리된 상위 비트의 영상 데이터를 PWM으로 구동하는 패널 수단을 포함하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 해결하기 위하여, 본 발명은 액정 디스플레이 시스템의 구동 방법에 있어서,
입력되는 영상 데이터를 소정 비트씩 분리하고, 그 분리된 하위 비트들로 그레이 레벨 기준 전압의 PWM 시작 위치를 조정하는 과정;
상기 과정에서 딜레이된 PWM 시작 위치에 따라 상기 분리된 상위 비트들에 해당하는 PWM을 구동하는 과정을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조로하여 본 발명의 바람직한 실시예를 설명하기로 한다.
도 3은 본 발명에 따른 LCOS(Liquid Crystal On Silicon) 디스플레이 시스템을 도시한 블록도이다.
도 3의 디스플레이 시스템은 크게 신호 처리회로와 패널부로 구분된다. 신호 처리부는 신호 분배부(310), 데이터 처리부(320), 메모리(330), 메모리제어부(340), 딜레이제어생성부(350),DAC부(360)를 포함한다.
도 3을 참조하면, 신호분배부(310)는 입력되는 8비트 단위의 R,G,B 영상 신호를 소정 비트씩 분리한다. 예컨대, 8비트 영상 데이터를 상위 6비트와 하위 2비트로 분리한다. 이 상위 6비트는 아날로그 전압 레벨 제어용 데이터로 이용되고 하위 2비트는 DAC 전압의 PWM 시작 위치 제어용 데이터로 이용된다. 이 하위 비트들은 전체 영상 데이터 중에서 LSB(Least Significent Bit)에 해당된다.
데이터 처리부(320)는 신호분배부(310)에서 분배된 상위 6비트의 영상 데이터를 감마 보정, 브라이트니스 조절과 같은 신호 처리를 수행하고, 메모리(330)와 인터페이스를 용이하게 하기 위해 입력되는 6비트 데이터를 64비트 단위로 묶는다.
메모리 제어부(340)는 데이터 처리부(320)에서 처리된 영상 데이터를 메모리(330)로 라이트하면서 리드한다.
DAC부(360)는 8비트 제어 데이터를 입력하여 계조 표현을 위한 아날로그 전압 레벨을 발생한다.
딜레이제어생성부(350)는 신호분배부(310)에서 분배된 하위 2비트의 영상 데 이터를 제어 타이밍에 맞춰 20비트 단위로 변환 한 후 DAC 전압의 PWM 시작 위치를 제어한다.
패널부(370)는 DAC부(360)에서 발생하는 전압 레벨과 메모리 제어부(340)에서 리드된 영상 신호에 따라 PWM 구동 방식으로 화상을 표시한다. 이때 패널부(370)는 딜레이제어생성부(350)에서 발생되는 PWM 시작 위치 조정 데이터에 따라 DAC 전압의 PWM 시작 위치를 조절한다.
도 4는 도 3의 패널부(370)에서 "00001010"의 계조를 표현하는 타이밍도이다.
도 4를 참조하면, "00001010"의 계조 신호는 클럭에 따라 PWM 제어된다. 이때 하위 비트 "10"을 DAC 전압의 PWM 시작 위치 제어용으로 이용한다고 하자. 즉, 상위 비트 "000010(2)"를 PWM 제어 데이터로 이용하고, 하위 비트 "10(2)"을 DAC 전압이 인가되는 PWM 시작 위치 제어용으로 이용한다. 즉, 하위 비트 "10"는 '2'값에 해당되므로 PWM 시작 위치를 그 하위 비트 값(2값)만큼 딜레이한 DAC 2레벨에서 시작한다. 결국, PWM 카운트 구간은 제어 데이터값("10")에 해당하는 "2"를 표현하면 되므로 클럭갯수가 2개만을 필요로 한다. 이때 계조 표현을 위한 DAC의 아날로그 전압 레벨 스텝은 아날로그 전압 레벨 제어용 데이터(영상 데이터)(6비트)와 같아야하기 때문에 64 스텝을 가져야한다. 또한 PWM 카운트 구간은 기존과 같이 DAC 레벨 전압 "10"에서 온(/ON)이 되고 있다.
도 3 및 도 4와 같이 동작되는 HD 디스플레이 시스템에서 1-패널 구동 주파수를 계산해본다. 본 발명을 적용한 HD 디스플레이 시스템은 주사선수(H Line): 1920, 주사선수(V Line): 1080, 프레임 주파수(Hz):240, 데이터 전송수(Bit):64, 계조수:64를 갖는다. 이때 프레임 주파수가 240 Hz이면 서브 프레임의 시간은 4.17ms 이며, 하나의 H 라인에 데이터를 전송할 시간은 3.86us 가 된다. 하나의 H 라인에는 1920개의 화소가 존재하며, 각각의 화소는 64 계조 표현을 위해 6비트 데이터가 전송되어야한다. 데이터 전송수가 64비트로 한 클럭에 10개의 화소 데이터를 전송함으로써 1920개의 화소 데이터를 전달하기 위해서는 192개의 클럭이 필요하다. 한 클럭의 시간은 20ns 가 됨으로 데이터 처리용 구동 주파수는 약 50MHz 가 된다. 또한 계조 표현을 위한 DAC의 아날로그 전압 레벨 스텝은 아날로그 전압 레벨 제어용 데이터(영상 데이터)와 같아야하기 때문에 64스텝을 가져야한다. 그리고 하나의 H 라인을 표시하는 3.86us 동안 64 스텝을 생성하기 위해 필요한 한 클럭의 시간은 60ns가 되므로 계조 표현을 위해 필요한 구동주파수는 약 17MHz가된다.
표 1은 DAC 전압의 시작 위치를 조종했을 때와 미 조정했을 경우를 비교한 것이다.
DAC 기준 전압 조정 미조정
화소수 1920 x 1080 1920 x 1080
프레임 주파수 240Hz 240Hz
DAC 스텝 64 256 4배 감소
PWM 클럭 17MHz 67MHz 4배 감소
메모리 클럭 50Hz 62.5MHz 1/4배 감소
표 1에서 보는바와 같이 본 발명이 적용된 디스플레이 시스템은 PWM 클럭 및 메모리 클럭 주파수가 기존에 비해 현저히 감소함을 알 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상내에서 당업자에 의한 변형이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 입력되는 영상 신호의 일부 하위 데이터를 이용하여 DAC의 기준 전압이 인가되는 PWM 시작 위치를 조정함으로써 구동 회로의 주파수를 감소하면서 계조 표현을 기존과 동일하게 유지할 수 있다.

Claims (4)

  1. 액정 디스플레이 장치에 있어서,
    입력되는 영상 데이터를 상위 비트 및 하위 비트로 분리하고, 그 분리된 하위 비트로 그레이 레벨 기준 전압이 인가되는 PWM 시작 위치를 조정하는 신호를 발생하는 신호 처리 수단;
    상기 신호 처리 수단에서 발생하는 PWM 시작 위치 조정 신호에 따라 상기 그레이 레벨 전압이 인가되는 PWM 시작 위치를 조정하여 상기 분리된 상위 비트의 영상 데이터를 PWM으로 구동하는 패널 수단을 포함하는 디스플레이 시스템.
  2. 제1항에 있어서, 상기 신호 처리 수단은
    입력되는 영상 신호를 상위 비트 및 하위 비트로 분리하는 신호 분배부;
    상기 신호 분배부에서 분배된 상위 비트의 영상 데이터를 소정의 신호 처리 로 조작하는 데이터 처리부;
    소정의 제어 데이터를 입력하여 아날로그 그레이 레벨 전압을 발생하는 DAC 부;
    상기 신호분배부에서 분배된 하위 비트의 영상 데이터를 상기 DAC 전압의 PWM 시작 위치를 딜레이하는 제어 신호로 생성하는 딜레이 제어 생성부를 구비하는 것을 특징으로 하는 디스플레이 시스템.
  3. 액정 디스플레이 시스템의 구동 방법에 있어서,
    입력되는 영상 데이터를 소정 비트씩 분리하고, 그 분리된 하위 비트들로 그레이 레벨 기준 전압의 PWM 시작 위치를 조정하는 과정;
    상기 과정에서 딜레이된 PWM 시작 위치에 따라 상기 분리된 상위 비트들에 해당하는 PWM을 구동하는 과정을 포함하는 디스플레이 구동 제어 방법.
  4. 제3항에 있어서, 상기 PWM 시작 위치 딜레이용 비트는 LSB 임을 특징으로 하는 디스플레이 구동 방법.
KR1020040033119A 2004-05-11 2004-05-11 Ｄａｃ 계조 방식의 디스플레이 시스템 및 그 구동 방법 Expired - Fee Related KR100608054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040033119A KR100608054B1 (ko) 2004-05-11 2004-05-11 Ｄａｃ 계조 방식의 디스플레이 시스템 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040033119A KR100608054B1 (ko) 2004-05-11 2004-05-11 Ｄａｃ 계조 방식의 디스플레이 시스템 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050108076A KR20050108076A (ko) 2005-11-16
KR100608054B1 true KR100608054B1 (ko) 2006-08-02

Family

ID=37284309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040033119A Expired - Fee Related KR100608054B1 (ko) 2004-05-11 2004-05-11 Ｄａｃ 계조 방식의 디스플레이 시스템 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100608054B1 (ko)

Also Published As

Publication number Publication date
KR20050108076A (ko) 2005-11-16

Similar Documents

Publication Publication Date Title
JP3277121B2 (ja) 液晶デイスプレイの中間表示駆動方式
US7233304B1 (en) Liquid crystal display apparatus
JP4655341B2 (ja) 表示装置
CA2223371C (en) Frame display control in an image display having a liquid crystal display panel
KR100878267B1 (ko) 액정 표시 장치
US20060087521A1 (en) Dynamic gamma correction circuit, operation method thereof and panel display device
WO2013080985A1 (ja) 制御ユニット、該制御ユニットを含む表示装置、及び、制御方法
JP2002333863A (ja) 液晶表示装置及びその駆動方法
JP4841083B2 (ja) 液晶表示装置、及び該液晶表示装置における信号伝送方法
CN101226289B (zh) 液晶显示面板的多重gamma驱动方法
CN1811891A (zh) 显示装置及其驱动设备和方法
KR101074382B1 (ko) 액정표시장치의 구동부 및 이의 구동방법
KR20050061799A (ko) 액정 표시 장치 및 그 구동 방법
TWI747557B (zh) 可應用於在顯示模組中進行亮度增強的設備
WO2006095304A1 (en) Backlighted lcd display devices and driving methods therefor
KR101348407B1 (ko) 액정표시장치와 그 액정표시장치의 프레임 레이트 제어방법
KR100608054B1 (ko) Ｄａｃ 계조 방식의 디스플레이 시스템 및 그 구동 방법
US8130188B2 (en) Method for realizing gray levels of LCD device
CN101127190B (zh) 显示面板驱动装置及其驱动方法
JPH10198307A (ja) 表示装置及びガンマ補正方法
WO2011004523A1 (ja) 表示装置および表示装置の駆動方法
CN100429562C (zh) 面板显示装置的色彩管理结构与色彩管理方法、源极驱动器以及面板显示装置
KR100840319B1 (ko) 스티치 저감 수단을 가지는 액정 표시 장치
KR101012791B1 (ko) 액정 표시 장치 및 그 구동 방법
JPWO2011064818A1 (ja) 液晶表示装置、及び制御方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040511

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060113

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060626

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060726

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060727

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee