KR100604658B1

KR100604658B1 - 전압레벨 쉬프터

Info

Publication number: KR100604658B1
Application number: KR1020040042582A
Authority: KR
Inventors: 도창호
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-06-10
Filing date: 2004-06-10
Publication date: 2006-07-25
Anticipated expiration: 2024-06-10
Also published as: KR20050117309A

Abstract

본 발명은 포지티브 피드백 루프를 구성하는 노드의 전위를 보다 빠르게 안정적인 레벨로 구동하므로써, 출력신호의 천이 특성을 개선할 수 있는 전압레벨 쉬프터를 제공하기 위한 것으로, 이를 위한 본 발명으로 제1전원을 소스전원으로 하여 입력신호를 반전시키기 위한 제1 인버터; 상기 제1 인버터의 출력신호와 상기 제1 인버터의 출력신호를 반전시킨 신호에 응답하여 제1 및 제2 노드를 제2전원 레벨로 풀다운 구동하기 위한 풀다운 드라이빙부; 상기 제1 및 제2 노드에 걸린 전압을 크로스 입력으로 가져 상기 제1 및 제2 노드를 제3전원레벨로 풀업 구동하기 위한 풀업 메인드라이빙부; 상기 제1 인버터의 출력신호에 응답하여 상기 풀업 메인드라이빙부에 의해 상기 제1 및 제2 노드가 풀업되기 이전에 상기 제1 및 제2 노드를 제1전원으로 풀업 구동하기 위한 풀업 보조드라이빙부; 및 제3전원을 소스전원으로 하여 상기 제2노드에 걸린 전압을 반전시켜 출력신호로 출력하기 위한 제2 인버터를 구비하는 전압레벨 쉬프터를 제공한다.

레벨 쉬프터, 고전위전압, 천이특성, 파이팅(Fighting), 사이즈(size)

Description

전압레벨 쉬프터{VOLTAGE LEVEL SIFTER}

도 1은 종래기술에 따른 전압레벨 쉬프터의 회로도.

도 2는 본 발명의 일 실시예에 따른 전압레벨 쉬프터의 회로도.

* 도면의 주요부분에 대한 부호의 설명

200 : 풀업 보조 드라이빙부

300 : 풀다운 드라이빙부

100 : 풀업 메인 드라이빙부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 전압레벨 쉬프터에 관한 것이다.

현재 반도체메모리소자가 점차 저전력화 되어가는 추세에 의해, 외부 공급전원의 레벨이 낮아지고 있다. 따라서, 외부에서 인가된 낮은 레벨의 신호를 실제 내 부에서 사용되는 승압전원과 같이 높은 전위를 갖는 로직레벨로 소자에 공급하기 위해서는, 이와같이 낮은 레벨의 신호를 높은 전위 신호로 전송하기 위한 레벨 쉬프터 회로가 사용된다.

도 1은 종래기술에 따른 전압레벨 쉬프터의 회로도이다.

도 1를 참조하면, 종래기술에 따른 전압레벨 쉬프터는 입력신호(in)를 VDD를 소스전원으로 하여 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호에 대응하는 고전위전압레벨(VPP)의 신호를 출력하기 위한 레벨쉬프팅부(10)와, VPP를 소스전원으로 하여 레벨쉬프팅부(10)의 출력신호를 반전시키기 위한 인버터(I2)를 구비한다.

그리고 레벨 쉬프팅부(10)는 인터버(I1)의 출력신호를 게이트 입력으로 가지며 노드 a와 전원전압 VSS 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM2)와, 반전된 입력신호를 반전시키기 위한 인버터(I3)와, 인버터(I3)의 출력신호를 게이트 입력으로 가지며 노드 /a와 전원전압 VSS 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM1)와, 노드 /a에 걸린 전압을 게이트 입력으로 가지며 전원전압 VPP와 노드 a사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM2)와, 노드 a에 걸린 전압을 게이트 입력으로 가지며 전원전압 VPP와 노드 /a 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM1)를 구비한다.

다음에서는 전압레벨 쉬프터의 동작을 간략히 살펴보도록 한다.

먼저, 입력신호(in)가 논리레벨 '로우'에서 '하이'로 천이하는 경우를 살펴보면, 인버터(I1)를 통과한 반전된 입력신호(inb)에 의해 NMOS트랜지스터(NM2)가 턴오프(turn off)되어 노드 a는 전원전압 VSS에 가까운 전압레벨을 유지하는 불안정한 상태가 된다. 노드 a의 VSS레벨을 게이트 입력으로 갖는 PMOS트랜지스터(PM1)와, 인버터(I2)의 출력신호(ind)를 게이트 입력으로 갖는 NMOS트랜지스터(NM1)는 동시에 턴온되며, 이들의 파이팅(fighting)에 의해 노드 /a의 전압레벨은 결정된다. 이때 NMOS트랜지스터의 구동력을 상대적으로 크게하여 노드 /a는 하강된다. 이어서, 노드 /a를 게이트 입력으로 갖는 PMOS트랜지스터(PM2)에 의해 노드 a가 전원전압 VPP레벨로 상승되어, 노드 a를 게이트 입력으로 갖는 PMOS트랜지스터(PM1)를 턴오프시킨다.

이에의해, 노드 /a는 VSS레벨이 되며, 이 값이 인버터(I2)를 거쳐서 VPP 레벨의 출력신호(out)로 출력된다.

결국, PMOS트랜지스터(PM1) 및 NMOS트랜지스터(NM1)의 동시 턴온되는 과정을 거친 후 PMOS트랜지스터(PM2)가 턴온되는 순간부터 포지티브 피드백(Positive Feedback)이 되면서 레벨 쉬프팅이 수행되어 PMOS트랜지스터(PM1)가 턴오프되면, NMOS트랜지스터(NM1)의 풀다운 동작에 의해 노드 /a가 완전히 전원전압 VSS레벨이 되어 출력신호(out)를 전원전압 VSS에서 VPP로 천이시킨다.

또한, 입력신호가 논리레벨 '하이'에서 '로우'로 천이하는 경우에도, 포지티브 피드백이 생성되기 전까지 PMOS트랜지스터(PM2)와 NMOS트랜지스터(NM2)가 동시에 턴온되는 상황이 발생된다.

상술한 바와같이 입력신호(in)가 논리레벨 '로우'에서 '하이'로, '하이'에서 '로우'로 천이하는 경우, PMOS트랜지스터(PM1 또는 PM2)와 NMOS트랜지스터(NM1 또 는 NM2)가 모두 턴온되어, 이들의 연결노드의 전위가 게이트 입력으로 피드백되어 PMOS트랜지스터(PM2 또는 PM1)의 문턱전압(Threshold Voltage) 이상만큼 상승하기 전까지 파이팅이 지속되기 때문에, 전원전압 VPP와 VSS의 단락전류 및 출력신호의 천이특성이 나빠지는 현상이 나타난다. 파이팅이 지속되는 동안 출력노드의 전위는 동시 턴온되는 PMOS트랜지스터(PM1, 2)와 NMOS트랜지스터(NM1, 2)의 구동능력비에 따라 결정된다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 포지티브 피드백 루프를 구성하는 노드의 전위를 보다 빠르게 안정적인 레벨로 구동하므로써, 출력신호의 천이 특성을 개선할 수 있는 전압레벨 쉬프터를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 전압레벨 쉬프터는 제1전원을 소스전원으로 하여 입력신호를 반전시키기 위한 제1 인버터; 상기 제1 인버터의 출력신호와 상기 제1 인버터의 출력신호를 반전시킨 신호에 응답하여 제1 및 제2 노드를 제2전원 레벨로 풀다운 구동하기 위한 풀다운 드라이빙부; 상기 제1 및 제2 노드에 걸린 전압을 크로스 입력으로 가져 상기 제1 및 제2 노드를 제3전원레벨로 풀업 구동하기 위한 풀업 메인드라이빙부; 상기 제1 인버터 의 출력신호에 응답하여 상기 풀업 메인드라이빙부에 의해 상기 제1 및 제2 노드가 풀업되기 이전에 상기 제1 및 제2 노드를 제1전원으로 풀업 구동하기 위한 풀업 보조드라이빙부; 및 제3전원을 소스전원으로 하여 상기 제2노드에 걸린 전압을 반전시켜 출력신호로 출력하기 위한 제2 인버터를 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 전압레벨 쉬프터의 회로도이다

도 2를 참조하면, 본 발명의 일 실시예에 따른 전압레벨 쉬프터는 전원전압 VDD을 소스전원으로 하여 입력신호(in)를 반전시키기 위한 인버터(I4)와, 인버터(I4)의 출력신호(inb)와 인버터(I4)의 출력신호(inb)를 반전시킨 신호(ind)에 응답하여 노드 b, /b를 전원전압 VSS 레벨로 풀다운 구동하기 위한 풀다운 드라이빙부(300)와, 노드 b, /b에 걸린 전압을 크로스 입력으로 가져 노드 b, /b를 전원전압 VPP레벨로 풀업 구동하기 위한 풀업 메인드라이빙부(100)와, 인버터(I4, I6)의 출력신호(inb, ind)에 응답하여 풀업 메인드라이빙부(100)에 의해 노드 b, /b가 풀업되기 이전에 노드 b, /b를 전원전압 VDD로 풀업 구동하기 위한 풀업 보조드라이빙부(200)와, 전원전압 VPP를 소스전원으로 하여 노드 /b에 걸린 전압을 반전시켜 출력신호(out)로 출력하기 위한 인버터(I5)를 구비한다.

전술한 전압레벨 쉬프터의 연결관계를 보다 상세히 살펴보면, 전압레벨 쉬프터는 전원전압 VDD을 소스전원으로하여 입력신호(in) 인가받는 인버터(I4)와, 전원전압 VDD을 소스전원으로하여 인버터(I4)의 출력신호(inb)를 인가받는 인버터(I6)와, 인버터(I4)의 출력신호(inb)에 응답하여 노드 b를 전원전압 VSS레벨로 풀다운구동하는 풀다운트랜지스터(NM4)와, 인버터(I6)의 출력신호(ind)에 응답하여 노드 /b를 전원전압 VSS레벨로 풀다운 구동하는 풀다운트랜지스터(NM3)와, 노드 /b의 신호에 응답하여 노드 b를 전원전압 VPP레벨로 풀업구동하기 위한 풀업트랜지스터(PM4)와, 노드 b의 신호에 응답하여 노드 /b를 전원전압 VPP레벨로 풀업구동하기 위한 풀업트랜지스터(PM3)와, 인버터(I4)의 출력(inb)에 응답하여 노드 /b를 VDD 레벨로 풀업구동하는 풀업트랜지스터(NM5)와, 인버터(I6)의 출력(ind)에 응답하여 노드 b를 VDD 레벨로 풀업구동하는 풀업트랜지스터와, 전원전압 VPP를 소스전원으로 하여 노드 /b의 신호를 인가받는 인버터(I5)를 구비한다.

다음에서는 본 발명의 일실시예에 따른 전압레벨 쉬프터의 동작을 간략히 살펴보도록 한다.

먼저, 입력신호(in)가 논리레벨 '로우'에서 '하이'로 천이하는 경우의 동작을 살펴보면, 인버터(I6)의 출력전압에 의해 NMOS트랜지스터 NM3 및 NM6가 턴온되며, NMOS트랜지스터(NM6)에 의해 노드 b의 전압이 VDD - Vt까지 상승한다. 따라서, 노드 b를 게이트 입력으로 갖는 PMOS트랜지스터(PM3)의 구동량이 종래보다 줄어들어 노드 /b의 전압이 종래보다 상대적으로 빨리 VSS로 떨어진다. 이어서 노드 /b를 게이트 입력으로 갖는 PMOS트랜지스터(PM4)가 턴온되어 노드 b의 전압을 VDD -Vt에서 점차 VPP로 상승시킨다. 노드 b를 게이트 입력으로 갖는 PMOS트랜지스터(PM3)가 완전히 턴오프되므로, 노드 /b의 전압이 완전히 VSS로 하강한다. 인버터(I5)에 의 해 노드 /b에 걸린 전압이 반전되어 출력신호(out)로 출력된다.

또한, 입력신호(in)가 논리레벨 '하이'에서 '로우'로 천이하는 경우, 인버터(I4)의 출력신호에 응답하여 NMOS트랜지스터 NM4 및 NM5가 턴온된다. NMOS트랜지스터(NM5)에 의해서 노드 /b의 전압이 VDD - Vt까지 상승하고, 이에의해 PMOS트랜지스터(PM4)와 NMOS트랜지스터(NM4)가 모두 턴온되어 파이팅하는 시간이 줄어든다. 즉, PMOS트랜지스터(PM4)가 보다 빠르게 완전히 턴오프되어, 노드 /b의 전압이 완전히 VPP로 상승한다. 인버터(I5)에 의해서 노드 /b가 반전되어 출력신호(out)로 출력된다.

전술한 전압레벨 쉬프터는 레벨 쉬프팅부의 노드 b, /b를 풀업 구동하기 위한 NMOS트랜지스터를 추가하므로써, 출력신호의 천이시간을 줄일 수 있어 출력신호의 천이특성을 향상시킨다. 입력신호의 천이로 인해 레벨 쉬프팅부의 노드 b, /b를 구동하기 위한 PMOS트랜지스터(PM3 또는 PM4)와 NMOS트랜지스터(NM3 또는 NM4)가 모두 턴온되며, 이들 MOS트랜지스터의 파이팅에 의해서 노드 전압이 결정되는데, 전술한 바와 같이 노드 b, /b를 풀업 구동하기 위한 NMOS트랜지스터를 추가하여 레벨 쉬프팅부 노드의 전압레벨을 보다 빠르게 풀업 구동할 수 있으므로, 즉, 포지티브 피드백루프가 구성되기 전에 노드의 전위를 일정적으로 생성할 수 있으므로 출력신호의 천이시간이 줄어든다.

전술한 본 발명에서는 종래 회로에서 사이즈를 조절하여 하는 방식보다 작은 영역에 회로를 구성할 수 있으며, 신호의 전달특성 또한 안정적으로 만들 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 입력신호의 천이에 따라 노드를 드라이빙하기 위한 각 PMOS트랜지스터와 NMOS트랜지스터가 모두 턴온되어 파이팅하므로, 각 노드전압을 결정하는 과정에서 보다 빠르게 노드 전압이 결정되도록, 입력신호에 따라 각 노드를 구동시키기 위한 NMOS트랜지스터를 추가하여 출력신호의 천이특성을 향상시킨다.

Claims

제1전원을 소스전원으로 하여 입력신호를 반전시키기 위한 제1 인버터;

상기 제1 인버터의 출력신호와 상기 제1 인버터의 출력신호를 반전시킨 신호에 응답하여 제1 및 제2 노드를 제2전원 레벨로 풀다운 구동하기 위한 풀다운 드라이빙부;

상기 제1 및 제2 노드에 걸린 전압을 크로스 입력으로 가져 상기 제1 및 제2 노드를 제3전원레벨로 풀업 구동하기 위한 풀업 메인드라이빙부;

상기 제1 인버터의 출력신호에 응답하여 상기 풀업 메인드라이빙부에 의해 상기 제1 및 제2 노드가 풀업되기 이전에 상기 제1 및 제2 노드를 상기 제1전원의 레벨로 풀업 구동하기 위한 풀업 보조드라이빙부; 및

제3전원을 소스전원으로 하여 상기 제2노드에 걸린 전압을 반전시켜 출력신호로 출력하기 위한 제2 인버터

를 구비하는 전압레벨 쉬프터.
제1 전원을 소스전원으로하여 입력신호 인가받는 제1 인버터;

제1 전원을 소스전원으로하여 상기 제1 인버터의 출력신호를 인가받는 제2 인버터;

상기 제1 인버터의 출력신호에 응답하여 제1 노드를 제2 전원 레벨로 풀다운구동하는 제1 풀다운수단;

상기 제2 인버터의 출력신호에 응답하여 제2 노드를 제2 전원 레벨로 풀다운 구동하는 제2 풀다운수단;

상기 제1 노드의 신호에 응답하여 상기 제2 노드를 제3 전원 레벨로 풀업구동하기 위한 제1 풀업수단;

상기 제2 노드의 신호에 응답하여 상기 제1 노드를 제3 전원 레벨로 풀업구동하기 위한 제2 풀업수단;

상기 제1 인버터의 출력에 응답하여 상기 제2 노드를 상기 제1전원 레벨로 풀업구동하는 제3 풀업수단;

상기 제2 인버터의 출력에 응답하여 상기 제1 노드를 상기 제1전원 레벨로 풀업구동하는 제4 풀업수단; 및

제3 전원을 소스전원으로 하여 상기 제2 노드의 신호를 인가받는 제3 인버터

를 구비하는 전압레벨쉬프터.
삭제
제1항 또는 제2항에 있어서,

상기 제1 전원은 공급전원전압인 것을 특징으로 하는 전압레벨쉬프터.
제4항에 있어서,

상기 제2 전원은 접지전원전압인 것을 특징으로 하는 전압레벨쉬프터.
제4항에 있어서,

상기 제3전원은 상기 공급전원전압이 승압된 고전원전압인 것을 특징으로 하는 전압레벨쉬프터.