KR100603521B1 - 다이오드 패키징 방법 - Google Patents

Abstract

본 발명은 와이어 본딩없이 패키징이 가능하도록 하여 편리하게 패키징을 수행할 수 있도록 한 다이오드 패키징 방법에 관한 것으로, 실리콘 기판상에 도전성의 박막을 적층시키고 상기 박막을 중심으로 좌우측에 산화규소막을 소정 간격으로 상호 이격되게 적층시키는 제 1단계; 상기 산화규소막 사이에 소정 형상의 연결부재를 안착시키는 제 2단계; 및 상기 연결부재상에 리드를 갖춘 전극을 위치시켜서 압착에 의해 상기 전극과 연결부재 및 박막을 전기적으로 상호 연결시키는 제 3단계로 구성된다.

반도체 센서, 와이어, 압착, 볼, 패키징

Description

다이오드 패키징 방법{Packaging method of a diode}

도 1은 종래 반도체 센서에 채용되는 다이오드의 패키지 완성 사시도,

도 2는 도 1의 "C"의 단면도,

도 3은 종래 반도체 센서에 채용되는 다이오드의 패키징 후의 실물형태를 나타낸 도면,

도 4 내지 도 6은 본 발명의 실시예에 따른 다이오드 패키징 공정도,

도 7은 본 발명의 패키징 공정에 의해 완성된 다이오드의 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 캐소드용 하부층 20 : 와이어

30 : 애노드 40 : 실리콘 기판

42 : p형 영역 44 : 도전성 박막

46, 48 : 산화규소막 50 : 연결부재

52 : 애노드측 전극

본 발명은 다이오드 패키징 방법에 관한 것으로, 보다 상세하게는 방사선, X선, 양성자, 중성자, 전자빔의 세기 및 개수를 센싱하는 반도체 센서에 채용되는 다이오드의 패키징을 편리하게 할 수 있도록 한 방법에 관한 것이다.

방사선, X선, 양성자, 중성자, 전자빔 등의 세기 및 개수를 센싱하는 반도체 센서에는 다이오드가 채용된다. 도 1 내지 도 3은 반도체 센서에 채용되는 PIN다이오드를 도시한 것으로서, 일측에 리드(10a)(lead)가 형성된 캐소드용 하부층(10)상에 n형 폴리실리콘층(12)이 적층되고, 그 n형 폴리실리콘층(12)상에 소정 두께의 실리콘층(14)이 적층되며, 그 실리콘층(14)의 중앙부위에 고농도 p형 이온주입한 불순물 영역(16)이 형성되며, 그 불순물 영역(16)의 중앙부위에 캐소드용 전극(18)이 형성된 캐소드(C); 및 일측에 리드(30a)가 형성되고 상부에 애노드용 전극(32)이 형성된 애노드(30)로 구성된다. 그리고, 그 캐소드(C)의 전극(18)과 애노드(30)의 전극(32)은 금, 알루미늄, 구리 등으로 된 와이어(20)로 본딩처리되어 연결되며, 캐소드(C)와 애노드(30)가 와이어(20)로 상호 연결된 이후에는 비전도성 에폭시로 몰딩된다.

이와 같이 구성된 종래의 반도체 센서로 사용되는 방사선, X선, 양성자, 중성자, 전자빔과 같이 큰 에너지를 센싱하는 소자는 실리콘 기판의 표면 뿐이 아닌 몸체가 센싱의 주된 역할이 이루어지는 만큼 애노드 및 캐소드 전극이 분리될 수 밖에 없어 PIN다이오드를 패키징하는 과정에 있어서, 전극(18, 32)을 서로 연결할 때 와이어 본딩을 사용함에 따라 공정이 어려워지고 불량률이 많아지며 그로 인해 수율이 크게 저하되는 문제점이 발생한다.

즉, 두개의 전극이 공간적으로 서로 분리되어 있으므로 전기적으로 분리되고 기계적으로는 하나의 몸체가 되도록 에폭시에 의한 몰딩이 되어야 하는데, 두개의 전극간의 간격을 정확히 유지하면서 와이어 본딩을 행하는 것이 어려울 뿐만 아니라 본딩후 에폭시 처리시 두개의 전극의 간격이 벌어지는 경우도 발생하게 된다. 이로서 종래의 패키징 기술에 의한 제품은 결과적으로 제품의 신뢰도를 떨어뜨리고 단가를 올리게 된다.

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 와이어 본딩없이 패키징이 가능하도록 하여 편리하게 패키징을 수행할 수 있도록 한 다이오드 패키징 방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 다이오드 패키징 방법은, 실리콘 기판상에 도전성의 박막을 적층시키고 상기 박막을 중심으로 좌우측에 산화규소막을 소정 간격으로 상호 이격되게 적층시키는 제 1단계; 상기 산화규소막 사이에 소정 형상의 연결부재를 안착시키는 제 2단계; 및 상기 연결부재상에 리드를 갖춘 전극을 위치시켜서 압착에 의해 상기 전극과 연결부 재 및 박막을 전기적으로 상호 연결시키는 제 3단계로 구성된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 다이오드 패키징 방법에 대하여 설명하면 다음과 같다.

도 4 내지 도 6은 본 발명의 실시예에 따른 다이오드 패키징 공정도이다.

먼저, 소정 두께 및 폭의 실리콘 기판(40)의 중앙부위에 고농도의 p형 영역(42)을 형성시킨 후에 그 p형 영역(42)상에 소정 두께(예컨대, 0.1μm)의 도전성 박막(44)(예컨대, 알루미늄 박막)을 예를 들어 CVD방식에 의해 적층시키고, 그 도전성 박막(44)을 중심으로 좌우측에 소정 두께(예컨대, 1.1μm)의 산화규소막(46, 48)을 소정 간격(예컨대, 1.2μm)으로 상호 이격되게 적층시킨다(도 4참조). 여기서, 상기 도전성 박막(44)의 가로폭은 상기 p형 영역(42)의 가로폭보다 크다. 물론, 그 도전성 박막(44)의 가록폭이 상기 p형 영역(42)의 가로폭보다 작거나 같아도 무방하다. 본 발명에서는 상기 도전성 박막(44)의 가로폭이 상기 p형 영역(42)의 가로폭보다 큰 것으로 도시하였다. 상기 도 4는 다이오드의 캐소드 부분을 도시한 것으로 보면 된다.

이어, 상기 산화규소막(46, 48) 사이에 소정 형상(예를 들어, 지름이 1.1μm)의 연결부재(50)를 공구를 사용하거나 또는 수작업으로 안착시킨다(도 5참조). 여기서, 그 연결부재(50)는 구형 볼, 육각형 볼, 팔각형 볼 형태로 이루어진다. 그리고, 그 연결부재(50)의 재질은 알루미늄, 납, 구리, 크롬 등으로 이루어진다. 여기서, 상기 예로 든 도전성 박막(44)의 두께와 산화규소막(46, 48)의 두께, 산화규소막(46, 48)간의 간격, 연결부재(50)의 지름은 가감되어도 무방하다.

그 후, 상기 연결부재(50)상에 리드를 갖춘 애노드용 전극(52; 예컨대 알루미늄 전극)을 위치시켜서 초음파 또는 고주파 압착에 의해 상기 전극(52)과 연결부재(50) 및 박막(42)을 전기적으로 상호 연결시킨다(도 6참조). 상기 초음파 또는 고주파 압착의 경우 고주파 또는 초음파의 진동으로 인한 마찰열과 압력(예컨대, 1psi∼10psi)이 연결부재(50)상에 위치된 전극(52)에 가하지게 되면 그 전극(52)은 하부의 연결부재(50)를 누르게 되고, 그로 인해 그 연결부재(50)와 전극(52)간의 접촉면이 상호 접합되고 상기 연결부재(50)와 박막(42)간의 접촉면이 상호 접합된다. 그 초음파 또는 고주파 압착에 의해 상기 연결부재(50)가 눌리어지게 되므로, 그 연결부재(50)의 좌우측이 각각 산화규소막(46, 48)에 접촉될 수도 있다.

이와 같은 공정수순을 거쳐서 패키징이 종료되면 도 7에서와 같은 형태로 된다. 즉, 종래에는 와이어 본딩이 반드시 수행되어야 하지만, 본 발명에서는 와이어 본딩이 펄요없고 압착에 의해 패키징을 행함으로써, 이후에 행하는 에폭시 처리가 매우 간편하게 이루어지게 된다.

그리고, 본 발명의 경우 에폭시 처리시 발생되는 종래의 문제점(예를 들어, 두개의 전극간의 간격을 정확히 유지하면서 와이어 본딩을 행하는 것, 본딩후 에폭시 처리시 두개의 전극의 간격이 벌어지는 경우 발생)이 발생되지 않게 된다.

이상 상세히 설명한 바와 같이 본 발명에 따르면, 산화규소막 사이에 연결부 재를 집어 넣은 후에 압착에 의해 애노드측 전극과 연결부재 및 연결부재 하부의 도전성 박막을 상호 전기적으로 연결시킴으로써, 와이어 본딩없이도 다이오드의 패키징을 간편하게 행할 수 있게 된다.

그리고, 와이어 본딩을 하지 않고서도 패키징이 이루어짐에 따라 종래의 문제점이 해결되는 효과가 있다.

한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

Claims (6)

1. 실리콘 기판상에 도전성의 박막을 적층시키고 상기 박막을 중심으로 좌우측에 산화규소막을 소정 간격으로 상호 이격되게 적층시키는 제 1단계;

   상기 산화규소막 사이에 소정 형상의 연결부재를 안착시키는 제 2단계; 및

   상기 연결부재상에 리드를 갖춘 전극을 위치시켜서 압착에 의해 상기 전극과 연결부재 및 박막을 전기적으로 상호 연결시키는 제 3단계로 구성되는 것을 특징으로 하는 다이오드 패키징 방법.
2. 제 1항에 있어서,

   상기 연결부재는 구형의 볼로 이루어진 것을 특징으로 하는 다이오드 패키징 방법.
3. 제 1항에 있어서,

   상기 연결부재는 육각형 또는 팔각형의 볼로 이루어진 것을 특징으로 하는 다이오드 패키징 방법.
4. 제 1항에 있어서,

   상기 제 3단계에서의 압착은 초음파 또는 고주파에 의한 압착인 것을 특징으로 하는 다이오드 패키징 방법.
5. 전극을 갖춘 캐소드상에 안착홈을 형성시키는 제 1단계;

   상기 안착홈에 소정 형상의 연결부재를 안착시키는 제 2단계; 및

   상기 연결부재상에 애노드 전극을 위치시켜서 압착에 의해 상기 애노드 전극과 연결부재 및 상기 캐소드 전극을 전기적으로 상호 연결시키는 제 3단계로 구성되는 것을 특징으로 하는 다이오드 패키징 방법.
6. 제 5항에 있어서,

   상기 안착홈은 상기 캐소드를 형성하는 기판상에 도전성의 박막을 적층시키고 상기 박막을 중심으로 좌우측에 산화규소막을 소정 간격으로 상호 이격되게 적층시킴으로써 형성되는 것을 특징으로 하는 다이오드 패키징 방법.

Images