[go: up one dir, main page]

KR100599958B1 - Manufacturing method of high opening ratio and high transmittance liquid crystal display device - Google Patents

Manufacturing method of high opening ratio and high transmittance liquid crystal display device Download PDF

Info

Publication number
KR100599958B1
KR100599958B1 KR1019990061693A KR19990061693A KR100599958B1 KR 100599958 B1 KR100599958 B1 KR 100599958B1 KR 1019990061693 A KR1019990061693 A KR 1019990061693A KR 19990061693 A KR19990061693 A KR 19990061693A KR 100599958 B1 KR100599958 B1 KR 100599958B1
Authority
KR
South Korea
Prior art keywords
line
forming
gate insulating
insulating film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019990061693A
Other languages
Korean (ko)
Other versions
KR20010058184A (en
Inventor
이경하
조성현
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990061693A priority Critical patent/KR100599958B1/en
Publication of KR20010058184A publication Critical patent/KR20010058184A/en
Application granted granted Critical
Publication of KR100599958B1 publication Critical patent/KR100599958B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 데이터 라인의 오픈 불량을 방지할 수 있는 고개구율 및 고투과율 액정표시장치의 제조방법에 관한 것으로, 본 발명의 고개구율 및 고투과율 액정표시장치의 제조방법은, 투명성 절연기판 상에 게이트 라인 및 공통전극 라인을 형성하는 단계; 상기 게이트 라인 및 공통전극 라인을 덮도록, 상기 투명성 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 라인 상부의 상기 게이트 절연막 부분 상에 채널층을 형성하는 단계; 화소영역에 대응하는 상기 게이트 절연막 부분 상에 ITO 금속막으로 이루어진 카운터 전극을 형성함과 동시에, 데이터 라인이 형성될 게이트 절연막 부분 상에 더미 ITO 라인을 형성하는 단계; 상기 채널층을 포함한 게이트 절연막 부분 상에 소오스/드레인 전극을 형성하고, 상기 더미 ITO 라인을 포함한 게이트 절연막 부분 상에 데이터 라인을 형성하는 단계; 상기 결과물 상에 상기 공통전극 라인을 노출시키는 콘택홀을 갖는 보호막을 형성하는 단계; 및 화소영역에 대응하는 상기 보호막 부분 상에 상기 노출된 공통전극 라인과 콘택되면서, 수 개의 빗살부를 갖는 화소전극을 형성하는 단계를 포함한다. The present invention relates to a method for manufacturing a high opening ratio and high transmittance liquid crystal display device capable of preventing open defects of a data line. The method for manufacturing a high opening ratio and high transmittance liquid crystal display device according to the present invention includes a gate on a transparent insulating substrate. Forming a line and a common electrode line; Forming a gate insulating film on an entire surface of the transparent insulating substrate so as to cover the gate line and the common electrode line; Forming a channel layer on a portion of the gate insulating layer above the gate line; Forming a counter electrode made of an ITO metal film on the gate insulating film portion corresponding to the pixel region, and simultaneously forming a dummy ITO line on the gate insulating film portion on which a data line is to be formed; Forming a source / drain electrode on the gate insulating film portion including the channel layer, and forming a data line on the gate insulating film portion including the dummy ITO line; Forming a protective layer having a contact hole exposing the common electrode line on the resultant product; And forming a pixel electrode having a plurality of comb portions while contacting the exposed common electrode line on the portion of the passivation layer corresponding to the pixel region.

Description

고개구율 및 고투과율 액정표시장치의 제조방법{METHOD OF MANUFACTURING LCD HAVING HIGH APERTURE RATIO AND HIGH TRANSMITTANCE}Manufacturing Method of High Aperture and High Transmittance Liquid Crystal Display {METHOD OF MANUFACTURING LCD HAVING HIGH APERTURE RATIO AND HIGH TRANSMITTANCE}

도 1은 종래 기술에 따른 고개구율 및 고투과율 액정표시장치의 하부기판을 도시한 단면도. 1 is a cross-sectional view showing a lower substrate of a high aperture ratio and high transmittance liquid crystal display device according to the prior art;

도 2a 내지 도 2c는 본 발명의 실시예에 따른 고개구율 및 고투과율 액정표시장치의 제조방법을 설명하기 위한 공정 단면도. 2A to 2C are cross-sectional views illustrating a method of manufacturing a high aperture ratio and high transmittance liquid crystal display device according to an exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

11 : 유리기판 12 : 게이트 라인11: glass substrate 12: gate line

13 : 공통신전극 라인 14 : 게이트 절연막13 common electrode line 14 gate insulating film

15 : 채널층 16 : 오믹 콘택층15: channel layer 16: ohmic contact layer

17 : 카운터 전극 17a : 더미 ITO 라인 17: counter electrode 17a: dummy ITO line

18 : 데이터 라인 18a : 소오스/드레인 전극18: data line 18a: source / drain electrode

19 : 보호막 20 : 화소전극19: protective film 20: pixel electrode

본 발명은 고개구율 및 고투과율 액정표시장치의 제조방법에 관한 것으로, 특히, 데이터 라인의 오픈 불량을 방지할 수 있는 고개구율 및 고투과율 액정표시장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a high aperture and high transmittance liquid crystal display device, and more particularly, to a method for manufacturing a high aperture ratio and high transmittance liquid crystal display device capable of preventing open defects of data lines.

프린지 필드(fringe field)에 의해 동작되는 고개구율 및 고투과율 액정표시장치는 인-플레인 스위칭(In Plain Switching) 모드 액정표시장치의 낮은 개구율 및 투과율을 개선시키기 위하여 제안되었고, 이러한 고개구율 및 고투과율 액정표시장치는 대한민국 특허출원 98-9243호로 출원되었다.A high aperture and high transmittance liquid crystal display operated by a fringe field has been proposed to improve the low aperture and transmittance of an In Plain Switching mode liquid crystal display. The liquid crystal display device has been filed in Korean Patent Application No. 98-9243.

상기 고개구율 및 고투과율 액정표시장치는 카운터 전극과 화소 전극을 투명 전도체로 형성하면서, 카운터 전극과 화소 전극 사이의 간격을 상·하 기판 사이의 간격보다 좁게 형성하여, 상기 카운터 전극과 화소 전극 사이에서 프린지 필드가 형성되도록 함으로써, 상기 전극들 상부에 존재하는 액정 분자들이 모두 동작되도록 한다. The high aperture ratio and high transmittance liquid crystal display device forms a counter electrode and a pixel electrode with a transparent conductor, and forms a gap between the counter electrode and the pixel electrode to be narrower than a gap between the upper and lower substrates, and thus, between the counter electrode and the pixel electrode. By forming a fringe field at, all of the liquid crystal molecules present on the electrodes are operated.

도 1은 종래의 고개구율 및 고투과율 액정표시장치의 하부기판을 도시한 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다. FIG. 1 is a cross-sectional view illustrating a lower substrate of a conventional high aperture and high transmittance liquid crystal display, and a manufacturing method thereof will be described below with reference to the figure.

도시된 바와 같이, 투명성 절연기판, 예컨데, 유리기판(1) 상에 ITO(Indium Tin Oxide) 금속막을 증착하고, 그런다음, 상기 ITO 금속막을 패터닝하여, 빗살 형태 또는 플레이트(plate) 형태의 카운터 전극(2)을 형성한다. 이어서, 상기 카운터 전극(2)이 형성된 유리기판(1)의 전면 상에 소정의 불투명 금속막, 예컨데, MoW 금속막을 증착하고, 그런다음, 상기 금속막을 패터닝하여 게이트 라인(3)과 공통전극 라인(4)을 형성한다. As shown, an indium tin oxide (ITO) metal film is deposited on a transparent insulating substrate, for example, a glass substrate 1, and then the ITO metal film is patterned to form a counter electrode in the form of a comb teeth or a plate. (2) is formed. Subsequently, a predetermined opaque metal film, for example, a MoW metal film, is deposited on the entire surface of the glass substrate 1 on which the counter electrode 2 is formed, and then the metal film is patterned to form a gate line 3 and a common electrode line. (4) is formed.

다음으로, 상기 게이트 라인(3) 및 공통전극 라인(4)이 형성된 유리기판(1) 의 전면 상에 게이트 절연막(5)을 형성하고, 상기 게이트 절연막(5) 상에 도핑되지 않은 비정질실리콘막과 도핑된 비정질실리콘막을 차례로 증착한 후, 상기 적층막을 패터닝하여 오믹 콘택층(7) 및 채널층(6)을 형성한다. 이때, 데이터 라인이 형성될 영역(도면에서, 데이터 라인부)에 상기한 적층막으로 이루어진 액티브 라인을 형성한다. Next, a gate insulating film 5 is formed on the entire surface of the glass substrate 1 on which the gate line 3 and the common electrode line 4 are formed, and an undoped amorphous silicon film is formed on the gate insulating film 5. After the doped amorphous silicon film is deposited sequentially, the laminated film is patterned to form an ohmic contact layer 7 and a channel layer 6. At this time, an active line made of the above-described laminated film is formed in the region (data line portion) in which the data line is to be formed.

그 다음, 상기 결과물 상에 데이터 라인용 금속막을 증착하고, 그런다음, 상기 데이터 라인용 금속막을 패터닝하여 소오스/드레인 전극(8a)을 포함한 데이터 라인(8)을 형성한다. 이 결과, 유리기판(1)의 소정부(도면에서, 박막 트랜지스터부)에 박막 트랜지스터(이하, TFT라 칭함)가 형성된다. A metal film for data line is then deposited on the resultant, and then the metal film for data line is patterned to form a data line 8 including source / drain electrodes 8a. As a result, a thin film transistor (hereinafter referred to as TFT) is formed in a predetermined portion (thin film transistor portion in the drawing) of the glass substrate 1.

계속해서, 상기 TFT를 보호하기 위하여, 상기 결과물의 전면 상에, 예컨데, SiN막으로 이루어지는 보호막(9)을 도포하고, 그런다음, 상기 보호막(9)의 일부분을 선택적으로 식각하여, 상기 TFT의 소오스/드레인 전극(8a)과 공통전극 라인의 일부분을 노출시킨다. 그리고나서, 상기 보호막(9) 상에 ITO 금속막을 증착한 후, 상기 ITO 금속막을 패터닝하여 화소영역에 대응하는 보호막 부분 상에 다수개의 빗살부를 갖는 화소 전극(10)을 형성한다. 이때, 상기 화소전극은 소오스/드레인 전극(8a)은 물론, 공통전극 라인(4)과 콘택되도록 형성한다. Subsequently, in order to protect the TFT, a protective film 9 made of, for example, a SiN film is applied on the entire surface of the resultant, and then a portion of the protective film 9 is selectively etched to obtain the TFT. A portion of the source / drain electrode 8a and the common electrode line are exposed. Then, after depositing an ITO metal film on the protective film 9, the ITO metal film is patterned to form a pixel electrode 10 having a plurality of comb portions on the protective film portion corresponding to the pixel region. In this case, the pixel electrode is formed to contact the common electrode line 4 as well as the source / drain electrode 8a.

그러나, 상기와 같은 종래 기술에 따른 고개구율 및 고투과율 액정표시장치의 제조방법은, 보호막의 식각 공정 및 화소전극을 형성하기 위한 ITO 금속막의 식각시에 데이터 라인의 손상이 발생되며, 심한 경우에는 상기 데이터 라인의 오픈이 발생될 수 있으며, 이로 인하여, 제조수율이 저하되는 문제점이 있다. However, in the method of manufacturing the high aperture ratio and high transmittance liquid crystal display device according to the prior art as described above, the damage of the data line occurs during the etching process of the protective film and the etching of the ITO metal film for forming the pixel electrode. Opening of the data line may occur, and as a result, a manufacturing yield may be degraded.

따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 카운터 전극의 형성 단계를 변경하여 데이터 라인의 하부에 그의 리던던시 라인으로서 기능할 수 있는 더미 ITO 라인을 형성시킴으로써, 상기 데이터 라인의 오픈 불량을 방지할 수 있는 고개구율 및 고투과율 액정표시장치의 제조방법을 제공하는데, 그 목적이 있다. Therefore, the present invention devised to solve the above problems, by changing the formation step of the counter electrode to form a dummy ITO line that can function as its redundancy line at the bottom of the data line, the open failure of the data line It is an object of the present invention to provide a method for manufacturing a high aperture ratio and a high transmittance liquid crystal display device which can prevent the problem.

상기와 같은 목적을 달성하기 위한 본 발명의 고개구율 및 고투과율 액정표시장치의 제조방법은, 투명성 절연기판 상에 게이트 라인 및 공통전극 라인을 형성하는 단계; 상기 게이트 라인 및 공통전극 라인을 덮도록, 상기 투명성 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 라인 상부의 상기 게이트 절연막 부분 상에 채널층을 형성하는 단계; 화소영역에 대응하는 상기 게이트 절연막 부분 상에 ITO 금속막으로 이루어진 카운터 전극을 형성함과 동시에, 데이터 라인이 형성될 게이트 절연막 부분 상에 더미 ITO 라인을 형성하는 단계; 상기 채널층을 포함한 게이트 절연막 부분 상에 소오스/드레인 전극을 형성하고, 상기 더미 ITO 라인을 포함한 게이트 절연막 부분 상에 데이터 라인을 형성하는 단계; 상기 결과물 상에 상기 공통전극 라인을 노출시키는 콘택홀을 갖는 보호막을 형성하는 단계; 및 화소영역에 대응하는 상기 보호막 부분 상에 상기 노출된 공통전극 라인과 콘택되면서, 수 개의 빗살부를 갖는 화소전극을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a high aperture ratio and high transmittance liquid crystal display device, the method including: forming a gate line and a common electrode line on a transparent insulating substrate; Forming a gate insulating film on an entire surface of the transparent insulating substrate so as to cover the gate line and the common electrode line; Forming a channel layer on a portion of the gate insulating layer above the gate line; Forming a counter electrode made of an ITO metal film on the gate insulating film portion corresponding to the pixel region, and simultaneously forming a dummy ITO line on the gate insulating film portion on which a data line is to be formed; Forming a source / drain electrode on the gate insulating film portion including the channel layer, and forming a data line on the gate insulating film portion including the dummy ITO line; Forming a protective layer having a contact hole exposing the common electrode line on the resultant product; And forming a pixel electrode having a plurality of comb portions while contacting the exposed common electrode line on the portion of the passivation layer corresponding to the pixel region.

본 발명에 따르면, 데이터 라인의 하부에 더미 ITO 라인을 형성시켜, 상기 더미 ITO 라인이 데이터 라인의 오픈에 대한 리던던시 라인으로 이용할 수 있도록 함으로써, 상기 데이터 라인의 오픈에 기인된 제조수율의 저하를 방지할 수 있다. According to the present invention, a dummy ITO line is formed below the data line, so that the dummy ITO line can be used as a redundancy line for opening the data line, thereby preventing a decrease in manufacturing yield due to the opening of the data line. can do.

(실시예)(Example)

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 고개구율 및 고투과율 액정표시장치의 제조방법을 설명하기 위한 공정 단면도이다. 2A to 2C are cross-sectional views illustrating a method of manufacturing a high aperture ratio and high transmittance liquid crystal display according to an exemplary embodiment of the present invention.

먼저, 도 2a에 도시된 바와 같이, 투명성 절연기판, 예컨데, 유리기판(11) 상에 MoW 금속막과 같은 불투명 금속막을 증착한 후, 상기 불투명 금속막을 패터닝하여 게이트 라인(12) 및 공통전극 라인(13)을 형성한다. 그런다음, 상기 게이트 라인(12) 및 공통전극 라인(13)을 덮도록, 상기 유리기판(11)의 전면 상에 게이트 절연막(14)을 증착한다. 이어서, 상기 게이트 절연막(14) 상에 도핑되지 않은 비정질실리콘막과 도핑된 비정질실리콘막을 차례로 증착한 후, 상기 적층막을 패터닝하여 TFT부에 대응하는 상기 게이트 절연막 부분 상에 오믹 콘택층(16) 및 채널층(15)을 형성한다. 이때, 데이터 라인부에도 상기 적층막으로 이루어진 액티브 라인을 형성시킨다. 또한, 상기 액티브 라인은 형성시키지 않는 것도 가능하다. First, as illustrated in FIG. 2A, an opaque metal film, such as a MoW metal film, is deposited on a transparent insulating substrate, for example, a glass substrate 11, and then the opaque metal film is patterned to form a gate line 12 and a common electrode line. (13) is formed. Then, the gate insulating layer 14 is deposited on the entire surface of the glass substrate 11 to cover the gate line 12 and the common electrode line 13. Subsequently, an undoped amorphous silicon film and a doped amorphous silicon film are sequentially deposited on the gate insulating film 14, and then the laminated film is patterned to form an ohmic contact layer 16 and a portion of the gate insulating film corresponding to the TFT portion. The channel layer 15 is formed. At this time, an active line made of the laminated film is formed in the data line part. It is also possible not to form the active line.

그 다음, 상기 결과물 상에 ITO 금속막을 증착하고, 그런다음, 상기 ITO 금속막을 패터닝하여 화소부에 대응하는 상기 게이트 절연막 부분 상에 카운터 전극(17)을 형성한다. 이때, 데이터 라인부 상에 후속에서 형성될 데이터 라인의 하부에 배치되도록 더미 ITO 라인(17a)을 동시에 형성하며, 아울러, 상기 게이트 절연막(14)의 소정 부분을 선택적으로 식각하여 상기 공통전극(13)의 일부분을 노출시킨다. Then, an ITO metal film is deposited on the resultant, and then the ITO metal film is patterned to form a counter electrode 17 on the gate insulating film portion corresponding to the pixel portion. At this time, the dummy ITO line 17a is simultaneously formed on the data line part so as to be disposed below the data line to be subsequently formed, and a predetermined portion of the gate insulating layer 14 is selectively etched to form the common electrode 13. To expose a portion of the.

다음으로, 도 2b에 도시된 바와 같이, 상기 결과물의 전면 상에 데이터 라인용 금속막을 증착하고, 그런다음, 상기 금속막을 패터닝하여 소오스/드레인 전극(18a)을 포함한 데이터 라인(18)을 형성함으로써, TFT를 완성한다. 상기 데이터 라인(18)은 이전 공정에서 형성시킨 상기 더미 ITO 라인(17a)을 덮도록 형성한다. Next, as shown in FIG. 2B, a metal film for data line is deposited on the entire surface of the resultant, and then the metal film is patterned to form a data line 18 including a source / drain electrode 18a. To complete the TFT. The data line 18 is formed to cover the dummy ITO line 17a formed in the previous process.

계속해서, 도 2c에 도시된 바와 같이, 상기 결과물의 전면 상에 상기 TFT를 보호하기 위한 보호막(19)을 형성하고, 그런다음, 상기 보호막(19)의 일부분을 선택적으로 식각하여 상기 공통전극 라인(13)을 노출시킨 상태에서, 상기 보호막(19) 상에 ITO 금속막을 증착한 후, 이를 패터닝하여 수 개의 빗살부를 갖는 화소전극(20)을 형성한다. 이때, 상기 화소전극(20)의 일부분은 상기 공통전극 라인(13)과 콘택되도록 형성한다.
상기와 같은 공정을 통해 형성되는 본 발명의 실시예에 따른 고개구율 및 고투과율 액정표시장치는 보호막의 식각 공정 및 ITO 금속막의 식각시에 사용되는 에천트에 의해 데이터 라인의 손상이 발생되더라도, 상기 데이터 라인의 하부에 배치된 더미 ITO 라인이 리던던시 라인의 역할을 할 수 있으므로, 상기 데이타 라인의 오픈 불량을 방지할 수 있다.
Subsequently, as shown in FIG. 2C, a protective film 19 for protecting the TFT is formed on the entire surface of the resultant, and then a portion of the protective film 19 is selectively etched to form the common electrode line. In the exposed state of (13), an ITO metal film is deposited on the passivation film 19, and then patterned to form a pixel electrode 20 having several comb portions. In this case, a portion of the pixel electrode 20 is formed to contact the common electrode line 13.
In the high aperture ratio and high transmittance liquid crystal display according to the exemplary embodiment of the present invention formed through the above process, even if the data line is damaged by the etchant used during the etching of the protective film and the etching of the ITO metal film, Since the dummy ITO line disposed below the data line may serve as a redundancy line, open failure of the data line can be prevented.

삭제delete

이상에서와 같이, 본 발명은 카운터 전극의 형성 단계를 변경하여 데이터 라인의 하부에 리던던시 라인으로서 기능하는 더미 ITO 라인을 형성시킴으로써, 데이터 라인의 손상이 발생되더라도, 더미 ITO 라인이 리던던시 라인의 역할을 하므로, 상기 데이터 라인의 오픈 불량을 방지할 수 있으며, 이에 따라, 액정표시장치의 제조 수율을 향상시킬 수 있다. As described above, the present invention changes the step of forming the counter electrode to form a dummy ITO line functioning as a redundancy line under the data line, so that even if the data line is damaged, the dummy ITO line acts as a redundancy line. Therefore, the open failure of the data line can be prevented, thereby improving the manufacturing yield of the liquid crystal display.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (2)

투명성 절연기판 상에 게이트 라인 및 공통전극 라인을 형성하는 단계; Forming a gate line and a common electrode line on the transparent insulating substrate; 상기 게이트 라인 및 공통전극 라인을 덮도록, 상기 투명성 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; Forming a gate insulating film on an entire surface of the transparent insulating substrate so as to cover the gate line and the common electrode line; 상기 게이트 라인 상부의 상기 게이트 절연막 부분 상에 채널층을 형성하는 단계; Forming a channel layer on a portion of the gate insulating layer above the gate line; 화소영역에 대응하는 상기 게이트 절연막 부분 상에 ITO 금속막으로 이루어진 카운터 전극을 형성함과 동시에, 데이터 라인이 형성될 게이트 절연막 부분 상에 더미 ITO 라인을 형성하는 단계; Forming a counter electrode made of an ITO metal film on the gate insulating film portion corresponding to the pixel region, and simultaneously forming a dummy ITO line on the gate insulating film portion on which a data line is to be formed; 상기 채널층을 포함한 게이트 절연막 부분 상에 소오스/드레인 전극을 형성하고, 상기 더미 ITO 라인을 포함한 게이트 절연막 부분 상에 데이터 라인을 형성하는 단계; Forming a source / drain electrode on the gate insulating film portion including the channel layer, and forming a data line on the gate insulating film portion including the dummy ITO line; 상기 결과물 상에 상기 공통전극 라인을 노출시키는 콘택홀을 갖는 보호막을 형성하는 단계; 및 Forming a protective layer having a contact hole exposing the common electrode line on the resultant product; And 화소영역에 대응하는 상기 보호막 부분 상에 상기 노출된 공통전극 라인과 콘택되면서, 수 개의 빗살부를 갖는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고개구율 및 고투과율 액정표시장치의 제조방법. And forming a pixel electrode having several comb portions while contacting the exposed common electrode line on the portion of the passivation layer corresponding to the pixel region. 제 1 항에 있어서, 상기 채널층을 형성하는 단계시, The method of claim 1, wherein the forming of the channel layer, 상기 데이터 라인이 형성될 영역에 액티브 라인을 형성하는 것을 특징으로 하는 고개구율 및 고투과율 액정표시장치의 제조방법.And forming an active line in a region where the data line is to be formed.
KR1019990061693A 1999-12-24 1999-12-24 Manufacturing method of high opening ratio and high transmittance liquid crystal display device Expired - Lifetime KR100599958B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061693A KR100599958B1 (en) 1999-12-24 1999-12-24 Manufacturing method of high opening ratio and high transmittance liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061693A KR100599958B1 (en) 1999-12-24 1999-12-24 Manufacturing method of high opening ratio and high transmittance liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20010058184A KR20010058184A (en) 2001-07-05
KR100599958B1 true KR100599958B1 (en) 2006-07-12

Family

ID=19629278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061693A Expired - Lifetime KR100599958B1 (en) 1999-12-24 1999-12-24 Manufacturing method of high opening ratio and high transmittance liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100599958B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200809353A (en) 2006-07-07 2008-02-16 Hitachi Displays Ltd Optically isotropic liquid crystal materials and display apparatus using the same
KR101262984B1 (en) * 2012-03-05 2013-05-09 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038453A (en) * 1995-04-24 1996-11-21 김광호 Thin film transistor substrate array and its manufacturing method
JPH1164892A (en) * 1996-11-29 1999-03-05 Hyundai Electron Ind Co Ltd Liquid crystal display element and its manufacture
KR20010011850A (en) * 1999-07-30 2001-02-15 김영환 LCD having high aperture ratio and high transmittance
KR20020091444A (en) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Apparatus for fringe field switching liquid crystal display device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038453A (en) * 1995-04-24 1996-11-21 김광호 Thin film transistor substrate array and its manufacturing method
JPH1164892A (en) * 1996-11-29 1999-03-05 Hyundai Electron Ind Co Ltd Liquid crystal display element and its manufacture
KR20010011850A (en) * 1999-07-30 2001-02-15 김영환 LCD having high aperture ratio and high transmittance
KR20020091444A (en) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Apparatus for fringe field switching liquid crystal display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20010058184A (en) 2001-07-05

Similar Documents

Publication Publication Date Title
KR100299381B1 (en) Liquid crystal display device having high opening ratio and high transmittance and manufacturing method thereof
KR20020002052A (en) Method for manufacturing fringe field switching mode lcd
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
KR100322970B1 (en) Method for manufacturing fringe field switching mode lcd
KR100886241B1 (en) Manufacturing method of liquid crystal display device
KR100322968B1 (en) Method for manufacturing fringe field switching mode lcd
KR100325072B1 (en) Manufacturing method of high opening rate and high transmittance liquid crystal display device
KR20000039794A (en) Method for manufacturing liquid crystal display device with high aperture rate and high transparency
KR970010774B1 (en) Thin film transistor for liquid crystal device
KR100891042B1 (en) Method of manufacturing fringe field switching mode liquid crystal display
KR100551725B1 (en) Manufacturing method of high opening ratio and high transmittance liquid crystal display device
KR20010016714A (en) Liquid crystal display device
KR100599958B1 (en) Manufacturing method of high opening ratio and high transmittance liquid crystal display device
KR101097675B1 (en) Thin film transistor and fabricating method thereof
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100648211B1 (en) Fringe field drive liquid crystal display and manufacturing method thereof
KR100466392B1 (en) Method for manufacturing fringe field switching liquid crystal display
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR20020002655A (en) Method of manufacturing tft-lcd
KR20000061175A (en) A method for fabricating a Liquid Crystal Display
KR20020028014A (en) Method for fabricating tft-lcd
KR100569272B1 (en) Method for manufacturing fringe field drive
KR20010004020A (en) Method of manufacturing TFT array substrate
KR100663289B1 (en) Method of manufacturing thin film transistor of liquid crystal display

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991224

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20031212

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991224

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051031

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060418

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060705

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060706

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090622

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100608

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110527

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120607

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130612

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140624

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150617

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160616

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170621

Start annual number: 12

End annual number: 12

PC1801 Expiration of term

Termination date: 20200624

Termination category: Expiration of duration