KR100594296B1

KR100594296B1 - 디지털 텔레비전 수신 장치의 동기신호 검출기 및 그 방법

Info

Publication number: KR100594296B1
Application number: KR1020040081349A
Authority: KR
Inventors: 전종환; 김민호; 전현배; 지드코프세르게이
Original assignee: 삼성전자주식회사
Priority date: 2004-10-12
Filing date: 2004-10-12
Publication date: 2006-06-30
Anticipated expiration: 2024-10-12
Also published as: CN1819632A; KR20060032407A; US7480009B2; CN100546347C; US20060077300A1

Abstract

디지털 텔레비전 수신 장치의 동기신호 검출기 및 그 방법이 개시된다. 상기 디지털 텔레비전 수신 장치의 동기신호 검출기는, 복조기에서 생성된 실수부 신호와 허수부 신호로부터 추정된 파워 크기, 주경로 신호, 동기 록킹 제어 신호, 카운트 정보 신호, 및 필드 방향 신호를 이용하여, 수신 VSB 신호의 위상 옵셋값, 세그먼트 동기 신호, 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성한다.

Description

디지털 텔레비전 수신 장치의 동기신호 검출기 및 그 방법{Synchronization signal detection apparatus and method in the digital television receiver}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 VSB 신호 프레임의 구조를 나타내는 도면이다.

도 2는 도 1의 필드 동기 신호의 구조를 나타내는 도면이다.

도 3은 종래의 디지털 텔레비전 수신 장치의 블록도이다.

도 4는 본 발명의 일실시예에 따른 동기신호 검출기를 구비하는 디지털 텔레비전 수신 장치의 블록도이다.

도 5는 시간에 따른 멀티패스 신호들의 크기를 나타내는 일례이다.

도 6a 내지 6c는 실수부 신호의 위상 변화에 따라 달라지는 PN 상관도 값의 크기들을 나타내는 일례이다.

도 7a 및 7b는 90도 위상 옵셋이 있는 경우의 실수부 신호 및 허수부 신호에 대한 상관도 값들이고, 도 7c 및 7d는 위상 옵셋이 없는 경우의 실수부 신호 및 허수부 신호에 대한 상관도 값들을 나타내는 예들이다.

도 8은 실수부 신호 및 허수부 신호 모두를 이용할 때의 파워 크기를 나타내는 일례이다.

도 9는 동기 신호 검출기의 구체적인 블록도이다.

도 10은 도 9의 동기 신호 검출기의 동작 설명을 위한 흐름도이다.

도 11은 동기 신호 검출기에서 생성된 동기 신호들의 타이밍도이다.

본 발명은 디지털 텔레비전(Digital Television)(이하 "DTV"라 약칭함) 수신 장치에 관한 것으로서, 특히 DTV 수신 장치의 동기 신호 검출기에 관한 것이다.

최근들어 방송용 시스템들에 급격히 디지털화가 진전되고 있다. 지상파의 경우에 유럽은 OFDM(Orthogonal Frequency Division Multiplexing)에 기반한 DVB-T(Terrestrial Digital Video Broadcasting)로 표준화가 진행되었고, 미국은 잔류 측파대(Vestigial Sideband)(이하 "VSB"라 약칭함) 방식에 기반하여 표준화가 진행되었다. VSB 신호는 ATSC(Advanced Television Subcommittee)에서 규정하고 있다. 특히, 우리나라가 채택한 미국향 DTV 수신 시스템을 위하여, 멀티패스(multi-path) 채널 하에서 잡음이 많이 섞인 VSB 신호를 수신하여 안정적으로 복조 및 디코딩할 수 있는 강건한(robust) 수신 장치가 요구되고 있다.

VSB 신호 프레임의 구조가 도 1에 도시되어 있다. VSB 신호 프레임은 313 세그먼트(segment)로 각각 구성된 2개의 필드(Odd field(홀수 필드) 및 Even field(짝수 필드))로 이루어져 있다. 각 필드의 첫 세그먼트는 필드 동기 신호(field synchronization signal)가 실리고, 나머지 세그먼트들에는 실제 데이터(Data)와 에러 정정을 위한 에러 정정(FEC:Forward Error Correction) 코드로 구성된 데이터 필드가 실린다. 필드 동기 신호는 도 2와 같은 구조를 가진다. 한 세그먼트는 832 심볼(symbol)을 가지며, 각 세그먼트의 처음 4 심볼 동안에는 도 2에 도시된 바와 같이 세그먼트 동기 신호(segment synchronization signal)가 실린다. VSB 신호는 수신 성능을 높이기 위해서 각 필드 초기에 훈련열(training sequence)을 넣은 데이터 포맷을 가진다. 필드 동기 신호는 511 심볼 길이의 PN(Pseudo-random Number)511 시퀀스, 63 심볼 길이의 PN63 시퀀스와 같이 등화기(equalizer)를 위한 훈련 신호를 가지고 있다. 3 개의 PN 63 시퀀스는 그들의 부호에 따라, 수신되고 있는 신호가 홀수 필드인지 짝수 필드인지를 알려주는 신호이다. 동기 신호 검출기는 PN511 시퀀스를 이용하여 수신 멀티 패스 신호들의 크기와 위치에 대한 프로파일(profile)을 찾아 낼 수 있고, 이에 따라 이러한 프로파일을 이용하여 디코딩 등 시스템 전반에 필요한 동기 신호들을 생성한다.

종래의 디지털 텔레비전 수신 장치(300)의 블록도가 도 3에 도시되어 있다. 도 3을 참조하면, 종래의 디지털 텔레비전 수신 장치(300)는 튜너(tuner)(310), 복조기(demodulator)(320), 노이즈 제거 필터(NRF:Noise Rejection Filter), 동기 신호 검출기(340), 및 등화기(350)를 구비한다. 상기 복조기(320)는 아날로그-디지털 변환기(ADC:Analog-to-Digital Converter)(321), 필터링 및 다운 샘플링부(filtering and down sampling unit)(322), 심볼 타이밍 복원부(symbol timing recovery unit)(323), 캐리어(carrier) 복원부(324), 및 DC 제거기(DCRM:Direct Current Remover)(329)를 구비하고, 상기 필터링 및 다운 샘플링부(322)는 다위상 필터(PPF:Poly-phase Filter)(325), 5.38MHz 다운 샘플러(down sampler)(326), 정합 필터(MF:Matched Filter)(327), 및 2.69 MHz 소터(sorter)(328)를 구비한다.

도 3에서, 상기 필터링 및 다운 샘플링부(322)에서 출력된 허수부 신호는 상기 캐리어 복원부(324)로 입력되고, 상기 필터링 및 다운 샘플링부(322)에서 출력된 실수부 신호는 상기 DC 제거기(329) 및 상기 심볼 타이밍 복원부(323)로 입력된다. 상기 DC 제거기(329)는 상기 필터링 및 다운 샘플링부(322)에서 출력된 실수부 신호에서 DC 성분을 제거한 실수부 신호(RD)를 생성한다. 이에 따라, 상기 종래의 동기신호 검출기(340)는 상기 복조기(320)에서 출력되는 실수부 신호(RD)로부터 상기 PN 시퀀스들에 대한 상관도(correlation) 값들을 계산하여 멀티 패스 신호들의 프로파일을 찾고, 그 중 가장 큰 값을 주 경로(main path) 신호로 판단하여, 상기 동기 록킹 제어 신호(LOCK)와 동기 신호들을 생성한다. 필드 동기 신호 및 세그먼트 동기 신호 등이 상기 동기 신호들에 해당한다.

이와 같은 종래의 미국향 수신 장치의 동기신호 검출기(340)는 실수부 신호(RD) 만을 이용하므로, 실수부 신호(RD)의 크기가 잡음 레벨보다 작게 되면 주 경로 신호를 판단할 수 없으므로, 이에 따라 동기 신호를 안정적으로 검출하지 못하므로 등화기(350)의 수렴 속도와 성능에 열화를 가져오고 결국 전체 시스템의 성능 저하로 이어진다는 문제점이 있다.

따라서, 본 발명이 이루고자하는 기술적 과제는 실수부 신호와 허수부 신호를 동시에 이용한 상관도 값들로부터 위상 계산을 통한 정확한 주 경로의 판단, 위 상 보상, 및 동기 신호들의 검출을 실현 할 수 있는 디지털 텔레비전 수신 장치의 동기신호 검출기를 제공하는데 있다.

본 발명이 이루고자하는 다른 기술적 과제는 실수부 신호와 허수부 신호를 이용한 디지털 텔레비전 수신 장치의 동기 신호 검출 방법을 제공하는데 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 동기 신호 검출기는, 위상 계산부, 파워 계산부, 비교부, 동기 록킹 제어부, 결정부, 및 동기 신호 생성부를 구비하는 것을 특징으로 한다. 상기 위상 계산부는 수신 신호로부터의 그 위상과 주 경로 신호의 위상의 차이를 계산하여 상기 위상 차이를 상기 수신 신호의 위상 옵셋값으로서 생성한다. 상기 파워 계산부는 상기 수신 신호로부터 파워 크기를 계산한다. 상기 비교부는 상기 파워 크기로부터 상기 주 경로 신호를 생성한다. 상기 동기 록킹 제어부는 상기 주 경로 신호를 카운트하여 동기 록킹 제어 신호 및 카운트 정보 신호를 생성한다. 상기 결정부는 상기 수신 신호로부터 필드 방향 신호를 생성한다. 상기 동기 신호 생성부는 상기 동기 록킹 제어 신호, 상기 카운트 정보 신호, 및 상기 필드 방향 신호를 이용하여, 상기 수신 신호의 세그먼트 동기 신호 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 디지털 텔레비전 수신 장치는, 복조기, 동기 신호 검출기, 위상 보상기, 및 등화기를 구비하는 것을 특징으로 한다. 상기 복조기는 튜너에서 추출된 아날로그 VSB 신호를 디지 털 신호로 변환하고, 상기 디지털 신호를 복조하여 실수부 신호 및 허수부 신호를 생성한다. 상기 동기 신호 검출기는 상기 실수부 신호와 상기 허수부 신호를 이용하여 그들의 상관도 값들로부터 주경로 신호 및 필드 방향 신호를 추정하고, 상기 추정된 주경로 신호 및 필드 방향 신호에 따라 상기 VSB 신호의 위상 옵셋값, 세그먼트 동기 신호, 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성한다. 상기 위상 보상기는 상기 위상 옵셋값에 따라 상기 실수부 신호의 위상을 보상하여 출력한다. 상기 등화기는 상기 위상 보상기의 출력 신호를 왜곡 보상 필터링하여 출력한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면에 따른 디지털 텔레비전 수신 장치의 동기 신호 검출 방법은, 수신 신호로부터의 그 위상과 주 경로 신호의 위상의 차이를 계산하여 상기 위상 차이를 상기 수신 신호의 위상 옵셋값으로서 생성하는 단계; 상기 수신 신호로부터 파워 크기를 계산하는 단계; 상기 파워 크기로부터 상기 주 경로 신호를 생성하는 단계; 상기 주 경로 신호를 카운트하여 동기 록킹 제어 신호 및 카운트 정보 신호를 생성하는 단계; 상기 수신 신호로부터 필드 방향 신호를 생성하는 단계; 및 상기 동기 록킹 제어 신호, 상기 카운트 정보 신호, 및 상기 필드 방향 신호를 이용하여, 상기 수신 신호의 세그먼트 동기 신호 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성하는 단계를 구비하는 것을 특징으로 한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면에 따른 디지털 텔레비전 수신 방법은, 튜너에서 추출된 아날로그 VSB 신호를 디지털 신호로 변환 하는 단계; 상기 디지털 신호를 복조하여 실수부 신호 및 허수부 신호를 생성하는 단계; 상기 실수부 신호와 상기 허수부 신호를 이용하여 그들의 상관도 값들로부터 주경로 신호 및 필드 방향 신호를 추정하는 단계; 상기 추정된 주경로 신호 및 필드 방향 신호에 따라 상기 VSB 신호의 위상 옵셋값, 세그먼트 동기 신호, 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성하는 단계; 상기 위상 옵셋값에 따라 상기 실수부 신호의 위상을 보상하여 출력하는 단계; 및 상기 위상 보상된 신호를 왜곡 보상 필터링하여 출력하는 단계를 구비하는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

본 발명의 일실시예에 따른 동기신호 검출기(440)를 구비하는 디지털 텔레비전 수신 장치(400)가 도 4에 도시되어 있다. 도 4를 참조하면, 상기 디지털 텔레비전 수신 장치(400)는, 튜너(tuner)(410), 복조기(demodulator)(420), 위상 보상기(430), 동기 신호 검출기(440), 및 등화기(equalizer)(450)를 구비한다.

상기 튜너(410)는 공중 매체로 전송된 고주파 VSB 신호를 안테나를 통하여 수신하고, 수신 신호에 대하여 할당된 채널 튜닝을 수행하여 기저 대역(baseband)의 아날로그 VSB 신호를 추출하여 출력한다.

상기 복조기(420)는 아날로그-디지털 변환기(ADC:Analog-to-Digital Converter)(421), 필터링 및 다운 샘플링부(filtering and down sampling unit)(422), 심볼 타이밍 복원부(symbol timing recovery unit)(423), 캐리어(carrier) 복원부(424), 제1 DC 제거기(DCRM:Direct Current Remover)(425) 및 제2 DC 제거기(426)를 구비하고, 상기 필터링 및 다운 샘플링부(422)는 도 3의 필터링 및 다운 샘플링부(322)와 같다. 상기 아날로그-디지털 변환기(421)는 상기 튜너(410)에서 추출된 아날로그 VSB 신호를 디지털 신호로 변환한다. 이에 따라, 상기 변환된 디지털 신호는 상기 필터링 및 다운 샘플링부(422), 상기 심볼 타이밍 복원부(423), 및 상기 캐리어 복원부(424)에 의하여 소정 방식에 따라 복조된다. 상기 필터링 및 다운 샘플링부(422)에서는 QAM(Quadrature Amplitude Modulation) 포맷, BPSK(Binary Phase-Shift Keying) 포맷, 또는 QPSK(Quadrature Phase-Shift Keying) 포맷 등 그 다양한 복조 형태에 따라, 심볼 레이트(rate)에 비례하는 레이트의 신호를 샘플링하여 출력하기 위한 다운 샘플링을 수행한다. 이외에도, 상기 필터링 및 다운 샘플링부(422)는 상기 아날로그-디지털 변환기(421)에서 생성된 디지털 VSB 신호를 다위상 필터링 및 정합 필터링 처리하여 복조된 복소 신호들(complex signals)을 생성한다. 이와 같이 생성된 상기 복소 신호들 중 실수부(real component) 신호는 상기 제1 DC 제거기(425)에 의하여 DC 성분이 제거된 실수부 신호(RD)로 출력된다. 또한, 상기 복소 신호들 중 허수부(imaginary component) 신호는 상기 제2 DC 제거기(426)에 의하여 DC 성분이 제거된 허수부 신호(ID)로 출력된다.

한편, 수신된 멀티패스 신호들의 시간에 따른 크기를 나타내는 일례가 도 5에 도시되어 있다. 예를 들어, 상기 복조기(420)의 출력 신호들(RD, ID)도 도 5와 같은 멀티 패스 신호들의 프로파일을 가질 수 있다. 도 5와 같이, 수신된 멀티패스 신호들의 전력량을 이용하여 매인 패스를 결정할 경우에, A 및 B 와 같이 인접한 패스들은 서로 영향을 미쳐 전력량이 커지는 것을 볼 수 있다. 즉, A에서는 B 의 영향으로 전력량이 많이 커지고, B에서는 A 의 영향으로 전력량이 조금 커지게 되며, 이에 따라 A 와 B 간 전력량 차이가 줄어들 뿐만 아니라 다른 패스들(C~E)에 비해 A 및 B 의 전력량은 커지므로 메인 패스 선택시 영향을 받는다.

수신된 실수 성분 신호의 위상 변화에 따라 달라지는 PN 상관도 값의 크기들을 나타내는 일례가 도 6a 내지 6c에 도시되어 있다. 예를 들어, 상기 복조기(420)의 출력 신호들 중 실수부 신호(RD)가 도 6과 같은 특성을 가질 수 있다. 즉, 실수부 신호(RD) 만을 이용하여 주 경로 신호를 판단하는 종래의 동기신호 검출기(340)에 있어서, 그 주 경로 신호에 위상 옵셋(offset)이 점점더 첨가되어 그 PN 상관도 값의 크기가 도 6a로부터 도 6c로 갈수록 작아지고, 이에 따라 주 경로 신호에 대한 PN 상관도 값이 잡음 임계치 레벨(NOISE_th) 보다 작아지면 주 경로 신호를 잃게된다. 주 경로 신호를 잃으면 동기신호 검출기(440)는 동기 신호들을 생성할 수 없고, 등화기(450) 등 후속부들의 동작도 멈춘다.

도 7a 및 7b는 90도 위상 옵셋이 있는 경우의 실수부 신호(RD) 및 허수부 신호(ID) 각각에 대한 상관도 값들이고, 도 7c 및 7d는 위상 옵셋이 없는 경우의 실수부 신호(RD) 및 허수부 신호(ID) 각각에 대한 상관도 값들을 나타내는 예들이다. 즉, AWGN(Additive White Gaussian Noise) 환경에서 위상 옵셋이 없는 경우에, 도 7c 및 도 7d와 같이, 실수부 신호(RD)는 하나의 첨두값(peak value)을 가지고, 허수부 신호(ID)는 두개의 첨두값(peak value)을 가진다. 이때 도 7c의 실수부 신호(RD)에 90도의 위상 옵셋이 생길 때 도 7a와 같은 모양이 됨을 의미한다. 도 7d의 허수부 신호(ID)에 90도의 위상 옵셋이 생길 때에는 도 7b와 같은 모양이 된다. 상기 실수부 신호(RD)에 위상 옵셋이 존재하는 것은, 실수부 신호(RD)에 멀티패스의 영향 및 주파수 오프셋이 첨가됨으로써 나타난다. 이와 같은 위상 옵셋의 존재는 등화기(450)의 수렴 속도와 성능에 영향을 미쳐 결국 성능 열화로 나타난다.

복조기(420)의 출력 신호들(RD, ID)에 위상 옵셋이 커져서, 실수부 신호(RD)가 잡음 임계치(NOISE_th) 수준 밑으로 묻히게 되더라도 허수부 신호(ID)는 존재한다. 위상 변화에 의하여 실수부 신호(RD) 또는 허수부 신호(ID) 모두 잡음 레벨 밑으로 떨어질 수 있지만, 그 순간의 파워 크기는 모두 같다. 파워 크기는 실수부 신호(RD)의 자승(square) 값과 허수부 신호(ID)의 자승값(square value)의 합에 비례하므로, 파워 크기는 위상에 따라 변함없이 항상 일정하기 때문이다.

따라서, 본 발명에서는 실수부 신호(RD) 및 허수부 신호(ID) 모두를 이용할 때의 파워 크기를 고려한다. 도 8과 같이, 실수부 신호(RD) 및 허수부 신호(ID)를 모두 이용하여 계산한 파워 크기의 형태는 항상 중앙 첨두치와 양쪽 서브 첨두치들로 나타난다. 이와 같은 파워 크기의 중앙 첨두치를 기반으로 주 경로를 정확히 판단해 낼 수 있다.

이에 따라, 상기 동기 신호 검출기(440)는 상기 실수부 신호(RD)와 상기 허 수부 신호(ID)를 이용하여 그들의 상관도 값들로부터 파워 크기(POW) 및 필드 방향 신호(DIR)를 추정한다. 상기 추정된 파워 크기(POW)는 정확한 주 경로 신호(POS) 추정에 이용되고, 상기 주경로 신호(POS) 위치의 실수부 신호와 허수부 신호 각각의 PN511 및 PN63 상관도 값들이 위상 옵셋값(PHV) 추정에 이용된다. 또한, 상기 동기 신호 검출기(440)는 상기 주경로 신호(POS) 및 상기 필드 방향 신호(DIR)를 기반으로 상기 VSB 신호의 세그먼트 동기 신호(SEG_SYNC), 및 상기 세그먼트 동기 신호(SEG_SYNC)에 동기된 다수의 동기 신호들(도 11 참조)을 생성한다. 또한, 상기 동기 신호 검출기(440)는 동기 록킹 제어 신호(LOCK)를 생성하고, 상기 동기 록킹 제어 신호(LOCK)에 따라 상기 위상 보상기(430) 및 상기 등화기(450)의 동작이 온(on) 또는 오프(off)될 수 있다. 상기 동기 신호 검출기(440)에 대해서는 도 9 및 도 10의 설명에서 좀더 자세히 기술된다.

상기 위상 보상기(430)는 상기 실수부 신호(RD)를 수신하여, 상기 위상 옵셋값(PHV)에 따라 상기 실수부 신호(RD)의 위상 옵셋을 제거하여 출력한다. 특히, 상기 위상 보상기(430)는 상기 등화기(450)의 동작 전에는 상기 동기 신호 검출기(440)에서 생성된 상기 위상 옵셋값(PHV)만큼 심볼 기간동안 위상 보상할 수 있다. 또한, 상기 동기 신호 검출기(440)에서 생성되는 상기 동기 록킹 제어 신호(LOCK)에 따라 상기 등화기(450)가 동작하기 시작한 직후에는, 상기 위상 보상기(430)는 상기 위상 옵셋값(PHV)을 한 필드 내의 세그먼트 수, 즉, 313으로 나눈 값만큼씩 심볼 기간 동안 위상 보상할 수 있다.

상기 등화기(450)는 상기 위상 보상기(430)의 출력 신호를 왜곡 보상 필터링 하여 출력한다. 상기 등화기(450)는 FIR(Finite Impulse Response) 필터링 방식에 의하여 상기 위상 보상기(430)의 출력 신호를 필터링하며, 상기 등화기(450)로서 단순 FIR 방식을 개선한 DFE(Decision Feedback Equalizer) 구조가 적용될 수도 있다. 상기 등화기(450)의 출력은 RS(Reed Solomon) 디코더, 비터비(Viterbi) 디코더 등으로 입력되고, 이에 따라 에러 정정(예를 들어, FEC:Forward Error Correction) 및 디코딩 처리되어 디스플레이 및 오디오 등을 위한 신호들이 생성된다.

도 9는 동기 신호 검출기(440)의 구체적인 블록도이다. 도 9를 참조하면, 상기 동기 신호 검출기(440)는 제1 PN511 상관부(441), 제2 PN511 상관부(442), 위상 계산부(448), 파워 계산부(445), 임계치 비교부(500), 동기 록킹 제어부(synchronization locking control unit)(501), 제1 PN63 상관부(443), 제2 PN63 상관부(444), PN63 방향 결정부(449), 및 동기 신호 생성부(502)를 구비한다. 도 9의 동기 신호 검출기(440)의 동작 설명을 위하여 도 10의 흐름도가 참조된다.

먼저, 상기 동기 신호 검출기(440)는 도 4의 복조기(420)로부터 생성된 상기 실수부 신호(RD)와 상기 허수부 신호(ID)를 수신한다(도 10의 S810). 이에 따라 상기 제1 PN511 상관부(441), 및 상기 제2 PN511 상관부(442) 각각은 상기 실수부 신호(RD)와 상기 허수부 신호(ID)에 대한 PN511 시퀀스 상관을 수행하고, 상기 제1 PN63 상관부(443) 및 상기 제2 PN63 상관부(444) 각각은 상기 실수부 신호(RD)와 상기 허수부 신호(ID)에 대한 PN63 시퀀스 상관을 수행하여 해당 상관값들을 출력한다(도 10의 S820).

상기 PN511 시퀀스 상관은 도 2의 PN511 훈련열(training sequence)에 따른 필드 초기를 발견하기 위하여 이루어진다. 상기 제1 PN511 상관부(441) 및 상기 제2 PN511 상관부(442) 각각에 입력되는 상기 실수부 신호(RD)와 상기 허수부 신호(ID)는, 내부에서 소정 샘플 단위로 지연되고, 지연된 다수 비트의 신호들 각각에 대응되어 있는 소정 레지스터 값들과 승산되며, 승산된 값들이 모두 합산된 값은 상기 PN511 시퀀스 상관에 의한 상관도 값들이 된다. 상기 소정 레지스터(미도시)에는 PN511 심볼들에 대한 상관 계수들이 저장되어 있다. 이와 같이 상관도 값의 계산에 대해서는 이 분야에서 통상의 지식을 가진 자라면 잘 이해할 수 있다.

상기 PN63 시퀀스 상관은 도 2의 PN63 훈련열(training sequence)에 따른 필드 방향(홀수 필드 또는 짝수 필드)을 발견하기 위하여 이루어진다. 상기 제1 PN63 상관부(443) 및 상기 제2 PN63 상관부(444) 각각에 입력되는 상기 허수부 신호(ID)와 상기 실수부 신호(RD)는, 내부에서 소정 샘플 단위로 지연되고, 지연된 다수 비트의 신호들 각각에 대응되어 있는 소정 레지스터 값들과 승산되며, 승산된 값들이 모두 합산된 값은 상기 PN63 시퀀스 상관에 의한 PN63 상관도 값들이 된다. 상기 소정 레지스터(미도시)에는 PN63 심볼들에 대한 상관 계수들이 저장되어 있다.

이에 따라, 상기 파워 계산부(445)는 제1 자승부(squaring unit)(511), 제2 자승부(512), 및 합산부(513)를 구비하여, 상기 실수부 신호(RD) 및 상기 허수부 신호(ID)에 대한 상기 PN511 상관도 값들로부터 파워 크기(POW)를 계산한다(도 10의 S830). 즉, 상기 실수부 신호(RD)에 대한 PN511 상관도 값은 상기 제1 자승부(511)에서 그 자승값으로 바뀌고, 상기 허수부 신호(ID)에 대한 PN511 상관도 값은 상기 제2 자승부(512)에서 그 자승값으로 바뀌며, 이들 자승값들은 상기 합산부 (513)에서 합산된다. 이에 따라 상기 합산부(513)는 상기 파워 크기(POW)를 출력한다.

상기 임계치 비교부(500)는 상기 파워 크기(POW)와 임계치를 비교하여 주 경로 신호(POS)를 생성한다(도 10의 S840). 즉, 상기 임계치 비교부(500)는 상기 파워 크기(POW)가 임계치보다 크면, 그 때의 상기 파워 크기(POW)를 상기 주 경로 신호(POS)로서 생성한다. 상기 임계치 비교부(500)가 한 필드(field) 내의 다수의 파워 크기 들 중 최대값(예를 들어, 도 5의 B)을 상기 주 경로 신호(POS)로서 생성하기 위하여, 상기 임계치는 한 필드 내의 파워 크기 들 중 예상되는 최대값 보다 작은 값으로 설정될 수 있다. 또는, 상기 임계치 비교부(500)가 한 필드 내의 다수의 파워 크기들로부터 최대값 이전의 프리 고스트(pre-ghost) 파워 크기들 중 어느 하나(예를 들어, 도 5의 A) 또는 상기 최대값 이후의 포스트 고스트(post-ghost) 파워 크기들 중 어느 하나(예를 들어, 도 5의 C~E)를 상기 주 경로 신호(POS)로서 생성하기 위하여, 상기 임계치는 예상되는 해당 파워 크기보다 작은 값으로 설정될 수 있다. 상기 임계치 비교부(500)는 입력되는 파워 크기가 이전 임계치 보다 큰 값으로 들어올 경우에 그 값을 새로운 임계치로 변경하고, 그 후 다음 필드에서는 한 필드 내의 파워 크기들 중 예상되는 최대 파워 보다 작은 값으로 상기 임계치를 재 설정한다.

이때, 상기 동기 록킹 제어부(501)는 여러 필드 동안 상기 주 경로 신호(POS)의 위치값이 같은 경우를 카운트하고, 그 카운트 값과 임계치를 비교하여 동기 록킹 제어 신호(LOCK) 및 카운트 정보 신호(CV)를 생성한다. 상기 동기 록킹 제 어 신호(LOCK)는, 상기 주 경로 신호(POS)의 위치 카운트 값이 동기 신호들의 록킹을 위한 임계치보다 클 경우 논리 하이(high) 상태이고, 상기 주 경로 신호(POS)의 위치 카운트 값이 동기 신호들을 록킹하지 않기 위한 임계치보다 작을 경우 논리 로우(low) 상태로 될 수 있다. 상기 카운트 정보 신호(CV)는 심볼 수를 알려주는 심볼 카운트 신호 및 세그먼트 수를 알려주는 세그먼트 카운트 신호를 포함한다. 즉, 심볼 카운트 신호는 심볼 기간 마다 임펄스 형태로 나타나는 상기 주 경로 신호(POS)를 카운트한 신호이고, 상기 세그먼트 카운트 신호는 상기 심볼 카운트 신호를 카운트하여 한 세그먼트, 즉, 832 심볼 기간 마다 디지털값을 일(1)씩 증가시킨 신호이다. 상기 카운트 정보 신호(CV)는 프레임 단위로 리셋(reset)될 수 있다. 상기 동기 록킹 제어 신호(LOCK)에 따라 상기 동기 신호 생성부(502)의 동작이 온 또는 오프되고, 또한 도 4의 상기 위상 보상기(430) 및 상기 등화기(450)의 동작이 온 또는 오프될 수 있다. 예를 들어, 상기 동기 록킹 제어 신호(LOCK)가 로직 하이(high) 상태일 경우에는, 동기 신호들이 록킹되고, 상기 동기 신호 생성부(502), 상기 위상 보상기(430) 및 상기 등화기(450)가 동작한다(도 10의 S870). 그러나, 상기 주 경로 신호(POS)가 출력되지 않아서 상기 동기 록킹 제어 신호(LOCK)가 로직 로우(low) 상태일 경우에는, 동기 신호들의 록킹 상태가 해제(unlocking)되고, 상기 동기 신호 생성부(502), 상기 위상 보상기(430) 및 상기 등화기(450)가 동작하지 않는다(도 10의 S860).

이에 따라, 상기 위상 계산부(448)는 상기 수신 VSB 신호의 실수부 신호(RD) 및 허수부 신호(ID) 각각에 대한 PN511 상관도 값들을 이용하여 상기 VSB 신호의 위상을 계산하고, 상기 계산된 VSB 신호의 위상과 상기 주 경로 신호(POS)의 위상의 차이를 계산하여 상기 위상 차이를 위상 옵셋값(PHV)으로서 생성한다(도 10의 S880). 또한, 상기 위상 계산부(448)는 상기 VSB 신호의 위상을 더 정확하게 계산하기 위하여, 상기 수신 VSB 신호의 실수부 신호(RD) 및 허수부 신호(ID) 각각에 대한 상기 PN63 상관도 값들을 더 이용할 수 있다. 이에 따라, 도 4의 상기 위상 보상기(430)는 상기 실수부 신호(RD)를 수신하여, 상기 위상 옵셋값(PHV)에 따라 상기 실수부 신호(RD)의 위상 옵셋을 제거하여 출력한다(도 10의 S890). 특히, 위에서 기술한 바와 같이, 본 발명에서는, 상기 위상 보상기(430)는 상기 등화기(450)의 동작 전에는 상기 동기 신호 검출기(440)에서 생성된 상기 위상 옵셋값(PHV)만큼 심볼 기간동안 위상 보상한다. 또한, 상기 동기 신호 검출기(440)에서 생성되는 상기 동기 록킹 제어 신호(LOCK)가 로직 하이 상태, 즉, 상기 등화기(450)가 동작하기 시작한 직후에는, 상기 위상 보상기(430)는 상기 위상 옵셋값(PHV)을 한 필드 내의 세그먼트 수, 즉, 313으로 나눈 값만큼씩 심볼 기간 동안 위상 보상을 하거나 록킹 이전의 위상값을 유지하여 보상한다.

상기 PN63 방향 결정부(449)는 상기 제1 PN63 상관부(443) 및 상기 제2 PN63 상관부(444) 각각으로 생성된 상기 수신 VSB 신호의 실수부 신호(RD) 및 허수부 신호(ID) 각각에 대한 상기 PN63 상관도 값들로부터 필드 방향 신호(DIR)를 생성한다. 예를 들어, 상기 PN63 상관도 값들이 홀수 필드(odd field)에 해당하는 값들을 가지는 경우에 상기 필드 방향 신호(DIR)는 로직 하이 상태이고, 상기 PN63 상관도 값들이 짝수 필드(even field)에 해당하는 값들을 가지는 경우에 상기 필드 방향 신호(DIR)는 로직 로우 상태일 수 있다.

이에 따라, 상기 동기 신호 생성부(502)는 상기 동기 록킹 제어부(501)에서 생성된 상기 동기 록킹 제어 신호(LOCK) 및 상기 카운트 정보 신호(CV)와 상기 PN63 결정부(449)에서 생성된 상기 필드 방향 신호(DIR)를 이용하여, 동기 신호들을 생성한다(도 10의 S900). 상기 카운트 정보 신호(CV)는 심볼 수를 알려주는 심볼 카운트 신호 및 세그먼트 수를 알려주는 세그먼트 카운트 신호를 포함한다. 상기 동기 신호 검출기(440)에서 생성된 동기 신호들이 도 11에 도시되어 있다. 도 11을 참조하면, 상기 동기 신호 생성부(502)가 생성하는 동기 신호들은, 세그먼트 동기 신호(SEG_SYNC), 필드 동기 신호(FIELD_1), 313 세그먼트 동기 신호(FIELD_313s), 704 심볼 동기 신호(FIELD_704), 832 심볼 동기 신호(FIELD_832), 및 511 심볼 동기 신호(FIELD_511)를 포함한다. 이와 같은 동기 신호들은 모두 세그먼트 동기 신호(SEG_SYNC)에 동기되어 있다. 상기 세그먼트 동기 신호(SEG_SYNC)는 한 세그먼트 기간 마다 1 심볼 기간 동안 로직 하이 상태이다. 상기 필드 동기 신호(FIELD_1)는 한 필드 기간 마다 1 심볼 기간 동안 로직 하이 상태이다. 상기 313 세그먼트 동기 신호(FIELD_313s)는 313 세그먼트, 즉, 한 필드 기간 동안 로직 하이 상태 또는 로직 로우 상태를 번갈아 유지한다. 상기 704 심볼 동기 신호(FIELD_704)는 한 필드 기간 중에서 도 2의 세그먼트 동기를 위한 4 심볼, PN511 시퀀스를 위한 511 심볼, 및 3개의 PN 63 시퀀스를 위한 189 심볼을 합한 704 심볼 동안 로직 하이 상태이다. 상기 832 심볼 동기 신호(FIELD_832)는 한 필드 기간 중에서 832 심볼, 즉, 한 세그먼트 기간 동안 로직 하이 상태이다. 상기 511 심볼 동 기 신호(FIELD_511)는 PN511 시퀀스 시작 시점부터 PN511 시퀀스 종료점 까지 로직 하이 상태이다.

위에서 기술한 바와 같이, 본 발명에 따른 디지털 텔레비전 수신 장치(400)에서는, 동기 신호 검출기(440)가 실수부 신호(RD)와 허수부 신호(ID)를 동시에 이용하여 그들의 PN511 상관도 값들로부터 파워 크기(POW)를 추정하고, PN63 상관도 값들로부터 필드 방향 신호(DIR)를 추정한다. 상기 추정된 파워 크기(POW) 및 상기 필드 방향 신호(DIR)로부터 정확한 주 경로 신호(POS) 및 디코딩 등 시스템 전반에 필요한 동기 신호들을 생성한다. 상기 주 경로 신호(POS) 위치의 실수부 신호(RD)와 허수부 신호(ID) 각각의 PN511 상관도 값들이 위상 옵셋값(PHV) 추정에 이용되고, 상기 위상 보상기(430)는 상기 위상 옵셋값(PHV)에 따라 실수부 신호(RD)를 위상 보상한다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 디지털 텔레비전 수신 장치에서는, 실수부 신호와 허수부 신호를 동시에 이용하여 주 경로를 판단하고 동기 신호들을 생성하며 수신 신호의 위상을 보상하므로, 수신된 멀티패스 신호들에 존재하게 되는 위상 옵셋(offset)에 취약하지 않고, 동기 신호를 안정적으로 검출할 수 있다. 이에 따라, 등화기의 수렴 속도와 성능을 향상시킬 수 있는 효과가 있다.

Claims

수신 신호로부터의 그 위상과 주 경로 신호의 위상의 차이를 계산하여 상기 위상 차이를 상기 수신 신호의 위상 옵셋값으로서 생성하는 위상 계산부;

상기 수신 신호로부터 파워 크기를 계산하는 파워 계산부;

상기 파워 크기로부터 상기 주 경로 신호를 생성하는 비교부;

상기 주 경로 신호를 카운트하여 동기 록킹 제어 신호 및 카운트 정보 신호를 생성하는 동기 록킹 제어부;

상기 수신 신호로부터 필드 방향 신호를 생성하는 결정부; 및

상기 동기 록킹 제어 신호, 상기 카운트 정보 신호, 및 상기 필드 방향 신호를 이용하여, 상기 수신 신호의 세그먼트 동기 신호 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성하는 동기 신호 생성부를 구비하는 것을 특징으로 하는 동기 신호 검출기.
제 1항에 있어서, 상기 동기 록킹 제어 신호에 따라 상기 동기 신호 생성부의 동작이 온 또는 오프되는 것을 특징으로 하는 동기 신호 검출기.
제 1항에 있어서, 상기 위상 계산부는,

상기 수신 신호의 실수부 신호 및 허수부 신호 각각에 대한 제1 상관도 값들을 이용하여 상기 수신 신호의 위상을 계산하는 것을 특징으로 하는 동기 신호 검출기.
제 3항에 있어서, 상기 위상 계산부는,

상기 수신 신호의 실수부 신호 및 허수부 신호 각각에 대한 제2 상관도 값들을 더 이용하여 상기 수신 신호의 위상을 계산하는 것을 특징으로 하는 동기 신호 검출기.
제 4항에 있어서, 상기 제1 상관도 값은,

PN511 심볼들에 대한 상관 계수들 각각과 상기 해당 신호를 샘플 단위로 지연시킨 다수 비트의 신호들 각각을 서로 승산하고 승산된 값들을 합산한 값이고, 상기 제2 상관도 값은, PN63 심볼들에 대한 상관 계수들 각각과 상기 해당 신호를 샘플 단위로 지연시킨 다수 비트의 신호들 각각을 서로 승산하고 승산된 값들을 합산한 값인 것을 특징으로 하는 동기 신호 검출기.
제 3항에 있어서, 상기 파워 계산부는,

상기 실수부 신호 및 상기 허수부 신호에 대한 상기 제1 상관도 값들 각각의 자승값들을 합산하여 상기 파워 크기를 계산하는 것을 특징으로 하는 동기 신호 검출기.
제 3항에 있어서, 상기 결정부는,

상기 실수부 신호 및 상기 허수부 신호 각각에 대한 제2 상관도 값들을 이용하여 상기 필드 방향 신호를 생성하는 것을 특징으로 하는 동기 신호 검출기.
제 1항에 있어서, 상기 비교부는,

상기 파워 크기가 임계치보다 크면, 그 때의 상기 파워 크기를 상기 주 경로 신호로서 생성하는 것을 특징으로 하는 동기 신호 검출기.
제 8항에 있어서, 상기 임계치는,

한 심볼 기간 내의 다수의 파워 크기들 중 최대값이 상기 주 경로 신호로서 생성되도록 설정되는 것을 특징으로 하는 동기 신호 검출기.
제 8항에 있어서, 상기 임계치는,

한 심볼 기간 내의 다수의 파워 크기들 중 최대값 바로 이전의 프리 고스트 파워 크기가 상기 주 경로 신호로서 생성되도록 설정되는 것을 특징으로 하는 동기 신호 검출기.
제 1항에 있어서, 상기 카운트 정보 신호는,

심볼 카운트 신호 및 세그먼트 카운트 신호를 포함하는 것을 특징으로 하는 동기 신호 검출기.
튜너에서 추출된 아날로그 VSB 신호를 디지털 신호로 변환하고, 상기 디지털 신호를 복조하여 실수부 신호 및 허수부 신호를 생성하는 복조기;

상기 실수부 신호와 상기 허수부 신호를 이용하여 그들의 상관도 값들로부터 주경로 신호 및 필드 방향 신호를 추정하고, 상기 추정된 주경로 신호 및 필드 방향 신호에 따라 상기 VSB 신호의 위상 옵셋값, 세그먼트 동기 신호, 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성하는 동기 신호 검출기;

상기 위상 옵셋값에 따라 상기 실수부 신호의 위상을 보상하여 출력하는 위상 보상기; 및

상기 위상 보상기의 출력 신호를 왜곡 보상 필터링하여 출력하는 등화기를 구비하는 것을 특징으로 하는 디지털 텔레비전 수신 장치.
제 12항에 있어서, 상기 동기 신호 검출기는,

동기 록킹 제어 신호를 생성하고, 상기 동기 록킹 제어 신호에 따라 상기 위상 보상기 및 상기 등화기의 동작이 온 또는 오프되는 것을 특징으로 하는 디지털 텔레비전 수신 장치.
제 12항에 있어서, 상기 동기 신호 검출기는,

상기 실수부 신호와 상기 허수부 신호로부터 상기 VSB 신호의 위상을 계산하고, 상기 계산된 위상과 상기 주 경로 신호의 위상의 차이를 계산하여 상기 위상 차이를 상기 VSB 신호의 위상 옵셋값으로서 생성하는 위상 계산부;

상기 실수부 신호와 상기 허수부 신호로부터 상기 파워 크기를 계산하는 파워 계산부;

상기 파워 크기로부터 상기 주 경로 신호를 생성하는 비교부;

상기 주 경로 신호를 카운트하여 동기 록킹 제어 신호 및 카운트 정보 신호를 생성하는 동기 록킹 제어부;

상기 실수부 신호와 상기 허수부 신호로부터 상기 필드 방향 신호를 생성하는 결정부; 및

상기 동기 록킹 제어 신호, 상기 카운트 정보 신호, 및 상기 필드 방향 신호를 이용하여, 상기 동기 신호들을 생성하는 동기 신호 생성부를 구비하는 것을 특징으로 하는 디지털 텔레비전 수신 장치.
수신 신호로부터의 그 위상과 주 경로 신호의 위상의 차이를 계산하여 상기 위상 차이를 상기 수신 신호의 위상 옵셋값으로서 생성하는 단계;

상기 수신 신호로부터 파워 크기를 계산하는 단계;

상기 파워 크기로부터 상기 주 경로 신호를 생성하는 단계;

상기 주 경로 신호를 카운트하여 동기 록킹 제어 신호 및 카운트 정보 신호 를 생성하는 단계;

상기 수신 신호로부터 필드 방향 신호를 생성하는 단계; 및

상기 동기 록킹 제어 신호, 상기 카운트 정보 신호, 및 상기 필드 방향 신호를 이용하여, 상기 수신 신호의 세그먼트 동기 신호 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성하는 단계를 구비하는 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 15항에 있어서, 상기 수신 신호의 위상은,

상기 수신 신호의 실수부 신호 및 허수부 신호 각각에 대한 제1 상관도 값들을 이용하여 계산되는 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 16항에 있어서, 상기 수신 신호의 위상은,

상기 수신 신호의 실수부 신호 및 허수부 신호 각각에 대한 제2 상관도 값들을 더 이용하여 상기 수신 신호의 위상을 계산하는 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 17항에 있어서, 상기 제1 상관도 값은,

PN511 심볼들에 대한 상관 계수들 각각과 상기 해당 신호를 샘플 단위로 지연시킨 다수 비트의 신호들 각각을 서로 승산하고 승산된 값들을 합산한 값이고, 상기 제2 상관도 값은, PN63 심볼들에 대한 상관 계수들 각각과 상기 해당 신호를 샘플 단위로 지연시킨 다수 비트의 신호들 각각을 서로 승산하고 승산된 값들을 합산한 값인 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 16항에 있어서, 상기 파워 크기는,

상기 실수부 신호 및 상기 허수부 신호에 대한 상기 제1 상관도 값들 각각의 자승값들이 합산된 값인 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 16항에 있어서, 상기 필드 방향 신호는,

상기 실수부 신호 및 상기 허수부 신호 각각에 대한 제2 상관도 값들로부터 생성되는 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 16항에 있어서, 상기 파워 크기가 임계치보다 크면, 그 때의 상기 파워 크기가 상기 주 경로 신호로서 생성되는 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 21항에 있어서, 상기 임계치는,

한 심볼 기간 내의 다수의 파워 크기들 중 최대값이 상기 주 경로 신호로서 생성되도록 설정되는 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 21항에 있어서, 상기 임계치는,

한 심볼 기간 내의 다수의 파워 크기들 중 최대값 바로 이전의 프리 고스트 파워 크기가 상기 주 경로 신호로서 생성되도록 설정되는 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
제 15항에 있어서, 상기 카운트 정보 신호는,

심볼 카운트 신호 및 세그먼트 카운트 신호를 포함하는 것을 특징으로 하는 디지털 텔레비전 수신 장치의 동기 신호 검출 방법.
튜너에서 추출된 아날로그 VSB 신호를 디지털 신호로 변환하는 단계;

상기 디지털 신호를 복조하여 실수부 신호 및 허수부 신호를 생성하는 단계;

상기 실수부 신호와 상기 허수부 신호를 이용하여 그들의 상관도 값들로부터 주경로 신호 및 필드 방향 신호를 추정하는 단계;

상기 추정된 주경로 신호 및 필드 방향 신호에 따라 상기 VSB 신호의 위상 옵셋값, 세그먼트 동기 신호, 및 상기 세그먼트 동기 신호에 동기된 다수의 동기 신호들을 생성하는 단계;

상기 위상 옵셋값에 따라 상기 실수부 신호의 위상을 보상하여 출력하는 단계; 및

상기 위상 보상된 신호를 왜곡 보상 필터링하여 출력하는 단계를 구비하는 것을 특징으로 하는 디지털 텔레비전 수신 방법.
제 25항에 있어서, 상기 동기 신호들 생성 단계는,

상기 실수부 신호와 상기 허수부 신호로부터 상기 VSB 신호의 위상을 계산하고, 상기 계산된 위상과 주 경로 신호의 위상의 차이를 계산하여 상기 위상 차이를 상기 VSB 신호의 위상 옵셋값으로서 생성하는 단계;

상기 실수부 신호와 상기 허수부 신호로부터 상기 파워 크기를 계산하는 단계;

상기 파워 크기로부터 상기 주 경로 신호를 생성하는 단계;

상기 주 경로 신호를 카운트하여 동기 록킹 제어 신호 및 카운트 정보 신호를 생성하는 단계;

상기 실수부 신호와 상기 허수부 신호로부터 상기 필드 방향 신호를 생성하는 단계; 및

상기 동기 록킹 제어 신호, 상기 카운트 정보 신호, 및 상기 필드 방향 신호를 이용하여, 상기 동기 신호들을 생성하는 동기 신호 생성부를 구비하는 것을 특징으로 하는 디지털 텔레비전 수신 방법.