[go: up one dir, main page]

KR100594277B1 - 포토 다이오드 및 그 제조방법 - Google Patents

포토 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR100594277B1
KR100594277B1 KR1020040037330A KR20040037330A KR100594277B1 KR 100594277 B1 KR100594277 B1 KR 100594277B1 KR 1020040037330 A KR1020040037330 A KR 1020040037330A KR 20040037330 A KR20040037330 A KR 20040037330A KR 100594277 B1 KR100594277 B1 KR 100594277B1
Authority
KR
South Korea
Prior art keywords
conductivity type
layer
insulating film
film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040037330A
Other languages
English (en)
Other versions
KR20050113302A (ko
Inventor
맹계원
배성렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040037330A priority Critical patent/KR100594277B1/ko
Priority to US11/095,482 priority patent/US7482665B2/en
Publication of KR20050113302A publication Critical patent/KR20050113302A/ko
Application granted granted Critical
Publication of KR100594277B1 publication Critical patent/KR100594277B1/ko
Priority to US12/339,515 priority patent/US8163639B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass

Landscapes

  • Light Receiving Elements (AREA)

Abstract

광 효율을 개선한 포토 다이오드 및 그 제조방법을 개시한다. 본 발명에 따른 포토 다이오드는, 반도체 기판 상에 순차 형성된 제1 도전형 매립층, 제1 도전형 에피택셜층 및 제2 도전형 에피택셜층을 포함한다. 제2 도전형 에피택셜층 표면에서부터 내부로 고상 확산에 의해 고농도 제2 도전형 얕은 접합층이 형성되어 있다. 제2 도전형 얕은 접합층 상에는 실리콘 산화막 패턴과 그 상부에 적층된 실리콘 질화막 패턴을 포함한다.

Description

포토 다이오드 및 그 제조방법{Photo diode and method of manufacturing the same}
도 1은 종래 NIP 구조의 포토 다이오드의 단면도이다.
도 2 내지 도 11은 본 발명에 따라 포토 다이오드를 제조하는 방법을 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100...반도체 기판 105...제1 도전형 매립층
110...제1 도전형 에피택셜층 115...제1 도전형 제1 접합 영역
120...제2 도전형 에피택셜층 125...제1 도전형 제2 접합 영역
130...소자분리막 135...고농도 제2 도전형 전도성 산화막
135a...전도성 산화막 패턴 135b...산화막 패턴
140a...실리콘 질화막 패턴 145...제2 도전형 얕은 접합층
150a...제1 도전형 분할층 150b...제1 도전형 층
160...층간절연막 170a, 170b...제1 배선 구조
175...금속간절연막 180a, 180b...제2 배선 구조
190a...실리콘 산화막 190b...실리콘 질화막
본 발명은 입사광을 전기 신호로 변환하는 포토 다이오드(PD)에 관한 것으로, 보다 구체적으로는 광 효율을 개선한 포토 다이오드 및 그 제조방법에 관한 것이다.
반도체 소자에서 광학 소자로 사용되는 포토 다이오드는 빛을 받아서 전기 신호(전류 혹은 전압)로 변환한다. 포토 다이오드를 제작하는 방법은 PN 접합을 활용하는 방법과 PIN(P형 전극 - 진성 에피택셜층(intrinsic epitaxial layer) - N+형 층 - P형 기판) 타입, NIP(N형 전극 - 진성 에피택셜층 - P+형 층 - P형 기판) 타입으로 제작하는 방법, APD(Avalanch Breakdown PD)를 이용하는 방법 등이 있다. PN 접합을 이용한 포토 다이오드는 속도가 느리고 주파수 특성에 한계가 있으며, APD 포토 다이오드는 잡음이 크고 큰 동작 전원을 필요로 한다. 최근에는 주로 NIP나 PIN 구조를 제작하고 있다.
NIP나 PIN 구조의 포토 다이오드는 예를 들면 CD-ROM, CD-R/RW, DVD-ROM, DVD-R/RW 등의 광픽업에 사용되어, 디스크에 저장된 데이터를 독출하거나 디스크에 데이터를 저장하는 데에 이용된다. 그리고, 서보(servo)에 신호를 전달하는 인터페이스(interface) 역할도 한다.
도 1은 종래기술을 이용한 NIP 구조의 포토 다이오드를 나타낸다. 도 1에 도시한 포토 다이오드에는, P형 반도체 기판(1) 상에 P+형 매립층(P-type Buried Layer; 2), P형 에피택셜층(3), N형 에피택셜층(5) 및 N+형 고농도 주입층(8)이 순 차 형성되어 있다. P형 에피택셜층(3) 및 N형 에피택셜층(5)에 각각 형성된 P형 제1 접합 영역(4)과 P형 제2 접합 영역(6)은 서로 연결되어 있다. 또한, P+형 층(9b)이 P형 제2 접합 영역(6) 내에 형성되어 애노드 전극의 금속 콘택 플러그(13a)와 접촉하고 있으며, P+형 분할층(9a)이 포토 다이오드의 수광부를 분할하도록 N형 에피택셜층(5)의 상부에 형성되어 있다. 애노드 전극 포함 금속 배선 구조(13a, 13b, 15a, 15b)는 층간절연막(ILD)(12) 및 금속간절연막(IMD)(14)에 의해 주위와 절연되어 있다. 그리고, 포토 다이오드가 주변의 다른 소자와 분리되도록, 로코스(LOCOS) 등에 의한 소자분리막(7)이 형성되어 있다. 또한, 빛이 들어오는 창(window) 역할을 하는 포토 다이오드의 수광부를 포함한 전면 상에는 입사광의 반사를 억제하기 위한 반사방지막(anti-reflective coating; ARC)(20)으로서 실리콘 산화막(20a)과 실리콘 질화막(20b)이 형성되어 있다.
포토 다이오드에서의 성능은 광 효율과 주파수 특성(또는 대역폭)으로 평가할 수 있는데, 우수한 성능을 얻기 위해서는 검출광의 파장에 대한 광전 변환 효율이 높아야 하고 필요한 응답 속도가 달성되어야 한다. 이러한 포토 다이오드의 성능 향상을 위하여 여러 방면으로 연구 및 개발이 진행되고 있다.
특히, 검출하고자 하는 파장의 빛의 광 효율을 증대시키기 위해 포토 다이오드의 수광부에 입사하는 빛의 반사를 가능한 한 억제할 필요가 있어 수광부 상측 표면에 도 1의 20과 같은 반사방지막을 형성하고 있다. 이러한 반사방지막(20)의 종류 및 두께는 수광부에 입사하는 빛의 파장과 광량 등에 따라 선택하고 있지만, 두께 조절만으로는 어려움이 있다.
그리고, 반사방지막(20)을 형성하기 전에 포토 다이오드의 수광부의 층간절연막(12) 및 금속간절연막(14)을 식각에 의해 선택적으로 제거하여 수광부의 반도체 기판(1) 표면을 노출시키게 되는데, 이 때 필연적으로 반도체 기판(1) 표면을 오버 에칭하게 된다. 이러한 오버 에칭은 반도체 기판(1) 표면의 손상을 일으키며, 이에 따라 누설 전류를 증가시키게 된다. 이와 같이 오버 에칭을 하는 이유는 층간절연막(12) 및 금속간절연막(14)의 두께가 반도체 기판(1) 전체적으로 균일하지 않기 때문이다.
또한, 파장에 따른 포토 다이오드의 특성을 구현하기 위해서는 단자의 얕은 접합(shallow junction)의 확보가 광 효율을 향상하는 데 있어서 중요한 인자가 된다. 그런데, N+형 고농도 주입층(8), P형 제1 접합 영역(4), P형 제2 접합 영역(6), P+형 층(9b) 및 P+형 분할층(9a) 등은 이온주입과 열처리 공정 기술을 이용해 형성하므로, 얕은 접합의 형성이 어려워 광 효율 향상이 제한되고 있다.
본 발명이 이루고자 하는 기술적 과제는 광 효율이 향상된 포토 다이오드를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 광 효율이 향상된 포토 다이오드의 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 포토 다이오드는, 반도체 기판 상에 순차 형성된 제1 도전형 매립층, 제1 도전형 에피택셜층 및 제2 도전형 에피택셜층을 포함한다. 상기 제2 도전형 에피택셜층 표면에서부터 내부로 고상 확산에 의해 고농도 제2 도전형 얕은 접합층이 형성되어 있다. 상기 제2 도전형 얕은 접합층 상에는 실리콘 산화막 패턴과 그 상부에 적층된 실리콘 질화막 패턴을 포함한다.
포토 다이오드의 바람직한 실시예는 수광부를 정의하도록 상기 실리콘 질화막 패턴 상에 형성된 층간절연막과 금속간절연막, 및 상기 층간절연막과 금속간절연막을 따라 형성되며 상기 실리콘 질화막 패턴 및 상기 산화막 패턴과 함께 다층 반사방지막을 구성하는 절연막을 더 포함한다.
본 발명에 따른 포토 다이오드에 있어서, 상기 제2 도전형 얕은 접합층의 불순물 농도는 1E20 ∼ 1E21 ions/cm3인 것이 바람직하다. 그리고, 상기 제2 도전형 얕은 접합층의 접합 깊이는 0.5㎛ 이내인 것이 바람직하다. 상기 절연막은 실리콘 산화막 및 실리콘 질화막의 적층막인 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 다른 포토 다이오드는, 반도체 기판 상에 순차 형성된 제1 도전형 매립층, 제1 도전형 에피택셜층 및 제2 도전형 에피택셜층을 포함한다. 상기 제1 도전형 에피택셜층 내에 형성된 제1 도전형 제1 접합 영역과, 상기 제2 에피택셜층 내에 형성된 제1 도전형 제2 접합 영역이 서로 접하여 있다. 상기 제2 도전형 에피택셜층에는 그 표면에서부터 내부로 고상 확산에 의해 형성된 고농도 제2 도전형 얕은 접합층들을 포함한다. 상기 제2 도전형 얕은 접합층들 상에는 실리콘 산화막 패턴들과 그 상부에 적층된 실리콘 질 화막 패턴들이 형성되어 있다. 상기 제2 도전형 얕은 접합층들 사이에 제1 도전형 분할층이, 상기 제1 도전형 제2 접합 영역 내에는 제1 도전형 층이 형성되어 있다. 수광부를 정의하도록 상기 실리콘 질화막 패턴 상에는 층간절연막과 금속간절연막이 형성되어 있다. 상기 층간절연막 안에는 상기 제1 도전형 층과 접하는 제1 배선 구조가, 상기 금속간절연막 안에는 상기 제1 배선 구조와 접하는 제2 배선 구조가 형성되어 있다. 그리고, 상기 층간절연막과 금속간절연막을 따라 절연막이 형성되어 있어, 상기 절연막은 상기 실리콘 질화막 패턴 및 상기 산화막 패턴과 함께 다층 반사방지막을 구성한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 포토 다이오드 제조방법에서는, 반도체 기판 상에 제1 도전형 매립층, 제1 도전형 에피택셜층 및 제2 도전형 에피택셜층을 순차 형성한 다음, 상기 제2 도전형 에피택셜층 상에 고농도 제2 도전형 전도성 산화막을 형성한다. 상기 제2 도전형 전도성 산화막 상에 실리콘 질화막을 형성한 다음, 상기 제2 도전형 전도성 산화막과 상기 실리콘 질화막을 패터닝하여 제2 도전형 전도성 산화막 패턴과 그 상부에 적층된 실리콘 질화막 패턴을 형성한다. 열확산 공정에 의해 상기 제2 도전형 전도성 산화막 패턴 내의 제2 도전형 불순물을 상기 제2 도전형 에피택셜층 내부로 확산시켜 고농도 제2 도전형 얕은 접합층을 형성하고 상기 제2 도전형 전도성 산화막 패턴은 산화막 패턴으로 변경시킨다.
본 발명에 따른 제조방법에 있어서, 상기 제2 도전형 전도성 산화막은 포토 다이오드의 도전형에 따라 PSG(Phosphor-Silicate-Glass) 또는 BSG(Boro-Silicate- Glass)로 형성하는 것이 바람직하다. 그리고, 상기 제2 도전형 얕은 접합층의 접합 깊이는 0.5㎛ 이내로 형성하는 것이 바람직하다.
제조방법의 바람직한 실시예에는, 상기 제2 도전형 얕은 접합층이 형성된 결과물 상에 층간절연막과 금속간절연막을 형성하는 단계, 수광부를 형성하기 위해 상기 실리콘 질화막 패턴을 식각저지막으로 이용하여 상기 금속간절연막 및 층간절연막을 식각하는 단계, 및 상기 수광부 상에 절연막을 형성하여 상기 절연막, 상기 실리콘 질화막 패턴 및 상기 산화막 패턴으로 이루어진 다층 반사방지막을 형성하는 단계가 더 포함된다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 다른 포토 다이오드의 제조방법에서는, 반도체 기판 상에 제1 도전형 매립층 및 제1 도전형 에피택셜층을 순차 형성한 다음 상기 제1 도전형 에피택셜층 내에 제1 도전형 제1 접합 영역을 형성한다. 상기 제1 도전형 에피택셜층 상에 제2 도전형 에피택셜층을 형성한 다음 상기 제1 도전형 제1 접합 영역과 접하도록 상기 제2 에피택셜층 내에 제1 도전형 제2 접합 영역을 형성한다. 상기 제2 도전형 에피택셜층 상에 고농도 제2 도전형 전도성 산화막을 형성한 다음, 상기 제2 도전형 전도성 산화막 상에 실리콘 질화막을 형성한다. 상기 제2 도전형 전도성 산화막과 상기 실리콘 질화막을 패터닝하여 제2 도전형 전도성 산화막 패턴들과 그 상부에 적층된 실리콘 질화막 패턴들을 형성한다. 열확산 공정에 의해 상기 제2 도전형 전도성 산화막 패턴들 내의 제2 도전형 불순물을 상기 제2 도전형 에피택셜층 내부로 확산시켜 고농도 제2 도전형 얕은 접합층들을 형성하고 상기 제2 도전형 전도성 산화막 패턴들은 산화막 패턴들로 변경시킨다. 상기 제2 도전형 얕은 접합층들 사이에 제1 도전형 분할층을 형성한 후, 상기 제1 도전형 제2 접합 영역 내에 제1 도전형 층을 형성한다. 상기 제1 도전형 층이 형성된 결과물 상에 층간절연막을 형성하고 상기 제1 도전형 층과 접하는 제1 배선 구조를 형성한 다음, 상기 층간절연막 상에 금속간절연막을 형성하고 상기 제1 배선 구조와 접하는 제2 배선 구조를 형성한다. 수광부를 형성하기 위해 상기 실리콘 질화막 패턴을 식각저지막으로 이용하여 상기 금속간절연막 및 층간절연막을 식각함으로써 상기 제1 도전형 분할층을 노출시킨 후, 상기 제1 도전형 분할층이 노출된 결과물 상에 절연막을 형성하여 상기 절연막, 상기 실리콘 질화막 패턴 및 상기 산화막 패턴으로 이루어진 다층 반사방지막을 형성한다.
제조방법의 바람직한 실시예에 따르면, 상기 수광부를 형성하기 위해 상기 금속간절연막 및 층간절연막을 식각하는 단계는, 습식 식각에 의해 상기 금속간절연막 및 층간절연막의 일부를 제거하는 단계, 및 남아 있는 상기 층간절연막을 건식 식각에 의해 제거하는 단계를 포함하거나, 건식 식각에 의해 상기 금속간절연막 및 층간절연막을 제거한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
본 발명의 실시예에서는 NIP 구조의 포토 다이오드를 제조하는 경우에 대하여 설명한다. 그러한 이유로, 이하의 실시예에서 제1 도전형은 P형이고 제2 도전형이고 N형이다. 그리고, 본 발명의 실시예에서는 애노드가 공통되는 애노드 커먼(anode common) 타입의 분할 포토 다이오드에 대하여 설명한다. 그러나, 당업자라면 본 발명의 상세한 설명에서 설명하는 도전형과 반대되는 도전형을 도입하여 PIN 구조의 포토 다이오드를 실시할 수 있을 것이다. 그리고, 본 발명의 방법에 따라 제조한 포토 다이오드를 포함하는 기판 상에 포토 다이오드로부터의 전기 신호를 처리하기 위한 집적 회로를 더 집적하여 광픽업 소자와 같은 응용 소자를 제조할 수도 있을 것이다.
도 2 내지 도 11은 본 발명에 따라 포토 다이오드를 제조하는 방법을 공정 순서에 따라 도시한 단면도들이다.
먼저, 도 2에 도시한 바와 같이, 단결정 실리콘 기판과 같은 P형 반도체 기판(100)을 준비하여 그 전면에 제1 도전형, 즉 P+형 매립층(105)을 형성한다. 그런 다음, P+형 매립층(105) 상에 제1 도전형, 즉 P형 에피택셜층(110)을 형성한다. P+형 매립층(105)은 B와 같은 불순물을 1E19 ions/cm3 정도로 고농도 이온주입한 다음, 열처리(드라이브-인) 작업을 진행하여 형성할 수 있다. P형 에피택셜층(110) 두께 및 비저항은 포토 다이오드의 성능을 확보하는 데 있어 중요한 인자로 작용한다. 이 점을 고려하여, P형 에피택셜층(110)의 두께는 예컨대 대략 8 ~ 12㎛로 성 장시키고, 비저항은 약 100 ~ 200Ω㎝ 수준으로 진행함이 바람직하다. 또한, P형 에피택셜층(110) 공정 진행시 P+형 매립층(105)에 의한 외확산(out-diffusion)을 최소화하기 위한 공정 조건으로 진행할 필요가 있다.
그런 다음, 도 3에 도시한 바와 같이, P형 에피택셜층(110) 안에 이온주입을 이용하여 제1 도전형, 즉 P형 제1 접합 영역(115)을 형성한다. 그리고 나서, P형 에피택셜층(110) 상에 제2 도전형, 즉 N형 에피택셜층(120)을 형성한다. N형 에피택셜층(120) 안에 P형 제1 접합 영역(115)과 정렬된 위치에 제1 도전형, 즉 P형 제2 접합 영역(125)을 이온주입으로 형성하여 P형 제1 접합 영역(115)과 접하게 한다. 그런 다음, 기판(100) 표면에 소자간 절연을 위한 소자분리막(130)을 형성한다. 소자분리막(130) 형성에는 통상적인 LOCOS(LOCal Oxidation of Silicon) 또는 STI(Shallow Trench Isolation)를 이용할 수 있다.
다음 도 4를 참조하여, 캐소드 저항을 감소시키기 위한 제2 도전형, 즉 N+형 층(종래 도 1의 8 참조)을 형성하는 데 있어서 얕은 접합을 구현하기 위하여, 본 발명에서는 이온주입 대신에 고농도 N+형 불순물이 도핑된 전도성 산화막(135)을 형성한다. 여기서, N+형 전도성 산화막(135)은 예컨대 PSG(Phosphor-Silicate-Glass)로 형성할 수 있다. N+형 전도성 산화막(135)은 예컨대 수백 ~ 수천Å의 두께로 CVD(Chemical Vapor Deposition) 방식을 이용하여 증착한다. PSG와 같은 N+형 전도성 산화막(135)의 표면 농도는 1E20 ~ 1E21ions/㎤ 정도로 하여 진행함이 바람직하다. 그리고, N+형 전도성 산화막(135) 상에 본 발명 고유의 다층 반사방지막을 위한 실리콘 질화막(140)을 수백 ~ 수천Å이 되게 CVD, 예컨대 PECVD(Plasma Enhanced CVD) 방식으로 증착한다. 이 때, SiH4와 NH3를 소스 가스로, Ar 또는 He을 캐리어 가스로 이용할 수 있다. 여기서의 실리콘 질화막(140)은 다층 반사방지막 구조 형성에 이용될 뿐만 아니라, 후속 층간절연막 및 금속간절연막 식각 공정시 식각저지막으로 활용된다. 본 실시예와 반대로 NIP 구조의 포토 다이오드를 제조하는 경우에는 제1 도전형, 즉 P+형 얕은 접합을 형성하기 위하여, P+형 불순물이 도핑된 전도성 산화막, 예컨대 BSG(Boro-Silicate-Glass)를 이용함이 바람직하다.
도 5를 참조하여, 마스크를 이용한 패터닝으로 N+형 층을 형성할 영역 위에 전도성 산화막 패턴(135a)과 실리콘 질화막 패턴(140a)을 형성한다. 이 때, PSG와 같은 전도성 산화막(135)이 고농도로 형성되기 때문에 후속 제1 도전형, 즉 P+형 분할층의 확보를 위하여 패턴을 형성해야 하는 것이다. 실리콘 질화막(140)을 식각할 때에는 불화 탄소계 가스를 사용한다. 예를 들면, CxFy계, CaH bFc계 가스, 예컨대 CF4, CHF3, C2F6, C4F8, CH 2F2, CH3F, CH4, C2H2, C4 F6 등과 같은 가스 또는 이들의 혼합가스를 사용할 수 있다.
다음 도 6에 도시한 바와 같이, 적정 열확산 공정을 진행하여 전도성 산화막 패턴(135a)으로부터의 N형 불순물을 기판(100) 쪽으로 확산시켜 N형 에피택셜층(120) 안에 N+형 얕은 접합층(145)을 형성한다. 전도성 산화막 패턴(135a)은 불순물이 빠져나가 전도성이 없는 산화막 패턴(135b)으로 변경된다. 이로써, 불순물 농도가 1E20 ∼ 1E21 ions/cm3인 N+형 얕은 접합층(145)이 고상 확 산으로 형성되고, 그 상부에 산화막 패턴(135b), 실리콘 질화막 패턴(140a)의 적층막 구조가 형성된다. 여기서, 적정한 열확산 공정 조건 또한 얕은 접합 확보를 위한 주요 공정 기술이다. 광 효율 특성을 극대화하기 위하여, 접합 깊이는 0.5㎛ 이내로 확보하는 것이 바람직하다. 이와 같이, 이온주입과 열처리에 의해 접합 영역을 형성하는 대신 전도성 산화막을 얇게 증착한 후에 불순물을 기판 내로 확산시켜 접합 영역을 형성하므로, N+형 얕은 접합층(145)은 재현성있게 얕은 접합으로 구현될 수 있다. 본 발명에 따르면, 이렇게 얕은 접합을 구현함에 따라 응답 속도 증가가 기대되고 공핍 영역 증가에 의해 광 효율이 증가한다.
이어서, N+형 얕은 접합층(145) 사이를 노출시키도록 기판(100) 상에 이온주입 마스크(미도시)를 형성한 다음, 포토 다이오드 분할을 위한 제1 도전형, 즉 P+형 분할층(150a)을 이온주입으로 형성한다. 그리고, P형 제2 접합 영역(125) 내에 제1 도전형, 즉 P+형 층(150b)을 이온주입으로 형성한다. P+형 층(150b)은 애노드 전극의 접촉 저항을 감소시키는 역할을 한다. 다음에, 사용한 이온주입 마스크는 제거한다.
다음으로, 도 7에 도시된 바와 같이, 결과물 상에 층간절연막(160)을 증착한 후, 사진 식각 공정을 통해 P+형 층(150b)을 노출시키는 콘택홀(165)을 형성한다. 층간절연막(160)은 약 12000Å의 두께로 형성할 수 있다. 콘택홀(165)은 P+형 층(150b)과 접촉하는 애노드 전극을 이루는 금속 콘택을 형성하기 위한 것이다.
그리고 나서, 도 8에 도시된 바와 같이, 콘택홀(165)을 매립하도록 금속을 증착한 후, 사진 식각 공정을 통해 콘택 플러그(170a)와 제1 금속 배선층(170b)을 형성하고 그 위로 금속간절연막(175)을 증착한다. 콘택 플러그(170a)와 제1 금속 배선층(170b)은 P+형 층(150b)과 접하여 애노드 전극 포함 제1 배선 구조를 형성한다. 도면에 도시되어 있지는 않으나 애노드 전극을 이루는 콘택 플러그(170a)와 제1 금속 배선층(170b) 형성시 N+형 얕은 접합층(145)과 접하는 캐소드 전극도 형성된다. 금속간절연막(175)은 약 8000 ∼ 10000Å의 두께로 형성할 수 있다.
그 다음, 도 9에 도시된 바와 같이, 금속간절연막(175)에 비아(180a) 및 제2 금속 배선층(180b)을 형성하여 상기 제1 배선 구조와 접하는 제2 배선 구조를 완성한다.
다음으로, 도 10에 도시된 바와 같이, 도 9의 결과물 상에 수광부(R)를 개방하기 위한 포토레지스트 패턴(185)을 형성하고 이를 식각 마스크로 하여 층간절연막(160) 및 금속간절연막(175)을 식각하여 수광부(R)의 반도체 표면을 노출시킨다. 층간절연막(160) 및 금속간절연막(175)을 식각할 때에는 습식 식각에 의해 금속간절연막(175) 및 층간절연막(160)의 일부를 제거한 다음에, 남아 있는 층간절연막(160)을 건식 식각에 의해 제거하는 방법에 의할 수도 있고, 처음부터 건식 식각으로 제거하는 방법에 의할 수도 있다. 금속간절연막(175) 및 층간절연막(160)의 습식 식각에는 HF 희석액이나 BOE를 이용할 수 있다.
그런데, 이 때 산화막 패턴(135b)과 실리콘 질화막 패턴(140a)의 적층체가 기판(100) 표면에 있고, 층간절연막(160) 및 금속간절연막(175)의 식각시 실리콘 질화막 패턴(140a)이 식각저지막으로 활용되므로, 수광부에서 P+형 분할층(150a)이 노출된다. 그러나 종래에 비해 반도체 표면에 가해지는 식각 손상은 덜하다. 따 라서, 누설 전류를 감소시킬 수 있다.
그 후, 도 11에 도시된 바와 같이, 포토레지스트 패턴(185)을 제거한 다음 결과물 전면 상에 실리콘 산화막(190a) 및 실리콘 질화막(190b)을 증착한다. 따라서, 본 발명에 따른 포토 다이오드에서는 실제, 산화막 패턴(135b), 실리콘 질화막 패턴(140a), 실리콘 산화막(190a) 및 실리콘 질화막(190b)의 적층막이 반사방지막으로 이용된다. 이와 같은 다층 반사방지막 구현에 의해 광 효율이 향상된다.
여기서, 실리콘 산화막(190a)은 SiH4와 O2(또는 N2O)의 반응을 이용하여 PECVD(Plasma Enhanced CVD) 등의 방법으로 증착한다. 실리콘 질화막(190b)의 경우에도 PECVD로 증착하는데, SiH4와 NH3를 소스 가스로, Ar 또는 He을 캐리어 가스로 이용할 수 있다. 반사방지막 공정은 포토 다이오드의 빛의 흡수 능력을 좌우하는 것으로, 빛의 흡수율을 최대화할 수 있도록 막질 및 두께를 결정하는 것이 바람직하다.
이상에서 자세히 설명한 바와 같이, 도 11을 참조하면, 본 발명에 따른 포토 다이오드는 반도체 기판(100) 상에 순차 형성된 제1 도전형 매립층(105), 제1 도전형 에피택셜층(110) 및 제2 도전형 에피택셜층(120)을 포함한다. 상기 제1 도전형 에피택셜층(110) 내에 형성된 제1 도전형 제1 접합 영역(115)과, 상기 제2 에피택셜층(120) 내에 형성된 제1 도전형 제2 접합 영역(125)이 서로 접하여 있다. 상기 제2 도전형 에피택셜층(120)에는 그 표면에서부터 내부로 고상 확산에 의해 형성된 고농도 제2 도전형 얕은 접합층(145)들을 포함한다. 상기 제2 도전형 얕은 접합층(145)들 상에는 실리콘 산화막 패턴(135b)들과 그 상부에 적층된 실리콘 질화막 패턴(140a)들이 형성되어 있다. 상기 제2 도전형 얕은 접합층(145)들 사이에 제1 도전형 분할층(150a)이, 상기 제1 도전형 제2 접합 영역(125) 내에는 제1 도전형 층(150b)이 형성되어 있다. 수광부를 정의하도록 상기 실리콘 질화막 패턴(140a) 상에는 층간절연막(160)과 금속간절연막(175)이 형성되어 있다. 상기 층간절연막(160) 안에는 상기 제1 도전형 층(150b)과 접하는 제1 배선 구조(170a, 170b)가, 상기 금속간절연막(175) 안에는 상기 제1 배선 구조(170a, 170b)와 접하는 제2 배선 구조(180a, 180b)가 형성되어 있다. 그리고, 상기 층간절연막(160)과 금속간절연막(175)을 따라 절연막, 여기서는 실리콘 산화막(190a)과 실리콘 질화막(190b)이 형성되어 있어, 상기 실리콘 산화막(190a)과 실리콘 질화막(190b)은 상기 실리콘 질화막 패턴(140a) 및 상기 산화막 패턴(135b)과 함께 다층 반사방지막을 구성한다.
이상에서는 본 발명의 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니고 다양한 변경이나 변형이 가능하다. 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 사상 및 범주 내에 포함될 수 있는 대안, 변형 및 등가를 포함한다.
본 발명에서는 BSG, PSG와 같은 전도성 산화막을 이용하여 얕은 접합층을 형성할 수 있다. 얕은 접합을 형성함으로써 접합 저항을 감소시켜 광에 대한 응답 속도를 향상시킬 수 있다. 그리고, 얕은 접합에 의한 공핍 영역을 표면에 가깝게 형성함으로써 응답 속도를 더욱 향상시켜 광 효율 특성을 극대화할 수 있다.
뿐만 아니라, 다층 반사방지막 구조를 사용함으로써 광의 입사율을 최대화함으로써 광 효율을 극대화할 수 있다.

Claims (25)

  1. 반도체 기판 상에 순차 형성된 제1 도전형 매립층, 제1 도전형 에피택셜층 및 제2 도전형 에피택셜층;
    상기 제2 도전형 에피택셜층 표면에서부터 내부로 고상 확산에 의해 형성된 고농도 제2 도전형 얕은 접합층; 및
    상기 제2 도전형 얕은 접합층 상에 형성된 실리콘 산화막 패턴과 그 상부에 적층된 실리콘 질화막 패턴을 포함하고,
    상기 제2 도전형 얕은 접합층은 상기 실리콘 산화막 패턴의 폭과 동일하거나 또는 상기 실리콘 산화막 패턴의 폭보다 더 넓은 폭을 갖는 것을 특징으로 하는 포토 다이오드.
  2. 제1항에 있어서,
    수광부를 정의하도록 상기 실리콘 질화막 패턴 상에 형성된 층간절연막과 금속간절연막; 및
    상기 층간절연막과 금속간절연막을 따라 형성되며 상기 실리콘 질화막 패턴 및 상기 산화막 패턴과 함께 다층 반사방지막을 구성하는 절연막을 더 포함하는 것을 특징으로 하는 포토 다이오드.
  3. 제1항에 있어서, 상기 제2 도전형 얕은 접합층의 불순물 농도는 1E20 ∼ 1E21 ions/cm3인 것을 특징으로 하는 포토 다이오드.
  4. 제1항에 있어서, 상기 제2 도전형 얕은 접합층의 접합 깊이는 0.5㎛ 이내인 것을 특징으로 하는 포토 다이오드.
  5. 제2항에 있어서, 상기 절연막은 실리콘 산화막 및 실리콘 질화막의 적층막인 것을 특징으로 하는 포토 다이오드.
  6. 제1항에 있어서, 상기 제1 도전형 에피택셜층의 두께는 8 ∼ 12 ㎛인 것을 특징으로 하는 포토 다이오드.
  7. 제1항에 있어서, 상기 제1 도전형 에피택셜층의 비저항은 100 ∼ 200 Ω㎝ 인 것을 특징으로 하는 포토 다이오드.
  8. 반도체 기판 상에 순차 형성된 제1 도전형 매립층, 제1 도전형 에피택셜층 및 제2 도전형 에피택셜층;
    상기 제1 도전형 에피택셜층 내에 형성된 제1 도전형 제1 접합 영역과, 상기 제1 도전형 제1 접합 영역과 접하도록 상기 제2 에피택셜층 내에 형성된 제1 도전형 제2 접합 영역;
    상기 제2 도전형 에피택셜층 표면에서부터 내부로 고상 확산에 의해 형성된 고농도 제2 도전형 얕은 접합층들;
    상기 제2 도전형 얕은 접합층들 상에 형성된 실리콘 산화막 패턴들과 그 상부에 적층된 실리콘 질화막 패턴들;
    상기 제2 도전형 얕은 접합층들 사이에 형성된 제1 도전형 분할층;
    상기 제1 도전형 제2 접합 영역 내에 형성된 제1 도전형 층;
    수광부를 정의하도록 상기 실리콘 질화막 패턴 상에 형성된 층간절연막과 금속간절연막;
    상기 층간절연막 안에 형성되고 상기 제1 도전형 층과 접하는 제1 배선 구조;
    상기 금속간절연막 안에 형성되고 상기 제1 배선 구조와 접하는 제2 배선 구조; 및
    상기 층간절연막과 금속간절연막을 따라 형성되며 상기 실리콘 질화막 패턴 및 상기 산화막 패턴과 함께 다층 반사방지막을 구성하는 절연막을 포함하고,
    상기 제2 도전형 얕은 접합층들은 각각 상기 제2 도전형 얕은 접합층들에 접하는 상기 실리콘 산화막 패턴들의 폭과 동일하거나 또는 상기 실리콘 산화막 패턴들의 폭보다 더 넓은 폭을 갖는 것을 특징으로 하는 포토 다이오드.
  9. 제8항에 있어서, 상기 제2 도전형 얕은 접합층의 불순물 농도는 1E20 ∼ 1E21 ions/cm3인 것을 특징으로 하는 포토 다이오드.
  10. 제8항에 있어서, 상기 제2 도전형 얕은 접합층의 접합 깊이는 0.5㎛ 이내인 것을 특징으로 하는 포토 다이오드.
  11. 반도체 기판 상에 제1 도전형 매립층, 제1 도전형 에피택셜층 및 제2 도전형 에피택셜층을 순차 형성하는 단계;
    상기 제2 도전형 에피택셜층 상에 고농도 제2 도전형 전도성 산화막을 형성하는 단계;
    상기 제2 도전형 전도성 산화막 상에 실리콘 질화막을 형성하는 단계;
    상기 제2 도전형 전도성 산화막과 상기 실리콘 질화막을 패터닝하여 제2 도전형 전도성 산화막 패턴과 그 상부에 적층된 실리콘 질화막 패턴을 형성하는 단계; 및
    열확산 공정에 의해 상기 제2 도전형 전도성 산화막 패턴 내의 제2 도전형 불순물을 상기 제2 도전형 에피택셜층 내부로 확산시켜 고농도 제2 도전형 얕은 접합층을 형성하고 상기 제2 도전형 전도성 산화막 패턴은 산화막 패턴으로 변경시키는 단계를 포함하는 포토 다이오드의 제조방법.
  12. 제11항에 있어서,
    상기 제2 도전형 얕은 접합층이 형성된 결과물 상에 층간절연막과 금속간절연막을 형성하는 단계;
    수광부를 형성하기 위해 상기 실리콘 질화막 패턴을 식각저지막으로 이용하 여 상기 금속간절연막 및 층간절연막을 식각하는 단계; 및
    상기 수광부 상에 절연막을 형성하여 상기 절연막, 상기 실리콘 질화막 패턴 및 상기 산화막 패턴으로 이루어진 다층 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  13. 제11항에 있어서, 상기 제2 도전형 전도성 산화막은 PSG(Phosphor-Silicate-Glass)로 형성하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  14. 제11항에 있어서, 상기 제2 도전형 전도성 산화막은 BSG(Boro-Silicate-Glass)로 형성하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  15. 제11항에 있어서, 상기 제2 도전형 전도성 산화막의 불순물 농도는 1E20 ∼ 1E21 ions/cm3인 것을 특징으로 하는 포토 다이오드의 제조방법.
  16. 제11항에 있어서, 상기 제2 도전형 얕은 접합층의 접합 깊이는 0.5㎛ 이내로 형성하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  17. 제12항에 있어서, 상기 절연막은 실리콘 산화막 및 실리콘 질화막을 순차 증착하여 형성하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  18. 반도체 기판 상에 제1 도전형 매립층 및 제1 도전형 에피택셜층을 순차 형성한 다음 상기 제1 도전형 에피택셜층 내에 제1 도전형 제1 접합 영역을 형성하는 단계;
    상기 제1 도전형 에피택셜층 상에 제2 도전형 에피택셜층을 형성한 다음 상기 제1 도전형 제1 접합 영역과 접하도록 상기 제2 에피택셜층 내에 제1 도전형 제2 접합 영역을 형성하는 단계;
    상기 제2 도전형 에피택셜층 상에 고농도 제2 도전형 전도성 산화막을 형성하는 단계;
    상기 제2 도전형 전도성 산화막 상에 실리콘 질화막을 형성하는 단계;
    상기 제2 도전형 전도성 산화막과 상기 실리콘 질화막을 패터닝하여 제2 도전형 전도성 산화막 패턴들과 그 상부에 적층된 실리콘 질화막 패턴들을 형성하는 단계;
    열확산 공정에 의해 상기 제2 도전형 전도성 산화막 패턴들 내의 제2 도전형 불순물을 상기 제2 도전형 에피택셜층 내부로 확산시켜 고농도 제2 도전형 얕은 접합층들을 형성하고 상기 제2 도전형 전도성 산화막 패턴들은 산화막 패턴들로 변경시키는 단계;
    상기 제2 도전형 얕은 접합층들 사이에 제1 도전형 분할층을 형성하는 단계;
    상기 제1 도전형 제2 접합 영역 내에 제1 도전형 층을 형성하는 단계;
    상기 제1 도전형 층이 형성된 결과물 상에 층간절연막을 형성하고 상기 제1 도전형 층과 접하는 제1 배선 구조를 형성하는 단계;
    상기 층간절연막 상에 금속간절연막을 형성하고 상기 제1 배선 구조와 접하는 제2 배선 구조를 형성하는 단계;
    수광부를 형성하기 위해 상기 실리콘 질화막 패턴을 식각저지막으로 이용하여 상기 금속간절연막 및 층간절연막을 식각함으로써 상기 제1 도전형 분할층을 노출시키는 단계; 및
    상기 제1 도전형 분할층이 노출된 결과물 상에 절연막을 형성하여 상기 절연막, 상기 실리콘 질화막 패턴 및 상기 산화막 패턴으로 이루어진 다층 반사방지막을 형성하는 단계를 포함하는 포토 다이오드의 제조방법.
  19. 제18항에 있어서, 상기 제2 도전형 전도성 산화막은 PSG(Phosphor-Silicate-Glass)로 형성하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  20. 제18항에 있어서, 상기 제2 도전형 전도성 산화막은 BSG(Boro-Silicate-Glass)로 형성하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  21. 제18항에 있어서, 상기 제2 도전형 전도성 산화막의 불순물 농도는 1E20 ∼ 1E21 ions/cm3인 것을 특징으로 하는 포토 다이오드의 제조방법.
  22. 제18항에 있어서, 상기 제2 도전형 얕은 접합층의 접합 깊이는 0.5㎛ 이내로 형성하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  23. 제18항에 있어서, 상기 제1 도전형 제2 접합 영역을 형성한 다음, 상기 포토 다이오드를 다른 소자와 분리하기 위한 소자분리막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  24. 제18항에 있어서, 상기 수광부를 형성하기 위해 상기 금속간절연막 및 층간절연막을 식각하는 단계는,
    습식 식각에 의해 상기 금속간절연막 및 층간절연막의 일부를 제거하는 단계; 및
    남아 있는 상기 층간절연막을 건식 식각에 의해 제거하는 단계를 포함하는 것을 특징으로 하는 포토 다이오드의 제조방법.
  25. 제18항에 있어서, 상기 수광부를 형성하기 위해 상기 금속간절연막 및 층간절연막을 식각하는 단계는 건식 식각에 의해 상기 금속간절연막 및 층간절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 포토 다이오드의 제조방법.
KR1020040037330A 2004-05-25 2004-05-25 포토 다이오드 및 그 제조방법 Expired - Fee Related KR100594277B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040037330A KR100594277B1 (ko) 2004-05-25 2004-05-25 포토 다이오드 및 그 제조방법
US11/095,482 US7482665B2 (en) 2004-05-25 2005-04-01 Photo diode and method for manufacturing same
US12/339,515 US8163639B2 (en) 2004-05-25 2008-12-19 Photo diode and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037330A KR100594277B1 (ko) 2004-05-25 2004-05-25 포토 다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050113302A KR20050113302A (ko) 2005-12-02
KR100594277B1 true KR100594277B1 (ko) 2006-06-30

Family

ID=35424242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037330A Expired - Fee Related KR100594277B1 (ko) 2004-05-25 2004-05-25 포토 다이오드 및 그 제조방법

Country Status (2)

Country Link
US (2) US7482665B2 (ko)
KR (1) KR100594277B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630679B1 (ko) * 2003-12-17 2006-10-02 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
DE102006027969A1 (de) * 2006-06-17 2007-12-20 X-Fab Semiconductor Foundries Ag Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung
JP2009064800A (ja) * 2007-09-04 2009-03-26 Nec Electronics Corp 分割フォトダイオード
WO2010009462A2 (en) * 2008-07-18 2010-01-21 Massachusetts Institute Of Technology Dark current reduction for large area photodiodes
JP6041120B2 (ja) * 2012-03-22 2016-12-07 住友電工デバイス・イノベーション株式会社 半導体受光素子の製造方法
US9437756B2 (en) * 2013-09-27 2016-09-06 Sunpower Corporation Metallization of solar cells using metal foils
US10121928B2 (en) * 2014-07-01 2018-11-06 Sensl Technologies Ltd. Semiconductor photomultiplier and a process of manufacturing a photomultiplier microcell

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
US4009058A (en) * 1975-06-16 1977-02-22 Rca Corporation Method of fabricating large area, high voltage PIN photodiode devices
JPH11312823A (ja) 1998-04-28 1999-11-09 Sharp Corp 受光素子
KR20010061355A (ko) 1999-12-28 2001-07-07 박종섭 씨모스 이미지센서 제조방법
US6479352B2 (en) * 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
KR100671699B1 (ko) 2001-06-28 2007-01-18 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
US6849528B2 (en) * 2001-12-12 2005-02-01 Texas Instruments Incorporated Fabrication of ultra shallow junctions from a solid source with fluorine implantation
KR20030049602A (ko) 2001-12-15 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성 방법
JP4107855B2 (ja) 2002-03-11 2008-06-25 シャープ株式会社 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置
US7122408B2 (en) * 2003-06-16 2006-10-17 Micron Technology, Inc. Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
KR100564587B1 (ko) * 2003-11-27 2006-03-28 삼성전자주식회사 포토 다이오드 및 이의 제조 방법

Also Published As

Publication number Publication date
US20090130793A1 (en) 2009-05-21
US8163639B2 (en) 2012-04-24
US7482665B2 (en) 2009-01-27
US20050263840A1 (en) 2005-12-01
KR20050113302A (ko) 2005-12-02

Similar Documents

Publication Publication Date Title
US20090008739A1 (en) Photo Diodes Having a Conductive Plug Contact to a Buried Layer and Methods of Manufacturing the Same
US7476598B2 (en) Photodiode and method of manufacturing the same
US7956432B2 (en) Photodiode for multiple wavelength operation
CN101160668B (zh) 背接触式太阳能电池及其制造方法
JP2867983B2 (ja) フォトディテクタおよびその製造方法
JP5281620B2 (ja) ｐｉｎダイオードを備えた集積回路構造の製造方法
CN107403799A (zh) 半导体器件及其制造方法
US8163639B2 (en) Photo diode and method for manufacturing the same
US6707075B1 (en) Method for fabricating avalanche trench photodetectors
US8334160B2 (en) Semiconductor photovoltaic devices and methods of manufacturing the same
CN111509078B (zh) 硅基光电探测器及其制造方法
US7135349B2 (en) Photodiode and method of fabricating the same
FR3112430A1 (fr) Fabrication de cellules solaires
CN113314550B (zh) 图像传感器、其形成方法及集成芯片
US7473945B2 (en) Optical semiconductor integrated circuit device
CN111048627B (zh) 半导体器件的制造方法
KR20230048041A (ko) 태양 전지 제조
US6982187B2 (en) Methods of making shallow trench-type pixels for CMOS image sensors
JP2005534186A (ja) 放射線硬化された可視ｐ−ｉ−ｎ型検出器
EP1564817A1 (en) Photodiode having light-absorption part separated by PN junction and method of fabricating the same
JPH01202873A (ja) 半導体光検出装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040525

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051215

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060522

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060621

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060622

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090615

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100528

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110531

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120531

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130531

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140530

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160509