[go: up one dir, main page]

KR100590924B1 - 액정표시소자의 패드 구조 및 그 형성방법 - Google Patents

액정표시소자의 패드 구조 및 그 형성방법 Download PDF

Info

Publication number
KR100590924B1
KR100590924B1 KR1019990027212A KR19990027212A KR100590924B1 KR 100590924 B1 KR100590924 B1 KR 100590924B1 KR 1019990027212 A KR1019990027212 A KR 1019990027212A KR 19990027212 A KR19990027212 A KR 19990027212A KR 100590924 B1 KR100590924 B1 KR 100590924B1
Authority
KR
South Korea
Prior art keywords
pads
gate
data
shorting bar
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019990027212A
Other languages
English (en)
Other versions
KR20010009059A (ko
Inventor
곽상엽
이호진
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990027212A priority Critical patent/KR100590924B1/ko
Publication of KR20010009059A publication Critical patent/KR20010009059A/ko
Application granted granted Critical
Publication of KR100590924B1 publication Critical patent/KR100590924B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시소자의 패드 구조 및 그 형성방법을 개시한다. 개시된 본 발명은 하부 기판상에 게이트 버스 라인용 금속막을 증착하는 단계; 상기 금속막을 패터닝하여 게이트 패드 및 R, G 및 B 서브 게이트 패드를 형성하고, 상기 R, G 및 B 서브 게이트 패드의 외측에 상기 R 서브 게이트 패드와 연결되는 쇼팅바를 형성하는 단계; 상기 하부 기판 결과물 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 데이터 버스 라인용 금속막을 형성하는 단계; 상기 데이터 버스 라인용 금속막을 패터닝하여, 데이터 버스 라인과 R, G 및 B 데이터 패드와 G 쇼팅바를 형성하는 단계; 상기 하부 기판 결과물 상부에 패시베이션막을 형성하는 단계; 상기 R, G 및 B 데이터 패드 상부, 서브 게이트 패드 상부 및 G 쇼팅바의 소정 부분이 노출되도록 상기 패시베이션막을 패터닝함과 동시에, 상기 R, G 및 B 서브 게이트 패드의 소정 부분이 노출되도록 상기 패시베이션막과 상기 게이트 절연막을 패터닝하는 단계; 상기 하부 기판 결과물 상부에 ITO막을 증착하는 단계; 상기 ITO막을 패터닝하여 R 쇼팅바와 연결된 상기 R 데이터 패드와 그 하부의 상기 노출된 R 서브 게이트 패드를 콘택시키고, 상기 G 쇼팅바와 콘택된 상기 G 데이터 패드와 그 하부의 상기 노출된 G 서브 게이트 패드를 콘택시키고, 상기 노출된 B 데이터 패드와 그 하부의 상기 노출된 B 서브 게이트 패드를 콘택시킴과 동시에, 상기 노출된 B 데이터 패드와 콘택되는 B 쇼팅바를 형성하는 단계를 포함한다.

Description

액정표시소자의 패드 구조 및 그 형성방법{Pad structure of liquid crystal display and method for forming the same}
도 1은 종래 기술에 따른 액정패널과 게이트 드라이버 IC간의 콘택상태를 도시한 도면.
도 2a는 종래 기술에 따른 화면품위 테스트시, 액정패널 하나의 TAB 에 대한 데이터 패드 배열 상태를 도시한 도면.
도 2b는 종래 기술에 따른 화면 품위 테스트시 액정 패널 하나의 TAB에 대한 데이터 패드 배열 상태를 도시한 도면.
도 3a 내지 도 3d는 본 발명에 따른 화면 품위 테스트시, 데이터 패드 배열 구조를 설명하기 위한 평면도.
도 4a는 내지 도 4d는 상기 도 3a 내지 도 3d의 A-A', B-B', C-C'선을 따라절단하여 나타낸 각 공정별 단면도.
도 5a 및 도 5b는 본 발명에 따른 화면 품위 테스트시, 게이트 패드 배열 구조를 설명하기 위한 평면도.
도 6a 및 도 6b는 상기 도 5a 및 도 5b의 A-A', B-B', C-C'선을 따라 절단하여 나타낸 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10 : LCD 패널 20 : 게이트 구동용 PCB
30 : 데이터 구동용 PCB 21-24 : 게이트 드라이브 IC
31-38 : 데이터 드라이브 IC Sr : R 쇼팅바
Sg : G 쇼팅바 Sb : B 쇼팅바
O : 대표 홀수 패드 E : 대표 짝수 패드
Pg : 게이트 패드 Psg : 서브 게이트 패드
Pd : 데이터 패드
본 발명은 액정 표시 소자의 패드 구조 및 그 제조방법에 관한 것으로, 보다 구체적으로는 추가되는 라인 공정없이 3개의 쇼팅바를 형성하여, 데이터 패드들의 미스 콘택을 방지할 수 있는 액정표시소자의 패드 구조 및 그 형성방법에 관한 것이다.
현재 TFT-LCD 의 화면표시 품위검사방법으로는 풀콘택(full contact) 방식으로서, 모듈 드라이빙(module driving) 방식이 화면표시 품위검사에 여전히 사용되고 있다.
이러한 풀콘택방식은 데이터 입력신호 및 게이트 입력신호가 각각의 라인단위로 입력되어 실제 모듈과 같이 화면을 표시할 수 있었다. 즉, 1프레임동안 각각의 스캐닝시간마다 각각의 게이트 버스 라인에 게이트 입력 신호가 순차적으로 인가되고, 각 스캐닝 시간 동안 각각의 데이터 버스 라인에 데이터 입력신호가 인가된다.
따라서, 화소구동용 TFT는 R, G, B 화소단위로 스캐닝 시간 동안 턴온되고, 홀딩시간(프레임시간-스캐닝시간)동안 턴오프된다. 따라서, 데이터 입력신호의 경우 한 스캐닝 시간 동안 데이터 버스 라인의 수만큼의 정보가 필요하므로, 데이터 버스 라인수이상의 클럭주파수가 필요하게 된다.
그러나, 현재 액정 표시 소자는 고화질을 실현하기 위하여, 화소수가 증대되고 있는 추세이다. 이와 같은 화소수의 증대로, 게이트 버스 라인, 데이터 버스 라인의 수 또한 증대되고, 이에따라, 게이트 패드 및 데이터 패드의 수 역시 증대되었다.
이러한 패드 수의 증대로 패드간의 피치(약 75㎛)가 매우 좁아져, 패널과의 콘택시 미스 콘택이 발생한다.
따라서, 종래에는 R,G,B 마다 데이터 버스 라인을 일괄 구동하고, 게이트 버스 라인을 홀수 및 짝수별로 나누어 스캐닝 신호를 일괄적으로 인가하는 방법이 제안되었다.
즉, 도 1에 도시된 바와 같이, LCD 패널(10)과, 게이트 구동용 다수의 드라이버 IC가 장착되고, 각 드라이버 IC의 패드가 상기 LCD 패널의 게이트 패드에 TAB 되어 있는 게이트 구동용 PCB(20)와, 데이터 구동용 다수의 드라이버 IC가 장착되고, 각 드라이버 IC 의 패드가 상기 LCD 패널의 데이터 패드에 TAB 되어있는 데이터 구동용 PCB(30)를 포함한다.
이때, 데이터 버스 라인 패드들(Pd)은 도 2a에 도시된 바와 같이, 패드들(Pd)의 중심을 기준으로 두 그룹으로 나뉜 다음, 그룹별로, R신호가 인가되는 데이터 패드(이하 R 데이터 패드), G신호가 인가되는 데이터 패드(이하 G 데이터 패드), 및 B신호가 인가되는 데이터 패드(이하 B 데이타 패드)별로 각각 쇼트되어, 대표 R패드(PR), 대표 G패드(PG) 및 대표 B패드(PB)에 각각 콘택된다.
한편, 게이트 버스 라인 패드들(Pg)은, 도 2b에서와 같이, 패드들(Pg)의 중심을 기준으로 두 그룹으로 나뉜다음, 그룹별로, 홀수 번째 패드와 짝수 번째 패드별로 각각 쇼트되어, 대표 홀수 패드(PO) 및 대표 짝수 패드(PE)에 각각 콘택된다.
이와 같이 하면, 패드들이 모두 풀 콘택되지 않고, 데이터 패드는 대표 R,G,B 패드만이 TAB되고, 게이트 패드는 대표 홀수 및 짝수 패드만이 TAB 되므로, 풀콘택에 비하여 콘택 포인트 수가 크게 절감된다.
그러나, 상기한 테스트 방법은 다음과 같은 문제점을 갖는다.
먼저, 데이터 패드를 R,G,B별로, 또한 게이트 패드를 홀수 및 짝수 별로 쇼트시키기 위하여는 수개의 쇼팅바(S)가 필요하다.
이때, 일반적인 쇼팅바는 게이트 버스 라인 및 데이터 버스 라인의 형성과 동시에 형성되어, 두개의 라인까지는 형성할 수 있다.
이에따라, 게이트 패드와 같이, 홀수 패드를 콘택하는 쇼팅바와 짝수 패드를 콘택하는 쇼팅바를 요구하는 경우에는, 셀내에 게이트 버스 라인을 형성할때, 및 데이터 버스 라인을 형성할때 각각 쇼팅바가 형성되었다.
하지만, 데이터 패드들은 R, G 및 B 데이터 패드간을 각각 콘택하기 위하여 3개의 쇼팅바가 요구되므로, 현 공정에서는 추가되는 라인 공정없이 3개의 쇼팅바를 형성하기 어려운 실정이다.
따라서, 본 발명은 추가되는 라인 공정없이 3개의 쇼팅바를 형성하여, 데이터 패드들의 미스 콘택을 방지할 수 있는 액정표시소자의 패드 구조 및 그 형성방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 하부 기판상에 게이트 버스 라인용 금속막을 증착하는 단계; 상기 금속막을 패터닝하여 게이트 패드 및 R, G 및 B 서브 게이트 패드를 형성하고, 상기 R, G 및 B 서브 게이트 패드의 외측에 상기 R 서브 게이트 패드와 연결되는 쇼팅바를 형성하는 단계; 상기 하부 기판 결과물 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 데이터 버스 라인용 금속막을 형성하는 단계; 상기 데이터 버스 라인용 금속막을 패터닝하여, 데이터 버스 라인과 R, G 및 B 데이터 패드와 G 쇼팅바를 형성하는 단계; 상기 하부 기판 결과물 상부에 패시베이션막을 형성하는 단계; 상기 R, G 및 B 데이터 패드 상부, 서브 게이트 패드 상부 및 G 쇼팅바의 소정 부분이 노출되도록 상기 패시베이션막을 패터닝함과 동시에, 상기 R, G 및 B 서브 게이트 패드의 소정 부분이 노출되도록 상기 패시베이션막과 상기 게이트 절연막을 패터닝하는 단계; 상기 하부 기판 결과물 상부에 ITO막을 증착하는 단계; 상기 ITO막을 패터닝하여 R 쇼팅바와 연결된 상기 R 데이터 패드와 그 하부의 상기 노출된 R 서브 게이트 패드를 콘택시키고, 상기 G 쇼팅바와 콘택된 상기 G 데이터 패드와 그 하부의 상기 노출된 G 서브 게이트 패드를 콘택시키고, 상기 노출된 B 데이터 패드와 그 하부의 상기 노출된 B 서브 게이트 패드를 콘택시킴과 동시에, 상기 노출된 B 데이터 패드와 콘택되는 B 쇼팅바를 형성하는 단계를 포함한다.
여기서, 상기 게이트 패드의 홀수 번째 패드는 홀수 쇼팅바와 콘택와 콘택된다.
상기 패시베이션막을 식각하는 공정시, 상기 게이트 패드 부분도 소정 부분 오픈된다. 또한, ITO막을 식각하는 공정시, 상기 홀수 쇼팅바 일측에 짝수 쇼팅바를 형성한다.
또한, 본 발명의 다른 견지에 의하면, 게이트 버스 라인 및 R,G,B 신호를 인가받는 R, G 및 B 데이터 버스 라인이 매트릭스 형태로 배열되고, 그 매트릭스 공간내에 각각 화소전극이 형성된 하부 기판; 상기 게이트 버스 라인의 일측단에 형성된 게이트 패드; 상기 데이터 버스 라인의 일측단에 배치된 R, G 및 B 데이터 패드; 상기 R, G 및 B 데이터 패드 저부 각각에 형성된 서브 게이트 패드; 상기 R, G 및 B 데이터 패드 일측에 형성되고, 데이터 패드중 R 데이터 패드와 콘택되는 R 쇼팅바; 상기 R 쇼팅바 일측에 배치되고, 상기 R, G 및 B 데이터 패드중 G 데이터 패드와 콘택되는 G 쇼팅바; 상기 G 쇼팅바 일측에 배치되고, 상기 R, G 및 B 데이터 패드중 B 데이터 패드와 콘택되는 G 쇼팅바; 상기 게이트 패드의 일측에 배치되고, 상기 게이트 패드중 홀수 번째 게이트 패드와 각각 콘택되는 홀수 쇼팅바; 및 상기 홀수 쇼팅바의 일측에 배치되고, 상기 게이트 패드중 짝수 번째 게이트 패드와 각각 콘택되는 짝수 쇼팅바를 포함하며, 상기 R 쇼팅바와 홀수 쇼팅바는 게이트 버스 라인 물질로 형성되고, 상기 G 쇼팅바는 데이터 버스 라인 물질로 형성되며, 상기 B 쇼팅바 및 짝수 쇼팅바는 화소 전극 물질로 형성되는 것을 특징으로 한다.
본 발명에 의하면, 게이트 버스 라인용 금속막으로 게이트 패드, 서브 게이트 패드 및 R 쇼팅바를 형성하고, 데이터 버스 라인용 금속막으로 데이터 패드 및 G 쇼팅바를 형성하고, ITO막으로 화소 전극 및 B 쇼팅바를 형성한다. 이에따라, 별도의 추가되는 라인없이, 셀에 적용되는 도전층으로 3개의 쇼팅바를 형성할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
첨부된 도면 도 3a 내지 도 3d는 본 발명에 따른 화면 품위 테스트시, 데이터 패드 배열 구조를 설명하기 위한 평면도이고, 도 4a 내지 도 4d는 상기 도 3a 및 도 3d를 절단하여 나타낸, 각 공정별 단면도이다. 또한, 도 5a 및 도 5b는 본 발명에 따른 화면 품위 테스트시, 게이트 패드 배열 구조를 설명하기 위한 평면도이고, 도 6a 및 도 6b는 상기 도 5a 및 도 5b를 절단하여 나타낸, 각 공정별 단면도이다.
먼저, 도 3a 및 도 4a를 참조하여, 하부 기판(100) 상에 셀 영역에는 게이트 버스 라인이 배치되고, 외곽 영역에는 게이트 버스 라인으로 부터 연장된 게이트 패드(도시되지 않음)와 데이터 패드 예정 위치에 서브 게이트 패드(Psg1,Psg2,Psg3)가 형성된다. 이때, 서브 게이트 패드(Ps1,Ps2,Ps3...)는 게이트 버스 라인과는 전기적으로 단절된다.
여기서, 서브 게이트 패드(Psg1,Psg2,Psg3) 일측에는 R,G,B 쇼팅바(Sr,Sg,Sb) 예정 영역이 한정되어 있으며, 그 중 R 쇼팅바(Sr)는 상기 게이트 패드 및 서브 게이트 패드(Psg1,Psg2,Psg3) 형성과 동시에 형성된다. 여기서, 공지된 바와 같이, R 쇼팅바는 이후 R 데이터 패드와 콘택되는 바이고, G 쇼팅바는 이후 G 데이터 패드와 콘택되는 바이고, B 쇼팅바는 G 데이터 패드와 콘택되는 바이다.
아울러, 이후, R 데이터 패드가 상부에 놓여지는 서브 게이트 패드(Psg1, Psg4, Psg7...)는 R 쇼팅바(Sr)와 콘택된다.
그 다음, 도면에는 도시되지 않았지만, 하부 기판(100) 상부에는 게이트 절연막, 채널층, 오믹 콘택층이 형성된다, 이어서, 채널층 및 오믹 콘택층은 셀 영역에서 박막 트랜지스터를 한정할 수 있도록, 소정 크기로 형성된다. 이때, 게이트 절연막은 패드 부분 및 쇼팅바 부분에 모두 덮혀있게 된다.
그 다음, 도 3b 및 도 4b에서와 같이, 하부 기판(100)의 게이트 절연막(11) 상부에는 데이터 버스 라인용 금속막이 형성된다. 그 후, 금속막은 셀내에서는 데이터 버스 라인 형태로 패터닝되면서, 외곽에는 데이터 버스 라인으로 부터 연장되면서 상기 서브 게이트 패드(Psg1,Psg2,Psg3) 상부에 놓여지도록 데이터 패드(Pd1,Pd2,Pd3)가 형성된다. 여기서, 데이터 패드(Pd1)는 예를들어 R 데이터 패드이고, 데이터 패드(Pd2)는 G 데이터 패드이고, 데이터 패드(Pd3)는 B 데이터 패드이다. 이때, R, G 및 B 데이터 패드(Pd1,Pd2,Pd3)들은 서브 게이트 패드(Psg1,Psg2,Psg3)와 같은 크기로 형성되되, 중심 부분에서는 게이트 절연막(110)이 노출되도록 단절된다. 아울러, 데이터 패드(Pd1,Pd2,Pd3...) 형성시, R 쇼팅바 일측의 G 쇼팅바 예정 영역에는 R 쇼팅바(Sr)와 평행하도록, G 쇼팅바(Sg)가 형성된다. 이때, G 쇼팅바(Sg)는 G 데이터 패드(Pd2)의 소정 부분과 콘택된다.
그 다음, 도 3c 및 도 4c에 도시된 바와 같이, 하부 기판(100) 결과물 상부에 패시베이션막(120)이 형성된다. 그 다음, R, G 및 B 데이터 패드(Pd1,Pd2,Pd3)들의 소정 부분, 바람직하게는 콘택 포인트가 될 부분과, 서브 게이트 패드(Psg1,Psg2,Psg3)의 소정 부분, G 쇼팅바(Sg)와 콘택되는 G 데이터 패드(Pd2) 부분, R 및 G 쇼팅바의 단부로서 대표 패드가 될 부분이 노출되도록 패시베이션막(120)이 식각된다.
도 3d 및 도 4d에서와 같이, 패시베이션막(120) 상부에 ITO막이 증착된다. 그 다음, ITO막을 소정 부분 식각하여, 셀내에서는 화소 전극(도시되지 않음)이 형성되고, 셀 외곽에는 상기 각각 노출된 부분들을 선택적으로 콘택시키는 패드 콘택부(130)가 형성된다.
이때, 패드 콘택부(130)는 노출된 각각의 R, G 및 B 데이터 패드부(Pd1,Pd2,Pd3)와, 그 하부에 형성된 게이트 서브 패드(Psg1,Psg2,Psg3)를 콘택한다. 아울러, 패드 콘택부(130) 형성시, B 쇼팅바 예정 영역에 ITO로 B 쇼팅바(Sb)가 형성된다. 또한, G 데이터 패드(Pd2)는 패드 콘택부(130)에 의하여 G 쇼팅바(Sg)와 콘택된 부분과 콘택된다. 또한, R 데이터 패드(Pd1)는 패드 콘택부(130)에 의하여 R 쇼팅바(Sr) 역할을 하는 서브 게이트 패드(Psg1)와 콘택된다.
이와 같은 본 발명은, 게이트 버스 라인용 금속막으로 게이트 패드, 서브 게이트 패드 및 R 쇼팅바를 형성하고, 데이터 버스 라인용 금속막으로 데이터 패드 및 G 쇼팅바를 형성하고, ITO막으로 화소 전극 및 B 쇼팅바를 형성한다.
이하, 게이트 패드를 콘택하기 위한 쇼팅바 형성방법을 설명한다.
여기서, 상기 게이트 패드의 쇼팅바는 상기 데이터 패드의 쇼팅바와 동시에 형성된다.
즉, 도 5a 및 도 6a를 참조하여, 하부 기판(100) 상의 셀 영역에는 게이트 버스 라인이 배치되고, 외곽 영역에는 게이트 버스 라인으로 부터 연장된 게이트 패드(Pgo,Pge)가 형성된다. 이때, 데이터 버스 라인이 형성될 부분에는 상기 도 3a에 도시된 바와 같이, 서브 게이트 패드(Ps1,Ps2,Ps3)가 형성된다. 이때, 게이트 패드(Pgo,Pge)의 일측에는 홀수 번째 게이트 패드간을 콘택하기 위한 홀수 쇼팅바 영역과, 짝수 번째 게이트 패드간을 콘택하기 위한 짝수 쇼팅바 영역이 한정되어 있다. 상기 게이트 패드(Pgo,Pge) 형성시, 상기 홀수 쇼팅바 영역에 홀수 쇼팅바(So)가 형성된다. 아울러, 각 홀수 번째 패드들은 상기 홀수 쇼팅바(So)와 콘택된다. 그 다음, 게이트 절연막, 액티브 영역, 데이터 버스 라인, 데이터 패드들이 순차적으로 형성된다. 그 후에, 결과물 상부에 패시베이션막(120)이 형성된다. 그리고나서, 게이트 패드(Pgo,Pge) 및 홀수 쇼팅바(So)와 콘택된 대표 홀수 패드(O)가 노출되도록 패시베이션막(120)과 게이트 절연막(110)이 식각된다.
그 다음, 도 5b 및 도 6b에 도시된 바와 같이, 패시베이션막(120) 상부에 화소 전극용 ITO막이 증착된다. 그 다음, ITO막을 소정 부분 식각하여, 셀내에서는 화소 전극(도시되지 않음)이 형성되고, 셀 외곽에서는 즉, 게이트 패드부 및 데이터 패드부 부분에서는 노출된 패드 부분과 쇼팅바간을 콘택시키는 패드 콘택부(130)가 형성된다.
이때, 패드 콘택부(130)의 형성시 짝수 쇼팅바 예정 영역에 짝수 쇼팅바(Se)가 형성되어, 노출된 짝수 번째 게이트 패드들과 각각 콘택된다.
이에따라, 데이터 패드쪽에 3개의 쇼팅바를 형성하는 공정시, 게이트 패드쪽에는 2개의 쇼팅바를 형성할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 게이트 버스 라인용 금속막으로 게이트 패드, 서브 게이트 패드 및 R 쇼팅바를 형성하고, 데이터 버스 라인용 금속막으로 데이터 패드 및 G 쇼팅바를 형성하고, ITO막으로 화소 전극 및 B 쇼팅바를 형성한다. 이에따라, 별도의 추가되는 라인없이, 셀에 적용되는 도전층으로 3개의 쇼팅바를 형성할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 하부 기판상에 게이트 버스 라인용 금속막을 증착하는 단계;
    상기 금속막을 패터닝하여 게이트 패드 및 R, G 및 B 서브 게이트 패드를 형성하고, 상기 R, G 및 B 서브 게이트 패드의 외측에 상기 R 서브 게이트 패드와 연결되는 쇼팅바를 형성하는 단계;
    상기 하부 기판 결과물 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 데이터 버스 라인용 금속막을 형성하는 단계;
    상기 데이터 버스 라인용 금속막을 패터닝하여, 데이터 버스 라인과 R, G 및 B 데이터 패드와 G 쇼팅바를 형성하는 단계;
    상기 하부 기판 결과물 상부에 패시베이션막을 형성하는 단계;
    상기 R, G 및 B 데이터 패드 상부, 서브 게이트 패드 상부 및 G 쇼팅바의 소정 부분이 노출되도록 상기 패시베이션막을 패터닝함과 동시에, 상기 R, G 및 B 서브 게이트 패드의 소정 부분이 노출되도록 상기 패시베이션막과 상기 게이트 절연막을 패터닝하는 단계;
    상기 하부 기판 결과물 상부에 ITO막을 증착하는 단계;
    상기 ITO막을 패터닝하여 R 쇼팅바와 연결된 상기 R 데이터 패드와 그 하부의 상기 노출된 R 서브 게이트 패드를 콘택시키고, 상기 G 쇼팅바와 콘택된 상기 G 데이터 패드와 그 하부의 상기 노출된 G 서브 게이트 패드를 콘택시키고, 상기 노출된 B 데이터 패드와 그 하부의 상기 노출된 B 서브 게이트 패드를 콘택시킴과 동시에, 상기 노출된 B 데이터 패드와 콘택되는 B 쇼팅바를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 패드 배열 구조의 형성 방법.
  2. 제 1 항에 있어서, 상기 R, G 및 B 서브 게이트 패드의 형성시, 게이트 패드 및 홀수 쇼팅바를 동시에 형성하는 것을 특징으로 하는 액정 표시 소자의 패드 구조 형성 방법.
  3. 제 1 항에 있어서, 상기 패시베이션막의 식각시, 상기 게이트 패드 부분도 소정 부분 오픈시키는 것을 특징으로 하는 액정표시소자의 패드 구조의 형성 방법.
  4. 제 1 항에 있어서, 상기 ITO막의 식각시, 상기 홀수 쇼팅바 일측에 짝수 쇼팅바를 형성하는 것을 특징으로 하는 액정 표시소자의 패드 구조의 형성 방법.
  5. 게이트 버스 라인 및 R,G,B 신호를 인가받는 R, G 및 B 데이터 버스 라인이 매트릭스 형태로 배열되고, 그 매트릭스 공간내에 각각 화소전극이 형성된 하부 기판;
    상기 게이트 버스 라인의 일측단에 형성된 게이트 패드;
    상기 데이터 버스 라인의 일측단에 배치된 R, G 및 B 데이터 패드;
    상기 R, G 및 B 데이터 패드 저부 각각에 형성된 서브 게이트 패드;
    상기 R, G 및 B 데이터 패드 일측에 형성되고, 데이터 패드중 R 데이터 패드와 콘택되는 R 쇼팅바;
    상기 R 쇼팅바 일측에 배치되고, 상기 R, G 및 B 데이터 패드중 G 데이터 패드와 콘택되는 G 쇼팅바;
    상기 G 쇼팅바 일측에 배치되고, 상기 R, G 및 B 데이터 패드중 B 데이터 패드와 콘택되는 B 쇼팅바;
    상기 게이트 패드의 일측에 배치되고, 상기 게이트 패드중 홀수 번째 게이트 패드와 각각 콘택되는 홀수 쇼팅바; 및
    상기 홀수 쇼팅바의 일측에 배치되고, 상기 게이트 패드중 짝수 번째 게이트 패드와 각각 콘택되는 짝수 쇼팅바를 포함하며,
    상기 R 쇼팅바와 홀수 쇼팅바는 게이트 버스 라인 물질로 형성되고,
    상기 G 쇼팅바는 데이터 버스 라인 물질로 형성되며,
    상기 B 쇼팅바 및 짝수 쇼팅바는 화소 전극 물질로 형성되는 것을 특징으로 하는 액정표시소자의 패드 구조.
KR1019990027212A 1999-07-07 1999-07-07 액정표시소자의 패드 구조 및 그 형성방법 Expired - Lifetime KR100590924B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990027212A KR100590924B1 (ko) 1999-07-07 1999-07-07 액정표시소자의 패드 구조 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027212A KR100590924B1 (ko) 1999-07-07 1999-07-07 액정표시소자의 패드 구조 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20010009059A KR20010009059A (ko) 2001-02-05
KR100590924B1 true KR100590924B1 (ko) 2006-06-19

Family

ID=19599868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027212A Expired - Lifetime KR100590924B1 (ko) 1999-07-07 1999-07-07 액정표시소자의 패드 구조 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100590924B1 (ko)

Also Published As

Publication number Publication date
KR20010009059A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
JP3643640B2 (ja) 表示装置及びこれに使用されるｉｃチップ
US6215541B1 (en) Liquid crystal displays and manufacturing methods thereof
KR101365055B1 (ko) 표시 장치
KR100778168B1 (ko) 디스플레이 장치
KR19990025570A (ko) 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조
CN111897167B (zh) 阵列基板、显示面板及显示装置
US6262541B1 (en) Array substrate for flat-panel display devices
KR100961268B1 (ko) 액정표시장치용 어레이 기판
KR100243914B1 (ko) 액정표시패널의 탭패드부 구조 및 그 제조방법
KR100293982B1 (ko) 액정패널
JP4995227B2 (ja) 薄膜トランジスターにおけるマザーボードのテストラインおよびその製造方法
JP3964546B2 (ja) 表示装置
KR100392603B1 (ko) 액정표시장치용 구동 아이씨 연결부
KR100998640B1 (ko) 액정표시장치 및 그 제조방법
KR19990026575A (ko) 화소 결함 구제 구조를 갖는 액정 표시 장치용 박막 트랜지스터기판
KR20010079729A (ko) 액티브 매트릭스 방식의 액정표시장치 및 그 제조방법
US5715025A (en) Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode
KR100318541B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100590924B1 (ko) 액정표시소자의 패드 구조 및 그 형성방법
KR100649915B1 (ko) 작은 레벨차를 가지는 ｌｃｄ 장치
KR100293981B1 (ko) 액정표시장치
KR20030086157A (ko) 액정 표시 장치
US7915063B2 (en) Liquid crystal display and fabricating method thereof
JPH05173164A (ja) 液晶表示パネル
JP2004226931A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990707

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20031212

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990707

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051027

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060330

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060609

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060612

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090522

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110513

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120507

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130514

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140519

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150518

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160518

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170523

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180517

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190527

Start annual number: 14

End annual number: 14

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20200107

Termination category: Expiration of duration