[go: up one dir, main page]

KR100585630B1 - Method Of Driving Plasma Address Liquid Crystal Display - Google Patents

Method Of Driving Plasma Address Liquid Crystal Display Download PDF

Info

Publication number
KR100585630B1
KR100585630B1 KR1019980050596A KR19980050596A KR100585630B1 KR 100585630 B1 KR100585630 B1 KR 100585630B1 KR 1019980050596 A KR1019980050596 A KR 1019980050596A KR 19980050596 A KR19980050596 A KR 19980050596A KR 100585630 B1 KR100585630 B1 KR 100585630B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
discharge
anode
plasma
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980050596A
Other languages
Korean (ko)
Other versions
KR20000033648A (en
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019980050596A priority Critical patent/KR100585630B1/en
Publication of KR20000033648A publication Critical patent/KR20000033648A/en
Application granted granted Critical
Publication of KR100585630B1 publication Critical patent/KR100585630B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13334Plasma addressed liquid crystal cells [PALC]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3662Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00Gas-filled discharge tubes with solid cathode
    • H01J17/38Cold-cathode tubes
    • H01J17/48Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/485Plasma addressed liquid crystal displays [PALC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 고속구동을 가능하도록 하는 플라즈마 어드레스 액정 디스플레이 구동방법에 관한 것이다.The present invention relates to a plasma address liquid crystal display driving method for enabling high speed driving.

본 발명의 플라즈마 어드레스 액정 디스플레이 구동방법은 양극의 전위를 양의 전압에서 음의 전압으로 주기적으로 가변시키는 것을 특징으로 한다.The plasma address liquid crystal display driving method of the present invention is characterized in that the potential of the anode is periodically varied from a positive voltage to a negative voltage.

본 발명에 따르면, 양극에 가변전위를 인가하여 방전후에 방전채널에 축적된 불필요한 하전입자들을 조기에 제거함으로써 안정된 영상데이터를 유지하고 크로스토크 현상을 방지할 수 있을 뿐만 아니라 영상신호를 고속으로 어드레싱할 수 있게 된다. According to the present invention, by applying a variable potential to the anode to remove unnecessary charged particles accumulated in the discharge channel early after discharge, not only can maintain stable image data, prevent crosstalk phenomenon, but also address the image signal at high speed. It becomes possible.

Description

플라즈마 어드레스 액정 디스플레이 구동방법{Method Of Driving Plasma Address Liquid Crystal Display}Method of Driving Plasma Address Liquid Crystal Display

본 발명은 플라즈마 어드레스 액정 디스플레이 장치에 관한 것으로, 특히 고속구동을 가능하도록 하는 플라즈마 어드레스 액정 디스플레이 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma address liquid crystal display device, and more particularly to a plasma address liquid crystal display driving method for enabling high speed driving.

최근, 액정디스플레이(Liquid Crystal Display; 이하, LCD라 한다), 전계방출디스플레이(Field Emission Display; FED), 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP라 한다) 및 플라즈마 어드레스 액정(Plasma Address Liquid Crystal: 이하 "PALC"라 한다) 디스플레이 등과 같은 평판디스플레이에 대한 연구가 활발히 진행되고 있다. 이중에서도, PALC 디스플레이와 PDP는 휘도와 화질이 우수하며 40인치 이상으로 대형화하기에 유리한 장점을 가지고 있어 주목을 받고 있다. PALC 디스플레이는 PDP와 같이 플라즈마방전을 이용하지만 방전조건에서 PDP와 많은 차이가 있다. 가장 큰 차이점은 방전영역의 크기인데, PDP의 방전영역은 화소영역인 반면 PALC 디스플레이의 방전영역은 스캔라인이 된다. 다시 말하여, PALC 디스플레이의 방전영역이 PDP의 방전영역에 비해 수천배이상 큼을 알 수 있다. 이에 따라, PALC 디스플레이는 전체라인에 대하여 균일하고 안정적인 방전을 얻는 것이 중요하다. 이를 위하여, PALC 디스플레이는 균일한 패턴제조 뿐만 아니라 격벽, 전극의 정확한 얼라인먼트가 요구된다. 그리고, PALC 디스플레이는 방전전류의 양을 많이 필요로 하지 않으므로 수명과 소비전력면에서 볼 때 전류가 작은 것이 유리하다.Recently, Liquid Crystal Display (hereinafter referred to as LCD), Field Emission Display (FED), Plasma Display Panel (hereinafter referred to as PDP) and Plasma Address Liquid Crystal The research on flat panel displays such as displays is being actively conducted. Among these, PALC displays and PDPs are attracting attention because they have excellent brightness and image quality, and are advantageous for being larger than 40 inches. PALC displays use plasma discharge like PDP, but there are many differences from PDP in discharge conditions. The biggest difference is the size of the discharge area, where the discharge area of the PDP is the pixel area while the discharge area of the PALC display is the scan line. In other words, it can be seen that the discharge area of the PALC display is thousands of times larger than the discharge area of the PDP. Accordingly, it is important for PALC displays to obtain a uniform and stable discharge over the entire line. To this end, PALC displays require precise alignment of partitions and electrodes as well as uniform pattern manufacturing. In addition, since the PALC display does not require a large amount of discharge current, it is advantageous that the current is small in terms of lifetime and power consumption.

도 1 및 도 2를 참조하면, 일반적인 PALC 디스플레이의 구조가 도시되어 있다.1 and 2, the structure of a typical PALC display is shown.

도 1 및 도 2에 도시된 PALC 디스플레이는 크게 백라이트부(10)와 플라즈마부 및 액정부를 구비한다. 백라이트부(10)는 플라즈마부 및 액정부에 광빔을 공급하는 역할을 한다. 플라즈마부는 백라이트부(10)와 대향하게 배치된 제1 편광판(22)과, 그 제1 편광판(22) 위에 부착된 하부기판(24)과, 그 하부기판(24) 위에 나란하게 배치된 양극(A) 및 음극(C)과, 상기 하부기판(24) 위에 상기 전극(A, C)과 나란하게 형성된 격벽(34)과, 그 격벽(34) 위에 형성된 절연막(36)을 구비한다. 상기 격벽(34)은 방전채널을 구분함과 아울러 하부기판(24)과 절연막(36) 사이에 방전공간을 마련하는 역할을 한다. 이 격벽(34)에 의해 구분되는 각각의 방전채널에는 한쌍의 양극(A)과 음극(C)이 배치되고, 방전공간에는 헬륨(He), 네온(Ne) 등의 방전가스가 채워지게 된다. 이러한 플라즈마부는 LCD의 박막 트랜지스터(Thin Film Transistor: TFT)의 스위칭동작과 유사한 기능을 수행하게 된다. 액정부는 상기 절연막(36) 위에 형성된 액정층(26)과, 그 액정층(26) 위에 형성된 투명전극(ITO), 즉 데이터전극(38)과, 그 데이터전극(38) 위에 형성된 칼라필터(Color Filter)(28)와, 그 칼라필터(28) 위에 형성된 상부기판(30)과, 그 상부기판(30)에 부착된 제2 편광판(32)을 구비한다. 상기 제1 및 제2 편광판(22, 32)은 백라이트부(10)에서 발생된 광빔의 편광특성을 변화시키는 역할을 한다. 상기 액정층(26)은 절연막(36)과 액정층(26)의 용량분압비에 따라 데이터전극(38)에 인가되는 영상신호에 대응하여 광빔의 투과량을 조절하게 된다. 상기 데이터전극(38)의 상부에는 적(R), 녹(G), 청(B)의 칼라필터(28)가 교번적으로 형성되어 액정층(26) 및 데이터전극(38)을 통해 입사되는 광빔에 의해 고유의 가시광을 발생하게 된다.The PALC display illustrated in FIGS. 1 and 2 includes a backlight unit 10, a plasma unit, and a liquid crystal unit. The backlight unit 10 supplies light beams to the plasma unit and the liquid crystal unit. The plasma unit includes a first polarizer 22 disposed to face the backlight unit 10, a lower substrate 24 attached to the first polarizer 22, and an anode disposed side by side on the lower substrate 24. A) and a cathode C, a partition wall 34 formed on the lower substrate 24 in parallel with the electrodes A and C, and an insulating film 36 formed on the partition wall 34. The partition wall 34 separates discharge channels and provides a discharge space between the lower substrate 24 and the insulating layer 36. A pair of anodes (A) and cathodes (C) are arranged in each discharge channel divided by the partition wall 34, and discharge gas such as helium (He) and neon (Ne) is filled in the discharge space. The plasma unit performs a function similar to the switching operation of the thin film transistor (TFT) of the LCD. The liquid crystal part includes a liquid crystal layer 26 formed on the insulating layer 36, a transparent electrode ITO formed on the liquid crystal layer 26, that is, a data electrode 38, and a color filter formed on the data electrode 38. Filter 28, an upper substrate 30 formed on the color filter 28, and a second polarizing plate 32 attached to the upper substrate 30. The first and second polarizers 22 and 32 change the polarization characteristics of the light beams generated by the backlight unit 10. The liquid crystal layer 26 adjusts the transmission amount of the light beam in response to an image signal applied to the data electrode 38 according to the capacitance partial ratio of the insulating layer 36 and the liquid crystal layer 26. Red (R), green (G), and blue (B) color filters 28 are alternately formed on the data electrode 38 to be incident through the liquid crystal layer 26 and the data electrode 38. The light beam generates unique visible light.

이러한 구조의 PALC 디스플레이의 구동방법을 살펴보면, 플라즈마부의 임의의 방전채널에서 양극(A)에 0V, 음극(C)에 -350V 정도의 전압이 인가되면 플라즈마 방전이 발생하게 된다. 이 플라즈마 방전기간 동안에는 음극(C)의 근처를 제외한 거의 모든 영역이 양극전위가 된다. 다시 말하여, 플라즈마방전이 발생된 방전채널에는 양극(A)과 전기적으로 단락된 가상전극이 형성되게 된다. 반면에, 플라즈마 방전이 일어나지 않은 방전채널에는 당연히 가상전극은 형성되지 않고 양극(A)에 대해서 개방된 상태가 된다. 다시 말하여, 플라즈마방전의 온/오프에 의해 양극(A)과 가상전극이 단락되거나 개방된 상태가 된다. 플라즈마방전으로 인해 가상전극이 형성되고 데이터전극(38)에 영상신호가 인가되면 가상전극 상에 전하가 발생하게 된다. 이에 따라, 데이터전극(38)과 양극(A) 사이에 전위차가 발생하여 절연막(36)과 액정층(26)에 인가되게 된다. 이로 인하여, 절연막(36)과 액정층(26)의 용량분압비에 의한 전위차가 액정층(26)에 인가되어 액정 배열구조를 변화시킴으로써 액정층(26)은 광빔의 투과량을 조절하게 된다. 그리고, 방전채널의 가상전극 상에 발생된 전하는 방전이 정지된 비선택기간 동안에도 그 상태가 유지되기 때문에 액정층(26)의 액정배열상태를 메모리하는 것이 가능하게 된다. 이와 같이 PALC 디스플레이는 플라즈마를 이용하여 액정을 충전시켜 화상을 표시할 수 있게 되는데, 액정층(26)은 자발광 소자가 아니므로 백라이트부(10)와 같은 외부의 광을 조사해야 한다. 광이 조사될 때 PALC 디스플레이의 광효율이나 밝기가 좌우되는데 전극의 위치나 셀구조 등 플라즈마 방전채널의 얼라인먼트가 중요한 역할을 하게 된다.Looking at the driving method of the PALC display having such a structure, when a voltage of about 0V to the anode (A) and -350V to the cathode (C) is applied in any discharge channel of the plasma portion, the plasma discharge occurs. During this plasma discharge period, almost all regions except the vicinity of the cathode C become the anode potential. In other words, a virtual electrode electrically shorted with the anode A is formed in the discharge channel where the plasma discharge is generated. On the other hand, virtual electrodes are not formed in the discharge channel in which the plasma discharge has not occurred, and are open to the anode A. In other words, the anode A and the virtual electrode are shorted or opened by the on / off of the plasma discharge. When the virtual electrode is formed due to the plasma discharge and an image signal is applied to the data electrode 38, electric charges are generated on the virtual electrode. As a result, a potential difference is generated between the data electrode 38 and the anode A to be applied to the insulating film 36 and the liquid crystal layer 26. For this reason, the potential difference due to the capacitance partial pressure ratio between the insulating film 36 and the liquid crystal layer 26 is applied to the liquid crystal layer 26 to change the liquid crystal array structure so that the liquid crystal layer 26 controls the transmission amount of the light beam. The electric charges generated on the virtual electrode of the discharge channel are maintained even during the non-selection period in which the discharge is stopped, thereby making it possible to memorize the liquid crystal array state of the liquid crystal layer 26. As described above, the PALC display can display an image by charging a liquid crystal using plasma. Since the liquid crystal layer 26 is not a self-luminous element, external light such as the backlight unit 10 must be irradiated. When light is irradiated, the light efficiency or brightness of the PALC display is influenced, and the alignment of the plasma discharge channel such as the electrode position and the cell structure plays an important role.

도 3은 도 1 및 도 2에 도시된 PALC 디스플레이의 전체적인 전극배치 구조를 도시한 것으로서, 통상 PALC 디스플레이는 도 1 및 도 2에 도시된 하부기판(24) 상에 교번적으로 배치된 n개의 음극(C1∼Cn) 및 양극(A1∼An)과, 액정층(26) 상에 음극(C1∼Cn) 및 양극(A1∼An)과 교차하게 배치된 m개의 데이터전극(D1∼Dm)을 구비한다. 그리고, 한쌍의 음극(C)과 양극(A) 사이마다 격벽(34)이 나란하게 형성되어 스캔라인 단위의 방전채널이 마련되게 된다. 여기서, 음극(C1∼Cn) 및 데이터전극(D1∼Dm)은 개별적으로 구동되는 반면에 양극(A1∼An)은 공통적으로 접속되어 구동되게 된다. FIG. 3 shows the overall electrode arrangement structure of the PALC display shown in FIGS. 1 and 2, where a typical PALC display has n cathodes alternately arranged on the lower substrate 24 shown in FIGS. 1 and 2. (C1 to Cn) and anodes (A1 to An) and m data electrodes (D1 to Dm) disposed on the liquid crystal layer 26 to cross the cathodes (C1 to Cn) and the anodes (A1 to An). do. In addition, the partition wall 34 is formed side by side between the pair of cathodes C and A to provide discharge channels in units of scan lines. Here, the cathodes C1 to Cn and the data electrodes D1 to Dm are driven separately, while the anodes A1 to An are connected and driven in common.

도 4는 도 3에 도시된 PALC 디스플레이를 구동하기 위한 전압파형을 도시한 것이다.FIG. 4 shows voltage waveforms for driving the PALC display shown in FIG.

도 4에서 양극(A1∼An)은 그라운드 전위로 고정시키고 음극(C1∼Cn)에 라인단위로 -350V 정도의 음의 전압펄스를 공급하면 양극과 음극사이에서 방전이 순차적으로 발생하고 각 방전채널의 내부에는 양극의 전위와 동일한 가상전극이 형성되게 된다. 이때, 데이터전극에 공급되는 영상신호, 즉 계조제어전압에 따라 액정층을 충전하게 되어 영상신호(계조)를 구현하게 된다. 이 경우, 액정층의 열화를 방지하기 위하여 주사라인 또는 프레임 단위로 계조제어전압의 위상을 반대로 공급하는 것이 바람직하다.In FIG. 4, when the anodes A1 to An are fixed at the ground potential and a negative voltage pulse of about -350 V is supplied to the cathodes C1 to Cn in a line unit, discharge is sequentially generated between the anode and the cathode, and each discharge channel is performed. The virtual electrode is formed inside the same as the potential of the anode. At this time, the liquid crystal layer is charged according to the image signal supplied to the data electrode, that is, the gray scale control voltage, thereby implementing the image signal (gradation). In this case, in order to prevent deterioration of the liquid crystal layer, it is preferable to reversely supply the phase of the gradation control voltage in units of scan lines or frames.

그런데, 전술한 종래의 구동방법에 의하면 플라즈마 방전시 직류방전이 형성되어 방전채널에는 과다한 공간전하가 누적되어 오동작이 야기되고 있다. 또한, 플라즈마 방전시 방전채널의 일측에만 대부분의 공간전하가 분포된 후 디케이되는 기간이 길어지기 때문에 인접한 주사라인 간의 크로스토크 현상이 발생하게 된다. 상세히 하면, 제 n번째 음극(Cn)에 음의 전압펄스가 공급되어 제 n번째 주사라인에서 플라즈마방전이 발생한 후 계조제어전압을 라이팅하여 액정층의 배열상태를 조절함으로써 계조를 구현하게 된다. 이러한 라이팅기간 후에도 액정층은 다음의 플라즈마 방전이 발생하기 전까지 그 상태를 유지하게 된다. 이어서, 상기 n번째 주사라인의 라이팅기간이 끝난 직후 다음의 제 n+1번째 주사라인도 동일한 방법으로 계조를 구현하게 된다. 이 경우, 제 n번째 주사라인의 방전채널에 누적된 공간전하로 인하여 도 5에 도시된 바와 같이 디케이타임(t3)이 길어져 계조제어전압의 라이팅이 완료되기전에 제 n+1번째 주사라인의 방전채널에서 플라즈마방전이 발생하는 경우 다른 주사라인의 계조제어전압이 라이팅되거나 오방전이 발생함으로써 인접한 방전채널 간에 크로스토크가 발생되는 문제점이 있다. 도 5에서 플라즈마 형성기간(t1) 및 데이터 캡쳐(Capture)기간(t2) 이후 디케이타임(t3)이 방전채널에 누적된 공간전하로 인하여 느려지는 것을 알 수 있다.However, according to the above-described conventional driving method, DC discharge is formed during plasma discharge, and excessive space charge is accumulated in the discharge channel, causing malfunction. In addition, since most space charges are distributed only on one side of the discharge channel during plasma discharge, the decay period becomes longer, thereby causing crosstalk between adjacent scan lines. In detail, a negative voltage pulse is supplied to the nth cathode Cn to generate a plasma discharge in the nth scan line, and then the gray scale control voltage is written to adjust the arrangement state of the liquid crystal layer. Even after this writing period, the liquid crystal layer remains in that state until the next plasma discharge occurs. Subsequently, immediately after the writing period of the n th scan line ends, the next n + 1 th scan lines implement gradation in the same manner. In this case, due to the space charge accumulated in the discharge channel of the nth scan line, as shown in FIG. 5, the decay time t3 is long, and thus the discharge of the n + 1th scan line is completed before writing of the gray scale control voltage is completed. When plasma discharge occurs in a channel, crosstalk is generated between adjacent discharge channels due to the gray level control voltage of another scan line being written or an erroneous discharge occurring. It can be seen from FIG. 5 that the decay time t3 slows down due to the space charge accumulated in the discharge channel after the plasma formation period t1 and the data capture period t2.

또한, 방전이 발생한 후, 즉 양극과 음극이 단락된 후 곧바로 방전을 오프해서 방전채널 내부의 공간전하를 제거해야 그 데이터의 상태를 연속적으로 유지할 수 있게 된다. 여기서, 방전채널의 공간전하로 인하여 방전채널의 하이 임피던스 상태가 지속되지 못하여 발광의 효율이 저하되거나 투과율이 매우 저하됨과 아울러 고속 어드레싱을 하지 못하는 문제가 발생하게 된다.In addition, the discharge must be turned off immediately after the discharge is generated, that is, after the positive and negative electrodes are short-circuited to remove the space charge inside the discharge channel so that the state of the data can be continuously maintained. Here, due to the space charge of the discharge channel, the high impedance state of the discharge channel may not be maintained, resulting in a decrease in the efficiency of light emission or a very low transmittance and a problem of failing fast addressing.

따라서, 본 발명의 목적은 양극의 전위를 양의 전압에서 음의 전압으로 주기적으로 가변시켜 방전채널내의 불필요한 하전입자를 빨리 제거함으로써 안정된 영상데이터를 유지함과 아울러 크로스토크현상을 방지할 수 있도록 하는 PALC 디스플레이 구동방법을 제공하는 것이다.Accordingly, an object of the present invention is to change the potential of the anode periodically from a positive voltage to a negative voltage to quickly remove unnecessary charged particles in the discharge channel to maintain stable image data and to prevent crosstalk phenomenon. It is to provide a display driving method.

본 발명의 다른 목적은 양극의 전위를 양의 전압에서 음의 전압으로 주기적으로 가변시켜 방전채널내의 불필요한 하전입자를 빨리 제거함으로써 어드레스 구동속도를 증가시킬 수 있도록 하는 PALC 디스플레이 구동방법을 제공하는 것이다.Another object of the present invention is to provide a method of driving a PALC display, which can increase an address driving speed by periodically changing an electric potential of an anode from a positive voltage to a negative voltage to quickly remove unnecessary charged particles in a discharge channel.

상기 목적들을 달성하기 위하여, 본 발명에 따른 PALC 디스플레이 구동방법은 양극의 전위를 양의 전압에서 음의 전압으로 주기적으로 가변시키는 것을 특징으로 한다. In order to achieve the above objects, the PALC display driving method according to the present invention is characterized in that the potential of the positive electrode is periodically varied from a positive voltage to a negative voltage.

상기 목적외에 본 발명의 다른 목적 및 이점들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention other than the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 도 6 내지 도 8을 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 6 to 8.

도 6은 본 발명의 실시 예에 따른 구동방법을 적용하기 위한 PALC 디스플레이의 전체적인 전극배치 구조를 도시한 것이다.6 illustrates an overall electrode arrangement structure of a PALC display for applying a driving method according to an embodiment of the present invention.

도 6에 도시된 PALC 디스플레이와 도 3에 도시된 PALC 디스플레이를 대비하면 도 3의 PALC 디스플레이는 음극(C)과 양극(A)이 교번적으로 배치됨에 따라 격벽(34)을 사이에 두고 서로 다른 극성의 전극이 인접하게 배치된 반면에 도 6의 PALC 디스플레이는 격벽(34)을 사이에 두고 서로 같은 극성의 전극이 인접하게 배치되어 있다. 이에 따라, 도 3의 PALC 디스플레이의 경우 한 주사라인에 배치된 음극(C)과 양극(A)의 간격과 격벽(34)을 사이에 두고 인접하게 배치된 양극(A)과 음극(C)의 간격이 동일하여 격벽(34)을 사이에 둔 양극(A)과 음극(C) 간에 전위차가 발생함으로써 방전의 특성을 충분히 활용하지 못할 뿐만 아니라 방전채널의 오방전 등 불안정안 동작을 초래하는 반면에, 도 6의 PALC 디스플레이는 격벽(34)을 사이에 두고 동일한 극성의 전극이 인접하게 배치되어 격벽(34)을 사이에 둔 두 전극간에 전위차가 발생하지 않음으로써 인접한 방전채널 간의 불안정한 요소를 없애고 오방전을 방지할 수 있는 장점이 있다.In contrast to the PALC display shown in FIG. 6 and the PALC display shown in FIG. 3, the PALC display of FIG. 3 differs from one another with the partition 34 interposed therebetween as the cathode C and the anode A are alternately disposed. While polar electrodes are disposed adjacent to each other, the PALC display of FIG. 6 has electrodes of the same polarity disposed adjacent to each other with the partition 34 interposed therebetween. Accordingly, in the case of the PALC display of FIG. 3, the distance between the cathode C and the anode A disposed in one scanning line and the partition 34 is disposed between the anodes A and cathode C disposed adjacent to each other. While the same spacing results in a potential difference between the anode A and the cathode C with the partition 34 interposed therebetween, it does not fully utilize the characteristics of the discharge and causes unstable operation such as mis-discharge of the discharge channel. In the PALC display of FIG. 6, electrodes having the same polarity are disposed adjacent to each other with the partition 34 interposed therebetween so that no potential difference occurs between two electrodes having the partition 34 interposed therebetween, thereby eliminating an unstable element between adjacent discharge channels. There is an advantage that can prevent the discharge.

도 7은 본 발명의 실시 예에 따라 도 6에 도시된 PALC 디스플레이를 구동하기 위한 전압파형을 도시한 것이다.FIG. 7 illustrates a voltage waveform for driving the PALC display shown in FIG. 6 according to an embodiment of the present invention.

도 7에서 양극(A)에는 종래와는 달리 소정의 전위를 갖는 양의 전압이 주기적으로 인가되고 음극(C1, C2, C3, …)에는 상기 양의 전압과 동기되어 방전을 일으키기 위한 음의 전압이 순차적으로 인가되게 된다. 이 경우, 양극(A)에 소정의 양의 전압을 인가함으로써 방전을 일으키기 위해 음극(C)에 인가되는 전압을 상대적으로 저감시킬 수 있게 된다. 이어서, 데이터전극(D1∼Dm)에 한 주사라인분의 영상신호, 즉 계조제어신호가 인가되는 라이팅기간 동안 양극(A)에는 음의 전압이 인가되고 음극에는 0V의 전압을 인가한다. 이에 따라, 방전채널내의 전위가 반전되어 방전채널에 축적된 중성상태의 하전입자들이 다시 재결합하게 됨으로써 하전입자들이 조기에 제거되게 된다. 다시 말하여, 양극주위에 축적된 전자와 음극주위의 이온, 즉 과다한 하전입자들이 조기게 소멸되게 된다. 이에 따라, 도 8에 도시된 바와 같이 방전채널의 디케이타임(t3)이 현저하게 줄어들게 됨으로써 영상신호를 고속으로 어드레싱할 수 있게 된다.In FIG. 7, a positive voltage having a predetermined potential is periodically applied to the anode A, and a negative voltage for causing discharge in synchronization with the positive voltage is applied to the cathodes C1, C2, C3,. This is applied sequentially. In this case, by applying a predetermined amount of voltage to the anode A, it is possible to relatively reduce the voltage applied to the cathode C to cause discharge. Subsequently, a negative voltage is applied to the anode A and a voltage of 0 V is applied to the cathode during the writing period in which the image signal of one scan line, that is, the gray scale control signal, is applied to the data electrodes D1 to Dm. Accordingly, the electric potential in the discharge channel is reversed, and the charged particles in the neutral state accumulated in the discharge channel are recombined again so that the charged particles are removed early. In other words, the electrons accumulated around the anode and the ions around the cathode, that is, the charged particles are extinguished early. Accordingly, as shown in FIG. 8, the decay time t3 of the discharge channel is significantly reduced, so that the image signal can be addressed at high speed.

상술한 바와같이, 본 발명에 따른 PALC 디스플레이 구동방법에 의하면 양극에 가변전위를 인가하여 방전후에 방전채널에 축적된 불필요한 하전입자들을 조기에 제거함으로써 디케이타임을 현저하게 줄일 수 있게 된다. 이에 따라, 안정된 영상데이터를 유지하고 크로스토크 현상을 방지할 수 있을 뿐만 아니라 영상신호를 고속으로 어드레싱할 수 있게 된다.As described above, according to the PALC display driving method according to the present invention it is possible to significantly reduce the decay time by applying a variable potential to the anode to remove unnecessary charged particles accumulated in the discharge channel early after discharge. As a result, it is possible not only to maintain stable video data and to prevent crosstalk, but also to address video signals at high speed.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 일반적인 플라즈마 어드레스 액정 디스플레이 구성을 도시한 사시도.1 is a perspective view showing a general plasma address liquid crystal display configuration.

도 2는 도 1에 도시된 플라즈마 어드레스 액정 디스플레이의 단면도.FIG. 2 is a cross sectional view of the plasma address liquid crystal display shown in FIG. 1; FIG.

도 3은 도 1에 도시된 플라즈마 어드레스 액정 디스플레이의 전체적인 전극배치도.3 is an overall electrode arrangement diagram of the plasma address liquid crystal display shown in FIG.

도 4는 도 3에 도시된 플라즈마 어드레스 액정 디스플레이를 구동하기 위한 전압파형도.4 is a voltage waveform diagram for driving the plasma address liquid crystal display shown in FIG.

도 5는 도 4에 도시된 구동파형에 따른 디케이타임을 나타낸 도면.5 is a diagram illustrating a decay time according to the driving waveform shown in FIG. 4.

도 6은 본 발명에 따른 플라즈마 어드레스 액정 디스플레이 구동방법을 적용하기 위한 플라즈마 어드레스 액정 디스플레이의 전체적인 전극배치도.6 is an overall electrode arrangement diagram of a plasma address liquid crystal display for applying the plasma address liquid crystal display driving method according to the present invention;

도 7은 본 발명의 실시 예에 따른 플라즈마 어드레스 액정 디스플레이 구동방법을 설명하기 위한 전압파형도.7 is a voltage waveform diagram illustrating a plasma address liquid crystal display driving method according to an exemplary embodiment of the present invention.

도 8은 도 7에 도시된 전압파형에 따른 디케이타임을 나타낸 도면.8 is a diagram illustrating a decay time according to the voltage waveform shown in FIG. 7.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 백라이트 22, 32 : 편광판10: backlight 22, 32: polarizer

24 : 하부기판 26 : 액정층24: lower substrate 26: liquid crystal layer

28 : 칼라필터 30 : 상부기판28: color filter 30: upper substrate

34 : 격벽 36 : 절연막34: partition 36: insulating film

38 : 투명전극 A : 양극(Anode)38: transparent electrode A: anode

C : 음극(Cathod)C: Cathode

Claims (1)

양극과 음극 및 데이터전극을 포함하는 플라즈마 어드레스 액정 디스플레이의 구동방법에 있어서,In a driving method of a plasma address liquid crystal display comprising an anode, a cathode and a data electrode, 상기 양극에 양의 전압이 공급됨과 아울러 상기 음극에 음의 전압이 공급되어 방전이 발생되게 하고,A positive voltage is supplied to the positive electrode and a negative voltage is supplied to the negative electrode to generate a discharge. 상기 양극에는 음의 전압이 공급됨과 아울러 상기 음극에는 제로전압이 공급되는 동안 상기 데이터전극에 영상신호가 공급되어 계조가 구현되게 하는 것을 특징으로 하는 플라즈마 어드레스 액정 디스플레이 구동방법.And a negative voltage is supplied to the anode and an image signal is supplied to the data electrode while a zero voltage is supplied to the cathode to realize gray scale.
KR1019980050596A 1998-11-25 1998-11-25 Method Of Driving Plasma Address Liquid Crystal Display Expired - Fee Related KR100585630B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980050596A KR100585630B1 (en) 1998-11-25 1998-11-25 Method Of Driving Plasma Address Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980050596A KR100585630B1 (en) 1998-11-25 1998-11-25 Method Of Driving Plasma Address Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20000033648A KR20000033648A (en) 2000-06-15
KR100585630B1 true KR100585630B1 (en) 2006-09-13

Family

ID=19559593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050596A Expired - Fee Related KR100585630B1 (en) 1998-11-25 1998-11-25 Method Of Driving Plasma Address Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100585630B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07295504A (en) * 1994-04-28 1995-11-10 Sony Corp Plasma address display device
KR960002121A (en) * 1994-06-24 1996-01-26 이데이 노부유끼 Plasma address display device
JPH085999Y2 (en) * 1991-03-28 1996-02-21 防衛庁技術研究本部長 Wire rope twist prevention tool for vehicle winch device
JPH09197367A (en) * 1996-01-12 1997-07-31 Sony Corp Plasma address display device
JPH11194322A (en) * 1998-01-07 1999-07-21 Sony Corp Driving device for plasma address liquid crystal display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085999Y2 (en) * 1991-03-28 1996-02-21 防衛庁技術研究本部長 Wire rope twist prevention tool for vehicle winch device
JPH07295504A (en) * 1994-04-28 1995-11-10 Sony Corp Plasma address display device
KR960002121A (en) * 1994-06-24 1996-01-26 이데이 노부유끼 Plasma address display device
JPH09197367A (en) * 1996-01-12 1997-07-31 Sony Corp Plasma address display device
JPH11194322A (en) * 1998-01-07 1999-07-21 Sony Corp Driving device for plasma address liquid crystal display device

Also Published As

Publication number Publication date
KR20000033648A (en) 2000-06-15

Similar Documents

Publication Publication Date Title
JP3319042B2 (en) Plasma address display
KR100585630B1 (en) Method Of Driving Plasma Address Liquid Crystal Display
JP3600495B2 (en) Plasma address display
KR100301664B1 (en) Operation Method of Plasma Address Liquid Crystal Display
KR100296786B1 (en) Driving Method of Plasma Address Liquid Crystal Display
KR100590144B1 (en) Plasma address display device
KR100326860B1 (en) Plasma Address Liquid Crystal Display Device and Method of Driving the Same
JP3693237B2 (en) Plasma address liquid crystal display
KR100301663B1 (en) Operation Method of Plasma Address Liquid Crystal Display
KR100312497B1 (en) Plasma address liquid crystal display device
KR100286452B1 (en) Plasma Address Liquid Crystal Display
JP3698560B2 (en) Plasma address display device
JP3189499B2 (en) Plasma address display
KR20000059301A (en) Plasma Address Liquid Crystal Display and Driving Method Thereof
KR20000031112A (en) High brightness plasma address liquid crystal display and driving method thereof
KR100326217B1 (en) Plasma Address Liquid Crystal Display Device and Method of Driving the Same
KR950001491B1 (en) Plazma display device and driving method thereof
KR20000032930A (en) Plasma address liquid crystal display and drive method of the same
JP2001195036A (en) Plasma address display device and its driving method
JP2001125075A (en) Plasma address display device and driving method therefor
KR20000066522A (en) Method of Driving for Plasma Addressed Liquid Crystal Display
JP2000235177A (en) Plasma address display device
KR20000033647A (en) Plasma address liquid crystal display device and driving method thereof
KR20000065887A (en) Plasma Address Liquid Crystal Display Apparatus and Driving Method Thereof
JP2002169508A (en) Method for driving plasma address display

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981125

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20031015

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19981125

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051013

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060403

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060526

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100410