[go: up one dir, main page]

KR100559136B1 - 반도체 소자의 캐패시터 및 그 제조 방법 - Google Patents

반도체 소자의 캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100559136B1
KR100559136B1 KR1020030056962A KR20030056962A KR100559136B1 KR 100559136 B1 KR100559136 B1 KR 100559136B1 KR 1020030056962 A KR1020030056962 A KR 1020030056962A KR 20030056962 A KR20030056962 A KR 20030056962A KR 100559136 B1 KR100559136 B1 KR 100559136B1
Authority
KR
South Korea
Prior art keywords
insulating film
capacitor
semiconductor device
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030056962A
Other languages
English (en)
Other versions
KR20050019304A (ko
Inventor
박정호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030056962A priority Critical patent/KR100559136B1/ko
Priority to US10/758,346 priority patent/US7148101B2/en
Publication of KR20050019304A publication Critical patent/KR20050019304A/ko
Application granted granted Critical
Publication of KR100559136B1 publication Critical patent/KR100559136B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 및 그 제조 방법에 관한 것으로서, 특히, 반도체 기판 상에 종래의 ONO(Oxide - Nitride - Oxide, 이하 ONO) 박막 대신에 포밍 가스(Forming gas)를 이용하여 NON(Nitride - Oxide - Nitride, 이하 NON) 구조를 갖는 반도체 소자의 캐패시터 및 그 제조 방법에 관한 것이다.
본 발명의 반도체 소자의 캐패시터 및 그 제조 방법은 포밍 가스를 이용하여 소정의 소자가 형성된 기판을 질화하여 제1절연막을 형성하는 단계; 상기 제1절연막 상에 전이원소를 증착하고 재산화공정을 이용하여 제2절연막을 형성하는 단계; 포밍 가스를 이용하여 상기 제2절연막을 질화하여 제3절연막을 형성하는 단계; 및 상기 제3절연막 상부에 전도체를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 캐패시터 및 그 제조 방법은 포밍 가스를 이용하여 저온에서 공정을 진행함으로써 도펀트 프로파일(Dopant Profile)에 변화가 없는 안정적인 공정 진행이 가능하고, 다층의 스택형 유전체 구조를 이용함으로써 유전체 상부와 하부에서 유전체 내부로의 도펀트 침투(Dopant Penetration)를 차단하고, 캐패시터의 누설 전류 특성을 개선함으로써 소자의 신뢰도 및 수율을 향상시키는 효과가 있다.
Dielectric, NON, Capacitor, 전이원소

Description

반도체 소자의 캐패시터 및 그 제조 방법{Semiconductor capacitor and manufacutring method therefor}
도 1 내지 도 5는 본 발명에 의한 캐패시터 제조 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체 기판 2 : 제1절연막
3 : 제2절연막 4 : 제3절연막
본 발명은 반도체 소자의 캐패시터 및 그 제조 방법에 관한 것으로, 보다 자세하게는 반도체기판 상에 종래의 ONO(Oxide - Nitride - Oxide, 이하 ONO) 박막 대신에 포밍 가스를 이용하여 NON(Nitride - Oxide - Nitride, 이하 NON) 구조를 갖는 캐패시터 및 그 제조 방법에 관한 것이다.
반도체 기억 소자들 중 DRAM(Dynamic Random Access Memory)의 집적도가 증 가함에 따라 기억정보의 기본 단위인 1비트를 기억시키는 메모리 셀의 면적이 점차 작아지고 있다. 그런데 셀의 축소에 비례하여 캐패시터의 면적을 감소시킬 수는 없는 바, 이는 소프트 에러(Soft Error)를 방지하고 안정된 동작을 유지하기 위해서 단위 셀당 일정 이상의 충전용량이 필요하기 때문이다. 따라서 제한된 셀 면적 내에 메모리 캐패시터의 용량을 적정값 이상으로 유지시키기 위한 연구가 요구되고 있으며, 이는 대개 3가지 방법으로 나뉘어 진행되어 왔다. 즉, 유전체의 두께 감소, 캐패시터의 유효면적의 증가, 비유전율이 높은 재료의 사용 등이 고려되어 왔다.
이 중에서 세 번째의 경우에 대하여 구체적으로 살펴보면 다음과 같다. 종래 캐패시터에 이용되는 유전체막은 SiO2, 또는 유전률이 SiO2의 거의 2배인 Si 3N4를 사용한 NO(Nitride-Oxide, 이하 NO) 또는 ONO 박막이 주류였다. 하지만 SiO2, NO, ONO 박막 등은 물질자체의 유전율이 작으므로 유전체 박막의 두께를 줄이거나 표면적을 넓힌다고 해도 높은 정전용량을 구현할 만한 여지가 없게 되어 새로운 물질을 도입할 수 밖에 없는 상황에 이르렀다. 결국 고집적 DRAM에서는 기존 유전체 박막을 대신할 물질로서 (Ba,Sr)TiO3(이하, BST), (Pb,Zr)TiO3(이하, PZT), Ta2O 5 등의 유전체 박막을 도입하였다. 이 중 Ta2O5 유전체 박막은 실리콘 질화막과 비교하여 3배 이상의 유전율(약 20~25)을 가지며 BST나 PZT에 비해 에칭이 용이하다. 또한 CVD 법으로 증착할 경우 스텝 커버리지(step coverage)가 우수한 특징이 있다. 한편, 최근 에는 Ta2O5의 불안정한 화학양론비를 개선하기 위하여 TaON의 개발이 이루어지고 있다.
상기와 같이 고유전율을 가지는 Ta2O5를 유전체막으로 사용하는 캐패시터에서는 전극물질의 선택이 강유전체의 특성에 크게 영향을 미친다. 즉, Ta2O5를 이용하는 경우에는 기존의 NO 캐패시터와 달리 MIS(Metal-Insulator-Silicon, 이하 MIS) 구조에 바탕을 두고 있다. 여기서 M은 플레이트 노드로 사용되는 금속 전극을 나타내고, I는 절연체인 유전체를 나타내며, 그리고 S는 스토리지 노드로 사용되는 폴리실리콘을 나타낸다. Ta2O5 캐패시터의 상부전극인 플레이트 전극은 폴리실리콘/TiN이나 폴리실리콘/WN의 적층구조로 되어 있다. 하부전극인 스토리지 전극은 그 표면이 RTN(Rapid Thermal Nitration) 처리된 폴리실리콘을 사용한다.
한국 공개 특허 제2001-0058485호는 플래시 메모리 소자에서 ONO 박막 대신 NON 박막을 증착하여 유전 상수가 큰 질화층을 두배로 더 사용함으로써, 게이트의 두께를 낮추는 기술이고, 미합중국 등록 특허 제6,569,731호는 실리콘 질화물을 증착하고, 재산화 공정으로 산화층을 성장시키고, N2O 가스를 이용하여 800 내지 1000℃의 온도에서 50 내지 90분 동안 반응시켜 질화층을 형성하여 NON층을 형성하는 기술이다.
그러나, 상기와 같은 종래의 기술은 캐패시터의 유전체막을 단일막 혹은 다층막으로 제작함에 있어 고온공정을 이용함으로 인하여 하부 도펀트 프로파일에 많 은 영향을 주어 공정 안정도에 문제가 있을 뿐만 아니라 유전체막 공정 동안이나 후속 열처리 공정 동안에 유전체막 내부로의 도펀트 침입으로 말미암아 소자의 신뢰도에 문제가 있으며 또한 게이트 궁핍율 감소(Gate Depletion Rate Reduction) 및 누설전류의 문제점이 있다.
또한 본 발명은 제1절연막, 전이원소 산화막, 제3절연막, 전도체로 구성된 반도체 커패시터를 제공하는 데 그 목적이 있다.
또한 본 발명은 전도체, 제1절연막, 전이원소 산화막, 제3절연막, 전도체로 구성된 반도체 커패시터를 제공하는 데 그 목적이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 포밍 가스를 이용하여 저온에서 유전체막을 형성함으로써 도펀트 프로파일에 변화가 없는 안정적인 공정 진행이 가능하고, 다층의 스택형 유전체 구조를 이용함으로써 유전체 상부와 하부에서 유전체 내부로의 도펀트 침투를 차단하고, 캐패시터의 누설 전류 특성을 개선함으로써 소자의 신뢰도 및 수율을 향상시키는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 포밍 가스를 이용하여 소정의 소자가 형성된 기판을 질화하여 제1절연막을 형성하는 단계; 상기 제1절연막 상에 전이원소를 증착하고 재산화공정을 이용하여 제2절연막을 형성하는 단계; 포밍 가스를 이용하여 상기 제2절연막을 질화하여 제3절연막을 형성하는 단계; 및 상기 제3절연막 상부에 전도체를 형성하는 단계를 포함하여 이루어진 반도체 소자의 캐패시터 제조 방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 포밍 가스를 이용하여 소정의 소자가 형성된 기판을 질화하여 제1절연막을 형성하는 단계; 상기 제1절연막 상에 제2절연막으로서 전이원소 산화물을 형성하는 단계; 상기 제2절연막을 포밍 가스를 이용하여 질화하여 제3절연막을 형성하는 단계; 및 상기 제3절연막 상부에 전도체를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 캐패시터 제조 방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 형성된 제1절연막; 상기 제1절연막상에 형성된 제2절연막인 전이원소 산화막; 상기 전이원소 산화막상에 형성된 제3절연막; 및 상기 제3절연막상에 형성된 전도체로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터에 의해 달성된다.
먼저, 포밍 가스를 이용하여 소정의 소자가 형성된 반도체 기판 상의 실리콘을 실리콘 질화물로 형성하여 제1절연막을 형성한다. 포밍 가스는 질소(N2) 또는 질소를 포함하는 혼합 기체(예를 들면, 질소와 수소(H2)의 혼합기체)이다. 이 때 온도는 200 내지 450℃인, 로(Furnace)에서 저온 공정을 이용한다. 그리고 화학기상증착(Chemical Vapor Deposition) 또는 스퍼터링 방식(Sputtering Method)으로 유전 상수가 높고, 막질이 우수한 전이원소 또는 Al을 증착하고 재산화를 이용하여 제2절연막을 형성한다. 또한 상기 제2절연막은 Al 산화물 또는 전이원소 산화물을 화학기상증착법으로 직접 증착하여 형성할 수 있다. 상기 전이원소는 Ta, Zr, V, Ti, Ni 또는 Hf 이고, 상기 제2절연막의 두께는 5 내지 500Å으로 형성한다. 그리고 포밍 가스 어닐링(Annealing)을 위해 로를 이용하여 200 내지 450℃에서 질화물을 형성함으로써 제3절연막을 형성한다. 그리고 화학적기상증착법 혹은 물리기상증착법(Physical Vapor Deposition)을 이용하여 상기 제3절연막 상부에 전도체를 형성한다. 이 때 전도체는 Polysilicon, Si, Al, V, Ni, Cu, Co, W, Ta, Ti 또는 상기 원소들을 하나 이상 포함하는 합금으로 되어 있다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1 내지 도 5는 본 발명에 의한 캐패시터 제조의 공정 단면도이다.
먼저, 도 1에서 보는 바와 같이, 포밍 가스를 이용하여 소정의 소자가 형성된 반도체 기판(1) 상의 실리콘을 실리콘 질화물로 형성하여 제1절연막(2)을 형성한다. 이때 반도체 기판에는 아무런 소자가 형성되어 있지 않거나, MIM 커패시터를 위해 전도체가 미리 형성되어 있을 수도 있다. 포밍 가스는 질소 또는 질소를 포함하는 혼합 기체(예를 들면, 질소와 수소의 혼합기체)를 사용하여 질화층인 제1절연막을 형성한다. 이 때 온도는 200 내지 450℃이고, 로에서 저온 공정을 이용한다.
다음, 도 2에서 보는 바와 같이, 스퍼터링 방식으로 유전 상수가 높고, 막질이 우수한 전이원소 또는 Al을 증착하고 재산화 공정을 이용하여 제2절연막(3)을 형성한다. 상기 전이원소는 Ta, Zr, V, Ti, Ni 또는 Hf이고, 상기 제2절연막의 두께는 5 내지 500Å이고, 상기 재산화 공정은 700 내지 950℃의 온도에서 로 또는 챔버 장비에서 급속열처리법인 RTO(Rapid Thermal Oxidation, 이하 RTO) 방법에 의해 이루어진다. 또한 상기 제2절연막은 Al 산화물 또는 전이원소 산화물을 화학기상증착법으로 직접 증착하여 형성할 수 있다.
다음, 도 3에서 보는 바와 같이, 포밍 가스를 이용하여 로(Furnace)로 200 내지 450℃에서 질화물을 형성함으로써 제3절연막(4)을 형성한다.
이때 제3절연막은 화학기상증착법을 이용하여 Ta, Al, Zr, V, Ti, Ni 및 Hf 중 어느 하나의 산화물을 직접 증착하는 것으로 형성할 수도 있다.
다음, 도 4에서 보는 바와 같이, 화학적 증기 증착법 혹은 물리적 증기 증착법을 이용하여 상기 제3절연막 상부에 전도체(5)를 형성한다. 이 때 전도체는 Polysilicon, Si, Al, V, Ni, Cu, Co, W, Ta, Ti 또는 상기 원소들을 하나 이상 포함하는 합금으로 되어 있다.
이상과 같이 형성된 반도체 캐패시터는 제1절연막, 제2절연막인 Al 산화막 또는 전이원소 산화막, 제3절연막, 전도체로 구성되어 있다, 또한 도 5에서 보는 바와 같이, 상기 제1절연막 이전에 하부 전도체(6)를 먼저 형성하여 MIM 구조로 만들 수도 있다. 구체적으로는 상기 전이원소 산화막은 Ta, Zr, V, Ti, Ni 및 Hf 중 어느 하나의 산화물로 되어 있고, 상기 제1절연막 및 제3절연막은 질화막으로 구성된다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변 형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 캐패시터 및 그 제조 방법은 포밍 가스를 이용하여 저온에서 공정을 진행함으로써 도펀트 프로파일에 변화가 없는 안정적인 공정 진행이 가능하고, 다층의 스택형 유전체 구조를 이용함으로써 유전체 상부와 하부에서 유전체 내부로의 도펀트 침투를 차단하고, 캐패시터의 누설 전류 특성을 개선함으로써 소자의 신뢰도 및 수율을 향상시키는 효과가 있다.

Claims (18)

  1. 반도체 소자의 캐패시터 제조 방법에 있어서,
    포밍 가스를 이용하여 소정의 소자가 형성된 기판을 질화하여 제1절연막을 형성하는 단계;
    상기 제1절연막 상에 Al 또는 전이원소를 증착하고 재산화공정을 이용하여 제2절연막을 형성하는 단계;
    포밍 가스를 이용하여 상기 제2절연막을 질화하여 제3절연막을 형성하는 단계; 및
    상기 제3절연막 상부에 전도체를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  2. 제 1항에 있어서,
    상기 제1절연막 형성 이전 단계에 추가로 도전체를 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 제 1항에 있어서,
    상기 포밍 가스는 질소 가스 또는 질소를 포함하는 혼합 기체임을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  4. 제 1항에 있어서,
    상기 제1절연막, 제2절연막 및 제3절연막 형성은 각각 또는 선택적으로 로(Furnace)공정을 이용함을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  5. 제 4항에 있어서,
    상기 로(furnace) 공정은 200 내지 450℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  6. 제 1항에 있어서,
    상기 전이 원소는 Ta, Zr, V, Ti, Ni 및 Hf 중 어느 하나를 사용함을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  7. 제 1항에 있어서,
    상기 전이 원소의 증착은 물리증착법 또는 화학기상증착법을 사용함을 특징 으로 하는 반도체 소자의 캐패시터 제조 방법.
  8. 제 1항에 있어서,
    상기 재산화 공정은 700 내지 950℃의 온도에서 급속열처리 방법에 의해 이루어짐을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  9. 제 1항에 있어서,
    상기 제2절연막은 5 내지 500Å의 두께임을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  10. 제 1항에 있어서,
    상기 전도체는 Polysilicon, Si, Al, V, Ni, Cu, Co, W, Ta, Ti 및 상기 원소들을 하나 이상 포함하는 합금 중 어느 하나를 사용함을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  11. 제 1항에 있어서,
    상기 전도체는 물리증착법 또는 화학기상증착법을 사용함을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  12. 반도체 소자의 캐패시터 제조 방법에 있어서,
    포밍 가스를 이용하여 소정의 소자가 형성된 기판을 질화하여 제1절연막을 형성하는 단계;
    상기 제1절연막 상에 제2절연막으로서 Al 산화물 또는 전이원소 산화물을 형성하는 단계;
    상기 제2절연막을 포밍 가스를 이용하여 질화하여 제3절연막을 형성하는 단계; 및
    상기 제3절연막 상부에 전도체를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  13. 제12항에 있어서,
    상기 제2절연막 형성은 화학기상증착법을 사용함을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  14. 제12항에 있어서,
    상기 전이원소 산화물은 Ta, Zr, V, Ti, Ni 및 Hf 중 어느 하나의 산화물인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  15. 소정의 소자가 형성된 기판상에 형성된 제1절연막;
    상기 제1절연막상에 형성된 제2절연막인 Al 산화막 또는 전이원소 산화막;
    상기 전이원소 산화막상에 형성된 제3절연막; 및
    상기 제3절연막상에 형성된 전도체로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터.
  16. 제15항에 있어서,
    제1절연막 이전에 추가로 전도체가 형성된 것을 특징으로 하는 반도체 소자의 캐패시터.
  17. 제15항에 있어서,
    상기 전이원소 산화막은 Ta, Zr, V, Ti, Ni 및 Hf 중 어느 하나의 산화물인 것을 특징으로 하는 반도체 소자의 캐패시터.
  18. 제15항에 있어서,
    상기 제1절연막 및 제3절연막은 질화막인 것을 특징으로 하는 반도체 소자의 캐패시터.
KR1020030056962A 2003-08-18 2003-08-18 반도체 소자의 캐패시터 및 그 제조 방법 Expired - Fee Related KR100559136B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030056962A KR100559136B1 (ko) 2003-08-18 2003-08-18 반도체 소자의 캐패시터 및 그 제조 방법
US10/758,346 US7148101B2 (en) 2003-08-18 2004-01-15 Capacitors of semiconductor devices and methods of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030056962A KR100559136B1 (ko) 2003-08-18 2003-08-18 반도체 소자의 캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050019304A KR20050019304A (ko) 2005-03-03
KR100559136B1 true KR100559136B1 (ko) 2006-03-10

Family

ID=34192118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030056962A Expired - Fee Related KR100559136B1 (ko) 2003-08-18 2003-08-18 반도체 소자의 캐패시터 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7148101B2 (ko)
KR (1) KR100559136B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769134B1 (ko) * 2005-08-03 2007-10-22 동부일렉트로닉스 주식회사 반도체 장치의 게이트 유전막 형성 방법
KR100769136B1 (ko) * 2005-08-31 2007-10-22 동부일렉트로닉스 주식회사 반도체 장치의 게이트 유전막 형성 방법
KR100769135B1 (ko) * 2005-08-12 2007-10-22 동부일렉트로닉스 주식회사 반도체 장치의 게이트 유전막 형성 방법
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645A (en) * 1838-03-17 Back for poeges and fetrnages
US52335A (en) * 1866-01-30 Improved clutch for power-presses
KR100611388B1 (ko) 1999-12-30 2006-08-11 주식회사 하이닉스반도체 플래시 메모리 소자
KR100321178B1 (ko) * 1999-12-30 2002-03-18 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
EP1132973A1 (de) 2000-03-06 2001-09-12 Infineon Technologies AG Metall-Isolator-Metall-Kondensator und Verfahren zu seiner Herstellung
KR20020051062A (ko) * 2000-12-22 2002-06-28 박종섭 탄탈륨 옥시 나이트라이드 캐퍼시터의 형성 방법
US20030000645A1 (en) 2001-06-27 2003-01-02 Dornfest Charles N. Apparatus and method for reducing leakage in a capacitor stack
US6569731B1 (en) 2002-08-08 2003-05-27 Promos Technologies Inc. Method of forming a capacitor dielectric structure

Also Published As

Publication number Publication date
US20050040492A1 (en) 2005-02-24
KR20050019304A (ko) 2005-03-03
US7148101B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
US6548368B1 (en) Method of forming a MIS capacitor
US6911402B2 (en) Deposition method of a dielectric layer
US7018933B2 (en) Method of forming a metal-insulator-metal capacitor
US6849505B2 (en) Semiconductor device and method for fabricating the same
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2008252118A (ja) ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス
US7192828B2 (en) Capacitor with high dielectric constant materials and method of making
US20080211003A1 (en) Capacitor in semiconductor device and method of manufacturing the same
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US20020177273A1 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
US6756261B2 (en) Method for fabricating capacitors in semiconductor devices
KR100559136B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20000041394A (ko) 메모리소자의 커패시터 제조방법
JP4063570B2 (ja) 半導体素子のキャパシタ形成方法
KR20010064099A (ko) 새로운 알루미나막 형성방법 및 그를 이용한 반도체 소자제조방법
KR100293721B1 (ko) 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법
KR100414868B1 (ko) 캐패시터의 제조 방법
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR100611386B1 (ko) 탄탈륨산화막 커패시터의 제조방법
KR100411302B1 (ko) 반도체소자의 캐패시터 제조방법
KR20040001902A (ko) 반도체장치의 캐패시터 제조방법
KR20040001946A (ko) 반도체장치의 캐패시터 제조방법
KR20050067571A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

N231 Notification of change of applicant
PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R11-asn-PN2301

St.27 status event code: A-3-3-R10-R13-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20130304

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130304

St.27 status event code: N-4-6-H10-H13-oth-PC1903

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000