[go: up one dir, main page]

KR100555520B1 - 다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어신호 수신기, 및 그 방법 - Google Patents

다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어신호 수신기, 및 그 방법 Download PDF

Info

Publication number
KR100555520B1
KR100555520B1 KR1020030075574A KR20030075574A KR100555520B1 KR 100555520 B1 KR100555520 B1 KR 100555520B1 KR 1020030075574 A KR1020030075574 A KR 1020030075574A KR 20030075574 A KR20030075574 A KR 20030075574A KR 100555520 B1 KR100555520 B1 KR 100555520B1
Authority
KR
South Korea
Prior art keywords
distortion
bit stream
outputting
information
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030075574A
Other languages
English (en)
Other versions
KR20050040382A (ko
Inventor
지드코프세르게이
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030075574A priority Critical patent/KR100555520B1/ko
Priority to US10/940,317 priority patent/US7499509B2/en
Priority to JP2004312945A priority patent/JP4510582B2/ja
Priority to CNB2004100896025A priority patent/CN100539572C/zh
Priority to GB0423971A priority patent/GB2407950B/en
Publication of KR20050040382A publication Critical patent/KR20050040382A/ko
Application granted granted Critical
Publication of KR100555520B1 publication Critical patent/KR100555520B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중 캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어 신호 수신기, 및 그 방법이 개시된다. 상기 다중 캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어 신호 수신기는 HPA(high power amplifier)의 정확한 전달함수를 알지 못하고, 송신시 부가 정보나 특별한 훈련 신호를 전송하지 않더라도, 수신되는 신호로부터 HPA 모델에 대한 파라메터를 추출하여, 수신된 다중 캐리어 신호의 비선형적 왜곡을 보상한다. 따라서, 다양한 전달함수를 가지는 HPA에 의하여 전송된, OFDM 신호와 같은 다중 캐리어 신호에 적응하여 비선형적 왜곡을 보상하고, 이에 따라 SER(symbol error rate)를 향상시킨 복조 신호(demodulation signal)를 얻을 수 있는 효과가 있다.

Description

다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중 캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어 신호 수신기, 및 그 방법{Apparatus compensating nonlinearly distorted multicarrier signals, multicarrier signals receiver having it and method therefor}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 무선 통신을 위한 일반적인 다중 캐리어 신호 송수신 시스템의 블록도이다.
도 2는 비선형적으로 왜곡된 다중 캐리어 신호를 수신하는 종래의 수신기의 블록도이다.
도 3은 본 발명의 일실시예에 따른 다중 캐리어 신호 수신기의 블록도이다.
도 4는 본 발명의 일실시예에 따른 다중 캐리어 신호 왜곡 보상 장치를 구체적으로 나타낸 블록도이다.
도 5는 본 발명의 다른 실시예에 따른 다중 캐리어 신호 왜곡 보상 장치를 구체적으로 나타낸 블록도이다.
도 6은 본 발명의 또 다른 실시예에 따른 다중 캐리어 신호 왜곡 보상 장치의 블록도이다.
도 7은 AWGN 채널을 통하여 전송된 다중 캐리어 신호에 본 발명에 따른 다중 캐리어 신호 왜곡 보상 장치를 적용한 경우의 시뮬레이션 결과를 나타내는 그래프이다.
도 8은 다중 경로 레이레이 채널을 통하여 전송된 다중 캐리어 신호에 본 발명에 따른 다중 캐리어 신호 왜곡 보상 장치를 적용한 경우의 시뮬레이션 결과를 나타내는 그래프이다.
본 발명은 다중 캐리어 신호 수신기(multicarrier signals receiver)에 관한 것으로서, 특히 비선형적으로 왜곡된 다중 캐리어 신호의 왜곡을 보상하는 장치를 구비하는 수신기 및 그 방법에 관한 것이다.
IEEE 802.11 표준 프로토콜에서 정의하는 무선 통신은 OFDM(Orthogonal Frequence Division Multiplexor) 신호와 같은 다중 캐리어 신호를 사용하여 정보를 송수신한다. 이와 같이 OFDM 신호를 사용하는 무선 통신에는 무선 랜(wireless local area network), 및 유럽형(European) 디지털 비디오 방송(digital terrestrial video broadcasting)(DVB-T) 등이 있다.
도 1은 무선 통신을 위한 일반적인 다중 캐리어 신호 송수신 시스템의 블록도이다. 도 1을 참조하면, 일반적인 다중 캐리어 신호 송수신 시스템의 송신기(1)는 FEC(forward error correction) 인코더(3), 매핑부(mapping unit)(4), 파일럿 삽입부(pilot insertion unit)(5), IFFT부(inverse fast Fourier transform unit)(6), GI(guard interval) 삽입부(7), DA(digital-to-analog) 변환부(8), 및 업 컨버터(up-converter)(9)를 구비한다. 이외에도, 상기 송신기(1)는 업 컨버터(up-converter)(9)의 출력 신호를 고출력 증폭(high power amplification)하여 공중으로 송출하는 비선형 HPA(high power amplifier)(10)를 구비한다. 공중으로 송출된 신호는 다중 채널(multipath channel)(11)을 거쳐 수신기(2)에 수신된다. 상기 수신기(2)는 다운 컨버터(down-converter)(12), AD(analog-to-digital) 변환부(8), GI 제거부(14), FFT부(fast Fourier transform unit)(16)와 등화기(equalizer)(17)로 구성되는 복조부(15), 디매핑부(demapping unit)(18), 및 FEC 디코더(19)를 구비한다.
그런데, 이와 같은 다중 캐리어 신호 송수신 시스템에서는 비선형 HPA(10)의 사용으로 인하여, 대역내(in-band)의 비선형적 왜곡을 초래하고, 이에 따라 심볼 에러율(symbol error rate)(SER)에 악영향(degradation)을 끼친다. 이와 같은 비선형적 왜곡을 줄이기 위하여 백-오프 스킴(back-off scheme), 클리핑(clipping), 첨두치와 평균간 전력 감소 스킴(peak-to-average power reduction scheme), 사전 왜곡 기술(pre-distortion technique), 및 특별한 형태의 에러 정정(special type of error correction) 등의 기법이 사용되고 있다. 그러나, 이러한 비선형적 왜곡을 감소시키는 기법은 송신기(1)에 구현되고, 기존의 표준 전송 프로토콜을 수정해야만 한다.
DAR(decision-aided reconstruction) 기법으로 알려진 비선형적 왜곡 감소 방법이 도 2에 도시되어 있다. 이러한 기법에 대해서는, [D.Kim, L.Stuber, "Clipping noise mitigation for OFDM by decision-aided reconstruction", IEEE Commun. Letters, Vol.3, No. 1, Jan. 1999]에 잘 나타나 있다. 도 2를 참조하면, 비선형적으로 왜곡된 다중 캐리어 신호를 수신하는 종래의 수신기는 FFT부(20), 등화기(21), 디코더(22), IFFT부(23), 업 샘플러(up-sampler)(24), 비선형 전달함수 출력부(25), 다운 샘플러(down-sampler)(26), 및 FFT부(27)를 구비한다.
그러나, 도 2와 같은 종래의 수신기는 비선형 전달함수 g(.)을 미리 알고 있어야 한다. 비선형 전달함수 g(.)가 알려지지 않는 경우에는 그 함수를 추정하기 위하여, 송신시 g(.)를 재구성(reconstruction)하는 데 필요한 부가 정보(side information)나 특수 훈련 신호(special training signal)를 같이 전송하여 주는 방법을 사용할 수 있다. 이때, 통신 시스템의 쓰루풋(throughput)을 감소시킬 뿐만아니라, 기존의 표준 전송 프로토콜을 수정해야 하므로, OFDM 신호와 같은 다중 캐리어 신호를 적용하는 통신 시스템에 적용하기 어렵다는 문제점이 잇다.
따라서, 본 발명이 이루고자하는 기술적 과제는, HPA의 정확한 전달함수를 알지 못하고, 송신시 부가 정보나 특별한 훈련 신호를 전송하지 않더라도, 수신되는 신호로부터 HPA 모델에 대한 파라메터를 추출하여, 수신된 다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중 캐리어 신호 왜곡 보상 장치, 및 이를 구비한 다중 캐리어 신호 수신기를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, HPA의 정확한 전달함수를 알지 못하고, 송신시 부가 정보나 특별한 훈련 신호를 전송하지 않더라도, 수신되는 신호로부터 HPA 모델에 대한 파라메터를 추출하여, 수신된 다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중 캐리어 신호 왜곡 보상 방법, 및 다중 캐리어 신호 복조 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 신호 왜곡 보상 장치는, 전송 파라메터 추정부, 및 왜곡 보상부를 구비하는 것을 특징으로 한다. 상기 전송 파라메터 추정부는 에러 정보, 왜곡 정보, 및 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력한다. 상기 왜곡 보상부는 입력 비트 스트림을 처리하여 생성되는 제1 비트 스트림을 처리하여 추정 심볼 스트림을 만들고, 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 상기 에러 정보 및 상기 왜곡 정보를 계산하여 출력하며, 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 다른 신호 왜곡 보상 장치는, 모드 선택부, 전송 파라메터 추정부, 및 왜곡 보상부를 구비하는 것을 특징으로 한다. 상기 모드 선택부는 모드 신호의 논리 상태에 응답하여 입력 비트 스트림 또는 출력 비트 스트림을 선택하여 제1 비트 스트림으로서 출력한다. 상기 전송 파라메터 추정부는 상기 모드 선택부가 상기 입력 비트 스트림을 상기 제1 비트 스트림으로서 출력할 때에만, 에러 정보, 왜곡 정보, 및 채널 상태 정보를 소정 알 고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력한다. 상기 왜곡 보상부는 상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 만들고, 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 상기 에러 정보 및 상기 왜곡 정보를 계산하여 출력하며, 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 상기 출력 비트 스트림으로서 출력한다. 여기서, 상기 출력 비트 스트림은 상기 모드 선택부로 되먹임되어 최소한 한 번 이상 상기 왜곡 보상부에서 재보상되는 것을 특징으로 한다.
상기 왜곡 보상부는, 디매핑 및 파일럿 삽입부, 제1 감산부, 신호 왜곡 계산부, 보상 신호 출력부, 및 제2 감산부를 구비하는 것을 특징으로 한다. 상기 디매핑 및 파일럿 삽입부는 상기 제1 비트 스트림을 디매핑 처리하고 및 파일럿을 삽입하여 상기 추정 심볼 스트림을 출력한다. 상기 제1 감산부는 상기 제1 비트 스트림으로부터 상기 추정 심볼 스트림을 감산하여 상기 에러 정보를 출력한다. 상기 신호 왜곡 계산부는 상기 추정 심볼 스트림을 이용하여 상기 왜곡 정보를 계산하여 출력한다. 상기 보상 신호 출력부는 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 상기 보상 신호를 계산하여 출력한다. 상기 제2 감산부는 상기 제1 비트 스트림으로부터 상기 보상 신호를 감산하여 상기 출력 비트 스트림을 출력한다.
상기 신호 왜곡 계산부는, 상기 왜곡 정보를 구성하는 다수의 왜곡 신호들 각각을 출력하는 왜곡 신호 생성기들을 구비하고, 상기 왜곡 신호 생성기들 각각은, 상기 추정 심볼 스트림에 소정 상수를 승산하여 출력하는 승산기; 상기 추정 심볼 스트림에 대하여 소정 회선값을 계산하여 출력하는 회선 연산부; 및 상기 소정 회선값으로부터 상기 승산기의 출력 신호를 감산하여 왜곡 신호를 출력하는 감산기를 구비하는 것을 특징으로 한다.
상기 신호 왜곡 계산부는, 다른 구성을 가질 수 있다. 즉, 상기 다른 신호 왜곡 계산부는, 상기 추정 심볼 스트림을 입력받아 제1 왜곡 신호를 출력하는 제1 왜곡 신호 생성기 및 상기 추정 심볼 스트림을 입력받아 제2 왜곡 신호를 출력하는 제2 왜곡 신호 생성기를 구비할 수 있다. 상기 제1 왜곡 신호 생성기는, 상기 추정 심볼 스트림에 소정 제1 상수를 승산하여 출력하는 제1 승산기; 상기 추정 심볼 스트림에 제1 제로들을 추가하여 출력하는 제1 제로 추가부; 상기 추정 심볼 스트림과 상기 제1 제로들로 구성되는 포인트 값들을 제1 고속 푸리에 변환 처리하여 출력하는 제1 FFT부; 상기 제1 고속 푸리에 변환 처리된 값의 자승값을 계산하여 제1 자승값으로 출력하는 제1 자승 계산부; 상기 추정 심볼 스트림의 포인트 값들의 순서를 반대로 전환하여 출력하는 제1 순서 전환부; 순서가 반대로 전환된 상기 추정 심볼 스트림과 상기 제1 제로들로 구성되는 포인트 값들을 제2 고속 푸리에 변환 처리하여 출력하는 제2 FFT부; 상기 제1 자승값에 상기 제2 FFT부의 출력값을 승산하여 출력하는 제2 승산기; 상기 제2 승산기의 출력값을 역고속 푸리에 변환 처리하여 제1 회선값을 출력하는 제1 IFFT부; 상기 제1 회선값에서 대역외 성분을 제거하여 출력하는 제1 대역외 제거부; 및 상기 대역외 제거부의 출력값에서 상기 제1 승산기의 출력값을 감산하여 상기 제1 왜곡 신호로서 출력하는 제1 감산부를 구비한다. 상기 제2 왜곡 신호 생성기는, 상기 추정 심볼 스트림에 소정 제2 상수를 승산하여 출력하는 제3 승산기; 상기 추정 심볼 스트림에 제2 제로들을 추가하여 출력하는 제2 제로 추가부; 상기 추정 심볼 스트림과 상기 제2 제로들로 구성되는 포인트 값들을 제3 고속 푸리에 변환 처리하여 출력하는 제3 FFT부; 상기 제3 고속 푸리에 변환 처리된 값의 3승값을 계산하여 출력하는 3승 계산부; 상기 추정 심볼 스트림의 포인트 값들의 순서를 반대로 전환하여 출력하는 제2 순서 전환부; 순서가 반대로 전환된 상기 추정 심볼 스트림과 상기 제2 제로들로 구성되는 포인트 값들을 제4 고속 푸리에 변환 처리하여 출력하는 제4 FFT부; 상기 제4 고속 푸리에 변환 처리된 값의 자승값을 계산하여 제2 자승값으로 출력하는 제2 자승 계산부; 상기 3승 계산부의 출력값에 상기 제2 자승값을 승산하여 출력하는 제4 승산기; 상기 제4 승산기의 출력값을 역고속 푸리에 변환 처리하여 제2 회선값을 출력하는 제2 IFFT부; 상기 제2 회선값에서 대역외 성분을 제거하여 출력하는 제2 대역외 제거부; 및 상기 제2 대역외 제거부의 출력값에서 상기 제3 승산기의 출력값을 감산하여 상기 제2 왜곡 신호로서 출력하는 제2 감산부를 구비한다.
상기 왜곡 신호 생성기들이, 제1 왜곡 신호 생성기 및 제2 왜곡 신호 생성기로 구성된 경우에, 상기 증폭기 파라메터 정보는, 수학식들,
Figure 112003040445903-pat00001
Figure 112003040445903-pat00002
Figure 112003040445903-pat00003
(여기서, E는 에러 정보, D는 왜곡 정보,
Figure 112003040445903-pat00004
는 증폭기 파라메터 정보, R(eq)은 제1 비트 스트림,
Figure 112003040445903-pat00005
은 추정 심볼 스트림, d(3)는 제1 왜곡 신호 계산에 사용된 회선값, d(5)는 제2 왜곡 신호 계산에 사용된 회선값, P(3)는 제1 왜곡 신호 계산에 사용된 소정 상수, P(5)는 제2 왜곡 신호 계산에 사용된 소정 상수첨자 0,1,...,N-1은 서브캐리어 인덱스)
에 의하여 계산되고, 상기 채널 상태 정보가 소정 임계치보다 작은 경우의 서브 캐이어에 대응하는 값들은 상기 수학식들에서 배제되는 것을 특징으로 한다. 상기 제1 왜곡 신호 생성기의 회선값 및 상기 제2 왜곡 신호 생성기의 회선값 각각은, 수학식들
Figure 112003040445903-pat00006
Figure 112003040445903-pat00007
(여기서, d(3)는 제1 왜곡 신호 계산에 사용된 회선값, d(5)는 제2 왜곡 신호 계산에 사용된 회선값,
Figure 112003040445903-pat00008
은 추정 심볼 스트림)
에 의하여 계산되는 것을 특징으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 다중 캐리어 신호 수신기는, FFT부, 등화기, 및 왜곡 보상 장치를 구비한다. 상기 FFT부는 입력 비트 스 트림을 고속 푸리에 변환 처리하여 출력한다. 상기 등화기는 상기 FFT부의 출력 신호를 제1 왜곡 보상하여 제1 비트 스트림 및 채널 상태 정보를 출력한다. 상기 왜곡 보상 장치는 상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 만들고, 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 계산한 에러 정보와 왜곡 정보, 및 상기 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 추정함으로써, 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 다른 다중 캐리어 신호 수신기는, FFT부, 등화기, 모드 선택부 및 왜곡 보상 장치를 구비한다.
상기 FFT부는 입력 비트 스트림을 고속 푸리에 변환 처리하여 출력한다. 상기 등화기는 상기 FFT부의 출력 신호를 제1 왜곡 보상하여 제1 보상 비트 스트림 및 채널 상태 정보를 출력한다. 상기 모드 선택부는 모드 신호의 논리 상태에 응답하여 상기 제1 보상 비트 스트림 또는 출력 비트 스트림을 선택하여 제1 비트 스트림으로서 출력한다. 상기 왜곡 보상 장치는 제1 비트 스트림을 처리하여 추정 심볼 스트림을 만들고, 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 계산한 에러 정보와 왜곡 정보, 및 상기 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 추정함으로써, 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력한다. 여기서, 상기 모드 선택부가 상기 제1 보상 비트 스트림을 상기 제1 비트 스트림으로서 출력할 때에만, 상기 왜곡 보상 장치는 상기 증폭기 파라메터 정보를 업데이트하고, 상기 출력 비트 스트림은 상기 모드 선택부로 되먹임되어 최소한 한 번 이상 상기 왜곡 보상 장치에서 재보상되는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 신호 왜곡 보상 방법은, 입력 비트 스트림을 처리하여 생성되는 제1 비트 스트림을 처리하여 추정 심볼 스트림을 생성하는 단계; 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 에러 정보 및 왜곡 정보를 계산하여 출력하는 단계; 상기 에러 정보, 상기 왜곡 정보, 및 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 단계; 및 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력하는 단계를 구비하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 다른 신호 왜곡 보상 방법은, 모드 신호의 논리 상태에 응답하여 입력 비트 스트림 또는 출력 비트 스트림을 선택하여 제1 비트 스트림으로서 출력하는 단계; 상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 생성하는 단계; 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 에러 정보 및 왜곡 정보를 계산하여 출력하는 단계; 상기 입력 비트 스트림이 상기 제1 비트 스트림으로서 출력될 때에만, 상기 에러 정보, 상기 왜곡 정보, 및 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 단계; 및 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 상기 출력 비트 스트림으로서 출력하는 단계를 구비하고, 상기 출력 비트 스트림은 상기 제1 비트 스트림으로서 되먹임되어 최소한 한 번 이상 재보상되는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 다중 캐리어 신호 복조 방법은, 입력 비트 스트림을 고속 푸리에 변환 처리하여 출력하는 단계; 상기 고속 푸리에 변환 처리된 결과를 제1 왜곡 보상하여 제1 비트 스트림 및 채널 상태 정보를 출력하는 단계; 제1 비트 스트림을 처리하여 추정 심볼 스트림을 생성하는 단계; 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 에러 정보 및 왜곡 정보를 계산하여 출력하는 단계; 상기 에러 정보, 상기 왜곡 정보, 및 상기 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 단계; 및 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력하는 단계를 구비하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 다른 다중 캐리어 신호 복조 방법은, 입력 비트 스트림을 고속 푸리에 변환 처리하여 출력하는 단계; 상기 고속 푸리에 변환 처리된 결과를 제1 왜곡 보상하여 제1 보상 비트 스트림 및 채널 상태 정보를 출력하는 단계; 모드 신호의 논리 상태에 응답하여 상기 제1 보상 비트 스트림 또는 출력 비트 스트림을 선택하여 제1 비트 스트림으로서 출력하는 단계; 상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 생성하는 단계; 상 기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 에러 정보 및 왜곡 정보를 계산하여 출력하는 단계; 상기 에러 정보, 상기 왜곡 정보, 및 상기 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 단계; 및 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 상기 출력 비트 스트림으로서 출력하는 단계를 구비하고, 상기 제1 보상 비트 스트림이 상기 제1 비트 스트림으로서 출력될 때에만, 상기 증폭기 파라메터 정보가 업데이트되고, 상기 출력 비트 스트림은 상기 제1 비트 스트림으로서 되먹임되어 최소한 한 번 이상 재보상되는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 다중 캐리어 신호 수신기의 블록도이다. 도 3을 참조하면, 본 발명의 일실시예에 따른 다중 캐리어 신호 수신기는, FFT부(fast Fourier transform unit)(20), 등화기(equalizer)(30), 및 왜곡 보상 장치(distortion compensation apparatus)(32)를 구비한다.
상기 FFT부(20)는 입력 비트 스트림(r)을 고속 푸리에 변환 처리하여 출력한다. 상기 등화기(30)는 상기 FFT부(20)의 출력 신호를 제1 왜곡 보상하여 제1 비트 스트림(Rk (eq)) 및 채널 상태 정보(channel state information)(CSI)를 출력한다. 채널 상태 정보(CSI)는 채널 주파수 응답의 크기(the magnitude of channel frequency response)(|Hk|) 등과 같이 수신된 서브 캐리어(sub-carrier)의 SNR(signal to noise)을 알 수 있는 정보이다.
상기 왜곡 보상 장치(32)는 상기 제1 비트 스트림(Rk (eq))을 처리하여 추정 심볼 스트림(
Figure 112003040445903-pat00009
)을 만들고, 상기 제1 비트 스트림(Rk (eq)) 및 상기 추정 심볼 스트림(
Figure 112003040445903-pat00010
)을 이용하여 계산한 에러 정보(
Figure 112003040445903-pat00011
)와 왜곡 정보(
Figure 112003040445903-pat00012
), 및 상기 채널 상태 정보(CSI)를 소정 알고리즘, 즉, 최소 자승 알고리즘(least mean square algorithm)에 이용하여 증폭기 파라메터 정보(API)를 추정함으로써, 상기 제1 비트 스트림(Rk (eq))으로부터 상기 왜곡 정보(
Figure 112003040445903-pat00013
) 및 상기 증폭기 파라메터 정보(API)를 이용하여 계산한 보상 신호(
Figure 112003040445903-pat00014
)를 감산하여 감산 결과를 출력 비트 스트림(Rk (comp))으로서 출력한다.
도 4는 본 발명의 일실시예에 따른 다중 캐리어 신호 왜곡 보상 장치(32)를 구체적으로 나타낸 블록도이다. 도 4를 참조하면, 본 발명의 일실시예에 따른 다중 캐리어 신호 왜곡 보상 장치(32)는, 전송 파라메터 추정부(transmission parameters estimation unit)(34), 및 왜곡 보상부(distortion compensation unit)(35)를 구비한다.
상기 전송 파라메터 추정부(34)는 에러 정보(
Figure 112003040445903-pat00015
), 왜곡 정보(
Figure 112003040445903-pat00016
), 및 채널 상태 정보(CSI)를 소정 알고리즘에 이용하여 증폭기 파라메터 정보(API)를 계산하여 출력한다. 증폭기 파라메터 정보(API)는 도 4에서 C3, C5,... CM에 해당한다.
상기 왜곡 보상부(35)는 제1 비트 스트림(Rk (eq))을 처리하여 추정 심볼 스트림(
Figure 112003040445903-pat00017
)을 만들고, 상기 제1 비트 스트림(Rk (eq)) 및 상기 추정 심볼 스트림(
Figure 112003040445903-pat00018
)을 이용하여 상기 에러 정보(
Figure 112003040445903-pat00019
) 및 상기 왜곡 정보(
Figure 112003040445903-pat00020
)를 계산하여 출력하며, 상기 제1 비트 스트림(Rk (eq))으로부터 상기 왜곡 정보(
Figure 112003040445903-pat00021
) 및 상기 증폭기 파라메터 정보(API)를 이용하여 계산한 보상 신호(
Figure 112003040445903-pat00022
)를 감산하여 감산 결과를 출력 비트 스트림(Rk (comp))으로서 출력한다.
상기 왜곡 보상부(35)는, 디매핑 및 파일럿 삽입부(de-mapping and pilots insertion unit)(36), 제1 감산부(first subtraction unit)(360), 신호 왜곡 계산부(signal distortion calculating unit)(370), 보상 신호 출력부(compensation signal outputting unit)(490), 및 제2 감산부(second subtraction unit)(54)를 구 비한다.
상기 디매핑 및 파일럿 삽입부(36)는 상기 제1 비트 스트림(Rk (eq))을 디매핑 처리하고 및 파일럿을 삽입하여 상기 추정 심볼 스트림(
Figure 112003040445903-pat00023
)을 출력한다. 상기 제1 감산부(360)는 상기 제1 비트 스트림(Rk (eq))으로부터 상기 추정 심볼 스트림(
Figure 112003040445903-pat00024
)을 감산하여 상기 에러 정보(
Figure 112003040445903-pat00025
)를 출력한다. 상기 신호 왜곡 계산부(370)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00026
)을 이용하여 상기 왜곡 정보(
Figure 112003040445903-pat00027
)를 계산하여 출력한다. 상기 보상 신호 출력부(490)는 상기 왜곡 정보(
Figure 112003040445903-pat00028
) 및 상기 증폭기 파라메터 정보(API)를 이용하여 상기 보상 신호(
Figure 112003040445903-pat00029
)를 계산하여 출력한다. 상기 제2 감산부(54)는 상기 제1 비트 스트림(Rk (eq))으로부터 상기 보상 신호(
Figure 112003040445903-pat00030
)를 감산하여 상기 출력 비트 스트림(Rk (comp))을 출력한다.
상기 신호 왜곡 계산부(370)는, 상기 왜곡 정보(
Figure 112003040445903-pat00031
)를 구성하는 다수의 왜곡 신호들 각각을 출력하는 왜곡 신호 생성기들(371~373)을 구비하고, 상기 왜곡 신호 생성기들(371~373) 각각은, 승산기(40, 41, 또는 42), 회선 연산부(37, 38, 또는 39), 및 감산기(44, 44, 또는 45)를 구비한다. 상기 승산기(40, 41, 또는 42)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00032
)에 소정 상수(P(*))를 승산하여 출력한다. 상기 회 선 연산부(37, 38, 또는 39)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00033
)에 대하여 소정 회선값(
Figure 112003040445903-pat00034
)을 계산하여 출력한다. 상기 감산기(44, 44, 또는 45)는 상기 소정 회선값(
Figure 112003040445903-pat00035
)으로부터 상기 승산기(40, 41, 또는 42)의 출력 신호를 감산하여 왜곡 신호를 출력한다.
한편, 송신측에서 송신된 심볼 스트림을
Figure 112003040445903-pat00036
로 나타낼때, HPA에 의하여 비선형적 왜곡되어 수신기에서 수신되는 신호는 [수학식 1]와 같이 나타낼 수 있다. [수학식 1]의 파라메터 값들은 [수학식 2]와 같고, 회선값들 dk (3), 및 dk (5)는 [수학식 3]과 같다. [수학식 2]에서 b는 HPA 본래의 파라메터와 관련된 계수이고, P(3), P(5)는 신호 매핑 형태(signal constellation type)에 따라 정해지는 소정 상수들이다.
[수학식 1]
Figure 112003040445903-pat00037
[수학식 2]
Figure 112003040445903-pat00038
[수학식 3]
Figure 112003040445903-pat00039
이때, 등화기(30)에서 출력되는 제1 비트 스트림(Rk (eq))은 [수학식 4]과 같이 나타낼 수 있다. [수학식 4]에서 Hk는 채널 주파수 응답,
Figure 112003040445903-pat00040
는 감쇄 상수(attenuation factor), nk는 백색 가우샨 노이즈(white Gaussian noise), C3 및 C5는 HPA와 관련된 본래의 파라메터로서 [수학식 5]와 같이 나타낼수 있다. [수학식 4]에서 알 수 있듯이, 상기 제1 비트 스트림(Rk (eq))에는 HPA에 의한 비선형적 왜곡 성분과 노이즈 성분을 포함하고 있다. 이와 같이 상기 제1 비트 스트림(Rk (eq))을 [수학식 4]과 같이 근사화하는 것은 일반적인 통신 이론으로부터 유추될 수 있고, 특히, HPA에 의한 비선형적 왜곡을 받은 송신 신호에 대한 모델을 해석하는 논문, [J.F. Sevic, M.B. Steer, A.M. Pavio, "Nonlinear analysis methods for the simulation of digital wireless communication systems", Int. J. microwave millimeter-wave computer-aided eng., vol.6, no.2, pp.197-216, 1996]이 참조되었다.
[수학식 4]
Figure 112003040445903-pat00041
[수학식 5]
Figure 112003040445903-pat00042
상기 왜곡 신호 생성기들(371~373)이, 제1 왜곡 신호 생성기(561) 및 제2 왜곡 신호 생성기(562)로 구성된 경우에, [수학식 5]의 C3 및 C5에 해당하는 증폭기 파라메터 정보(API)는, [수학식 6]를 이용하여, [수학식 7]으로부터 계산될 수 있다. 이는 최소 자승 알고리즘으로 알려져 있다. 상기 증폭기 파라메터 정보(API)를 계산하는 알고리즘은 최소 자승 알고리즘에 한정되지 않으며, 최적의 다른 알고리즘들이 사용될 수도 있다. 여기서, E는 에러 정보, D는 왜곡 정보,
Figure 112003040445903-pat00043
는 증폭기 파라메터 정보(API), R(eq)은 제1 비트 스트림,
Figure 112003040445903-pat00044
은 추정 심볼 스트림, d(3)는 제1 왜곡 신호 계산에 사용된 회선값, d(5)는 제2 왜곡 신호 계산에 사용된 회선값, P(3) 는 제1 왜곡 신호 계산에 사용된 소정 상수, P(5)는 제2 왜곡 신호 계산에 사용된 소정 상수이다. P(3), 및 P(5)와 같은 소정 상수들은 신호 매핑 형태, 예를 들어, BPSK(binary phase shift keying), QPSK(quadrature phase shift keying), 8-PSK, 16-QAM(quadrature amplitude modulation), 64-QAM, 256-QAM 등에 따라 정해지는 상수들이다. 이값들은 계산되거나 실험적으로으로 얻어진 적절한 값으로 선택된다. 첨자 0,1,...,N-1은 서브캐리어 인덱스(subcarrier index)(k)에 해당한다.
[수학식 6]
Figure 112003040445903-pat00045
Figure 112003040445903-pat00046
[수학식 7]
Figure 112003040445903-pat00047
상기 증폭기 파라메터 정보(API)의 계산에는 하나의 OFDM 심볼을 구성하는 서브캐리어들 각각에 대한 채널 상태 정보(CSI)도 이용되고, [수학식 6]의 적용은 OFDM 심볼마다 수행된다. 즉, 하나의 OFDM 심볼을 구성하는 서브캐리어들 각각에 대한 채널 상태 정보(CSI)가 소정 임계치보다 클때 [수학식 6]가 그대로 이용되지만, 어떤 서브캐이어에 대한 채널 상태 정보(CSI)가 소정 임계치보다 작으면 그 서브 캐이어에 대응하는 [수학식 6] 내의 값들은 배제된다. 예를 들어, 서브캐리어 인덱스(k)가 "0"인 경우에 대응하는 채널 상태 정보(CSI)가 소정 임계치보다 작으면, [수학식 6]대신에 [수학식 8]이 이용된다.
[수학식 8]
Figure 112003040445903-pat00048
상기 제1 왜곡 신호 생성기에서의 제1 회선값(
Figure 112003040445903-pat00049
) 및 상기 제2 왜곡 신호 생성기에서의 제2 회선값(
Figure 112003040445903-pat00050
) 각각은, [수학식 9] 및 [수학식 10]와 같이 나타낼 수 있다. 여기서, d(3)는 제1 왜곡 신호 계산에 사용된 회선값, d(5)는 제2 왜곡 신호 계산에 사용된 회선값,
Figure 112003040445903-pat00051
은 추정 심볼 스트림이다. 또한, 수학 기호 "o"은 두 벡터의 승산(element-by-element multiplication)을 나타내고, 수학 기호 "o^"은 제곱(element-by-element power)을 나타낸다.
[수학식 9]
Figure 112003040445903-pat00052
[수학식 10]
Figure 112003040445903-pat00053
[수학식 9] 및 [수학식 10] 각각과 같이 상기 제1 왜곡 신호 생성기(561)에서의 제1 회선값(
Figure 112003040445903-pat00054
) 및 상기 제2 왜곡 신호 생성기(562)에서의 제2 회선값(
Figure 112003040445903-pat00055
)을 계산하기 위한, 본 발명의 다른 실시예에 따른 다중 캐리어 신호 왜곡 보상 장치(32)가 도 5에 도시되어 있다. 도 5에서 신호 왜곡 계산부(560)를 제외하면, 도 4와 같고, 그 동작도 같다. 다시 말하여, 도 4의 신호 왜곡 계산부(370)는 도 5의 신호 왜곡 계산부(560)로 대체될 수 있다. 도 5를 참조하면, 신호 왜곡 계산부(560)는, 왜곡 정보(
Figure 112003040445903-pat00056
)를 구성하는 제1 왜곡 신호(
Figure 112003040445903-pat00057
) 및 제2 왜곡 신호(
Figure 112003040445903-pat00058
) 각각을 출력하는 제1 왜곡 신호 생성기(561) 및 제2 왜곡 신호 생성기(562)를 구비한다.
상기 제1 왜곡 신호 생성기(561)는, 제1 승산기(73), 제1 제로 추가부(56), 제1 FFT부(58), 제1 자승 계산부(62), 제1 순서 전환부(60), 제2 FFT부(64), 제2 승산기(75), 제1 IFFT부(65), 제1 대역외 제거부(68), 및 제1 감산부(77)를 구비한다. 상기 제1 승산기(73)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00059
)에 소정 제1 상수(P(3))를 승산하여 출력한다. 상기 제1 제로 추가부(56)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00060
)에 제1 제로들을 추가하여 출력한다. 상기 제1 FFT부(58)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00061
)과 상기 제1 제로들로 구성되는 포인트 값들을 제1 고속 푸리에 변환 처리하여 출력한다. 상기 제1 자승 계산부(62)는 상기 제1 고속 푸리에 변환 처리된 값의 자승값을 계산하여 제1 자승값으로 출력한다. 상기 제1 순서 전환부(60)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00062
)의 포인트 값들의 순서를 반대로 전환하여 출력한다. 상기 제2 FFT부(64)는 순서가 반대로 전환된 상기 추정 심볼 스트림(
Figure 112003040445903-pat00063
)과 상기 제1 제로들로 구성되는 포인트 값들을 제2 고속 푸리에 변환 처리하여 출력한다. 상기 제2 승산기(75)는 상기 제1 자승값에 상기 제2 FFT부(64)의 출력값을 승산하여 출력한다. 상기 제1 IFFT부(65)는 상기 제2 승산기(75)의 출력값을 역고속 푸리에 변환 처리하여 제1 회선값(
Figure 112003040445903-pat00064
)을 출력한다. 상기 제1 대역외 제거부(68)는 상기 제1 회선값(
Figure 112003040445903-pat00065
)에서 대역외 성분을 제거하여 출력한다. 상기 제1 감산부(77)는 상기 대 역외 제거부의 출력값에서 상기 제1 승산기(73)의 출력값을 감산하여 상기 제1 왜곡 신호(
Figure 112003040445903-pat00066
)로서 출력한다.
또한, 제2 왜곡 신호 생성기(562)는 제3 승산기(74), 제2 제로 추가부(57), 제3 FFT부(59), 3승 계산부(63), 제2 순서 전환부(61), 제4 FFT부(65), 제2 자승 계산부(651), 제4 승산기(76), 제2 IFFT부(67), 제2 대역외 제거부(69), 및 제2 감산부(78)를 구비한다.
상기 제3 승산기(74)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00067
)에 소정 제2 상수(P(5))를 승산하여 출력한다. 상기 제2 제로 추가부(57)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00068
)에 제2 제로들을 추가하여 출력한다. 상기 제3 FFT부(59)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00069
)과 상기 제2 제로들로 구성되는 포인트 값들을 제3 고속 푸리에 변환 처리하여 출력한다. 상기 3승 계산부(63)는 상기 제3 고속 푸리에 변환 처리된 값의 3승값을 계산하여 출력한다. 상기 제2 순서 전환부(61)는 상기 추정 심볼 스트림(
Figure 112003040445903-pat00070
)의 포인트 값들의 순서를 반대로 전환하여 출력한다. 상기 제4 FFT부(65)는 순서가 반대로 전환된 상기 추정 심볼 스트림(
Figure 112003040445903-pat00071
)과 상기 제2 제로들로 구성되는 포인트 값들을 제4 고속 푸리에 변환 처리하여 출력한다. 상기 제2 자승 계산부(651)는 상기 제4 고속 푸리에 변환 처리된 값의 자승값을 계산하여 제2 자승값으로 출력한다. 상기 제4 승산기(76)는 상기 3승 계산부의 출력값에 상기 제2 자승값을 승산하여 출력한다. 상기 제2 IFFT부(67)는 상기 제4 승산기의 출력 값을 역고속 푸리에 변환 처리하여 제2 회선값(
Figure 112003040445903-pat00072
)을 출력한다. 상기 제2 대역외 제거부(69)는 상기 제2 회선값(
Figure 112003040445903-pat00073
)에서 대역외 성분을 제거하여 출력한다. 상기 제2 감산부(78)는 상기 제2 대역외 제거부의 출력값에서 상기 제3 승산기의 출력값을 감산하여 상기 제2 왜곡 신호(
Figure 112003040445903-pat00074
)로서 출력한다.
결국, 왜곡 보상부(35)가 출력하는 보상 신호(
Figure 112003040445903-pat00075
)는 [수학식 11]과 같고, 이에 따라, [수학식 4]과 같이 입력되는 제1 비트 스트림(Rk (eq))은 보상 신호(
Figure 112003040445903-pat00076
)에 의하여 보상됨으로써, [수학식 12]과 같이 출력 비트 스트림(Rk (comp))으로서 출력된다. [수학식 12]에서 알 수 있듯이, 출력 비트 스트림(Rk (comp))은 HPA에 의한 왜곡 성분이 제거된 신호이고, 노이즈 성분만 약간 존재하는 신호이다. 출력 비트 스트림(Rk (comp))은 후속 단에서 에러 정정 및 디코딩되고, 소정 영상 신호 처리단을 거쳐 표시 장치로 출력된다.
[수학식 11]
Figure 112003040445903-pat00077
[수학식 12]
Figure 112003040445903-pat00078
도 6은 본 발명의 또 다른 실시예에 따른 다중 캐리어 신호 왜곡 보상 장치 의 블록도이다. 도 6을 참조하면, 본 발명의 다른 실시예에 따른 다중 캐리어 신호 왜곡 보상 장치는 도 3의 왜곡 보상 장치(32)에 모드 선택부(70)를 더 구비한다. 모드 선택부(70)를 제외하면, 도 6의 다중 캐리어 신호 왜곡 보상 장치는 도 3내지 도 5에서의 동작과 같다.
예를 들어, 도 3에서 FFT부(20)가 입력 비트 스트림(r)을 고속 푸리에 변환 처리하여 출력할 때, 등화기(30)는 상기 FFT부(20)의 출력 신호를 제1 왜곡 보상하여 제1 보상 비트 스트림(Rk (eq)) 및 채널 상태 정보(CSI)를 출력한다. 이때, 상기 모드 선택부는 모드 신호(MODE)의 논리 상태에 응답하여 상기 제1 보상 비트 스트림(Rk (eq)) 또는 출력 비트 스트림(Rk (comp))을 선택하여 제1 비트 스트림(A)으로서 출력한다. 이에 따라, 도 6의 상기 왜곡 보상 장치는 도 3에서와 같이, 제1 비트 스트림(A)을 처리하여 추정 심볼 스트림(
Figure 112005058152695-pat00079
)을 만들고, 상기 제1 비트 스트림(A) 및 상기 추정 심볼 스트림(
Figure 112005058152695-pat00080
)을 이용하여 계산한 에러 정보(
Figure 112005058152695-pat00081
)와 왜곡 정보(
Figure 112005058152695-pat00082
), 및 상기 채널 상태 정보(CSI)를 최소 자승 알고리즘에 이용하여 증폭기 파라메터 정보(API)를 추정함으로써, 상기 제1 비트 스트림(A)으로부터 상기 왜곡 정보(
Figure 112005058152695-pat00083
) 및 상기 증폭기 파라메터 정보(API)를 이용하여 계산한 보상 신호(
Figure 112005058152695-pat00084
)를 감산하여 감산 결과를 출력 비트 스트림(Rk (comp))으로서 출력한다. 여기서, 상기 모드 선택부가 상기 제1 보상 비트 스트림(Rk (eq))을 상기 제1 비트 스트림(A)으로서 출력할 때에만, 상기 왜곡 보상 장치(32)는 상기 증폭기 파라메터 정보(API)를 업데이트하고, 상기 출력 비트 스트림(Rk (comp))은 상기 모드 선택부로 되먹임되어 최소한 한 번 이상 상기 왜곡 보상 장치(32)에서 재보상된다. 또한, 상기 모드 신호(MODE)는 재보상 횟수를 제어하는 신호로서, 상기 모드 신호(MODE)가 제1 논리 상태(논리 로우 상태)이면 재보상되지 않는 경우이고, 상기 모드 신호(MODE)가 제2 논리 상태(논리 하이 상태)이면 재보상되는 경우이다.
도 7은 AWGN(additive white Gaussian noise) 채널을 통하여 전송된 다중 캐리어 신호에 본 발명에 따른 다중 캐리어 신호 왜곡 보상 장치(32)를 적용한 경우의 시뮬레이션 결과를 나타내는 그래프이다. 도 8은 다중 경로 레이레이(Rayleigh) 채널을 통하여 전송된 다중 캐리어 신호에 본 발명에 따른 다중 캐리어 신호 왜곡 보상 장치(32)를 적용한 경우의 시뮬레이션 결과를 나타내는 그래프이다. 이 시뮬레이션 결과들은 2048 서브 캐리어와 171 파일럿 서브 캐리어를 가지는 64-QAM OFDM 시스템에 대한 것이다. 도 7 및 도 8에 도시된 바와 같이, 도 6의 왜곡 보상 장치가 사용된 경우에, 일반적인 수신기(conventional receiver)에 비하여 훨씬 성능 개선이 있음을 알 수 있다. 또한, 도 6에서 출력 비트 스트림(Rk (comp))이 모드 선택부(70)로 되먹임되어 재보상(iteration)될 때마다 더 큰 성능 개선이 이루어짐을 알 수 있다.
위에서 기술한 바와 같이, 본 발명의 일실시예에 따른 다중 캐리어 신호 수신기는, 제1 비트 스트림(Rk (eq))을 처리하여 추정 심볼 스트림(
Figure 112003040445903-pat00085
)을 만들고, 상기 제1 비트 스트림(Rk (eq)) 및 상기 추정 심볼 스트림(
Figure 112003040445903-pat00086
)을 이용하여 계산한 에러 정보(
Figure 112003040445903-pat00087
)와 왜곡 정보(
Figure 112003040445903-pat00088
), 및 상기 채널 상태 정보(CSI)를 최소 자승 알고리즘에 이용하여 증폭기 파라메터 정보(API)를 추정함으로써, 상기 제1 비트 스트림(Rk (eq))으로부터 상기 왜곡 정보(
Figure 112003040445903-pat00089
) 및 상기 증폭기 파라메터 정보(API)를 이용하여 계산한 보상 신호(
Figure 112003040445903-pat00090
)를 감산하여 감산 결과를 출력 비트 스트림(Rk (comp))으로서 출력하는 왜곡 보상 장치(32)를 구비한다. 이에 따라 후속 디코딩 처리단을 거쳐 SER을 향상시킨 복조 신호을 얻을 수 있게한다. 또한, 모드 선택부를 구비하여 출력 비트 스트림(Rk (comp))을 여러번 재보상 함으로써 더 큰 시스템 성능 개선을 이룰 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 다중 캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어 신호 수신기는, HPA의 정확한 전달함수를 알지 못하고, 송신시 부가 정보나 특별한 훈련 신호를 전송하지 않더라도, 수신되는 신호로부터 HPA 모델에 대한 파라메터를 추출하여, 수신된 다중 캐리어 신호의 비선형적 왜곡을 보상한다. 따라서, 다양한 전달함수를 가지는 HPA에 의하여 전송된, OFDM 신호와 같은 다중 캐리어 신호에 적응하여 비선형적 왜곡을 보상하고, 이에 따라 SER을 향상시킨 복조 신호(demodulation signal)를 얻을 수 있는 효과가 있다.

Claims (22)

  1. 에러 정보, 왜곡 정보, 및 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 전송 파라메터 추정부; 및
    입력 비트 스트림을 처리하여 생성되는 제1 비트 스트림을 처리하여 추정 심볼 스트림을 만들고, 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 상기 에러 정보 및 상기 왜곡 정보를 계산하여 출력하며, 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력하는 왜곡 보상부를 구비하는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  2. 모드 신호의 논리 상태에 응답하여 입력 비트 스트림 또는 출력 비트 스트림을 선택하여 제1 비트 스트림으로서 출력하는 모드 선택부;
    상기 모드 선택부가 상기 입력 비트 스트림을 상기 제1 비트 스트림으로서 출력할 때에만, 에러 정보, 왜곡 정보, 및 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 전송 파라메터 추정부; 및
    상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 만들고, 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 상기 에러 정보 및 상기 왜곡 정보를 계산하여 출력하며, 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 상기 출력 비트 스트림으로서 출력하는 왜곡 보상부를 구비하고,
    상기 출력 비트 스트림은 상기 모드 선택부로 되먹임되어 최소한 한 번 이상 상기 왜곡 보상부에서 재보상되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 왜곡 보상부는,
    상기 제1 비트 스트림을 디매핑 처리하고 및 파일럿을 삽입하여 상기 추정 심볼 스트림을 출력하는 디매핑 및 파일럿 삽입부;
    상기 제1 비트 스트림으로부터 상기 추정 심볼 스트림을 감산하여 상기 에러 정보를 출력하는 제1 감산부;
    상기 추정 심볼 스트림을 이용하여 상기 왜곡 정보를 계산하여 출력하는 신호 왜곡 계산부;
    상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 상기 보상 신호를 계산하여 출력하는 보상 신호 출력부; 및
    상기 제1 비트 스트림으로부터 상기 보상 신호를 감산하여 상기 출력 비트 스트림을 출력하는 제2 감산부를 구비하는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  4. 제 3항에 있어서, 상기 신호 왜곡 계산부는,
    상기 왜곡 정보를 구성하는 다수의 왜곡 신호들 각각을 출력하는 왜곡 신호 생성기들을 구비하고, 상기 왜곡 신호 생성기들 각각은,
    상기 추정 심볼 스트림에 소정 상수를 승산하여 출력하는 승산기;
    상기 추정 심볼 스트림에 대하여 소정 회선값을 계산하여 출력하는 회선 연산부; 및
    상기 소정 회선값으로부터 상기 승산기의 출력 신호를 감산하여 왜곡 신호를 출력하는 감산기를 구비하는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  5. 제 3항에 있어서, 상기 신호 왜곡 계산부는,
    상기 추정 심볼 스트림을 입력받아 제1 왜곡 신호를 출력하는 제1 왜곡 신호 생성기 및 상기 추정 심볼 스트림을 입력받아 제2 왜곡 신호를 출력하는 제2 왜곡 신호 생성기를 구비하는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  6. 제 5항에 있어서, 상기 제1 왜곡 신호 생성기는,
    상기 추정 심볼 스트림에 소정 제1 상수를 승산하여 출력하는 제1 승산기;
    상기 추정 심볼 스트림에 제1 제로들을 추가하여 출력하는 제1 제로 추가부;
    상기 추정 심볼 스트림과 상기 제1 제로들로 구성되는 포인트 값들을 제1 고속 푸리에 변환 처리하여 출력하는 제1 FFT부;
    상기 제1 고속 푸리에 변환 처리된 값의 자승값을 계산하여 제1 자승값으로 출력하는 제1 자승 계산부;
    상기 추정 심볼 스트림의 포인트 값들의 순서를 반대로 전환하여 출력하는 제1 순서 전환부;
    순서가 반대로 전환된 상기 추정 심볼 스트림과 상기 제1 제로들로 구성되는 포인트 값들을 제2 고속 푸리에 변환 처리하여 출력하는 제2 FFT부;
    상기 제1 자승값에 상기 제2 FFT부의 출력값을 승산하여 출력하는 제2 승산기;
    상기 제2 승산기의 출력값을 역고속 푸리에 변환 처리하여 제1 회선값을 출력하는 제1 IFFT부;
    상기 제1 회선값에서 대역외 성분을 제거하여 출력하는 제1 대역외 제거부; 및
    상기 제1 대역외 제거부의 출력값에서 상기 제1 승산기의 출력값을 감산하여 상기 제1 왜곡 신호로서 출력하는 제1 감산부를 구비하는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  7. 제 6항에 있어서, 상기 제2 왜곡 신호 생성기는,
    상기 추정 심볼 스트림에 소정 제2 상수를 승산하여 출력하는 제3 승산기;
    상기 추정 심볼 스트림에 제2 제로들을 추가하여 출력하는 제2 제로 추가부;
    상기 추정 심볼 스트림과 상기 제2 제로들로 구성되는 포인트 값들을 제3 고속 푸리에 변환 처리하여 출력하는 제3 FFT부;
    상기 제3 고속 푸리에 변환 처리된 값의 3승값을 계산하여 출력하는 3승 계산부;
    상기 추정 심볼 스트림의 포인트 값들의 순서를 반대로 전환하여 출력하는 제2 순서 전환부;
    순서가 반대로 전환된 상기 추정 심볼 스트림과 상기 제2 제로들로 구성되는 포인트 값들을 제4 고속 푸리에 변환 처리하여 출력하는 제4 FFT부;
    상기 제4 고속 푸리에 변환 처리된 값의 자승값을 계산하여 제2 자승값으로 출력하는 제2 자승 계산부;
    상기 3승 계산부의 출력값에 상기 제2 자승값을 승산하여 출력하는 제4 승산기;
    상기 제4 승산기의 출력값을 역고속 푸리에 변환 처리하여 제2 회선값을 출 력하는 제2 IFFT부;
    상기 제2 회선값에서 대역외 성분을 제거하여 출력하는 제2 대역외 제거부; 및
    상기 제2 대역외 제거부의 출력값에서 상기 제3 승산기의 출력값을 감산하여 상기 제2 왜곡 신호로서 출력하는 제2 감산부를 구비하는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  8. 제 4항에 있어서, 상기 왜곡 신호 생성기들이,
    제1 왜곡 신호 생성기 및 제2 왜곡 신호 생성기로 구성된 경우에, 상기 증폭기 파라메터 정보는, 수학식들,
    Figure 112003040445903-pat00091
    Figure 112003040445903-pat00092
    Figure 112003040445903-pat00093
    (여기서, E는 에러 정보, D는 왜곡 정보,
    Figure 112003040445903-pat00094
    는 증폭기 파라메터 정보, R(eq)은 제1 비트 스트림,
    Figure 112003040445903-pat00095
    은 추정 심볼 스트림, d(3)는 제1 왜곡 신호 계산에 사용된 회선값, d(5)는 제2 왜곡 신호 계산에 사용된 회선값, P(3)는 제1 왜곡 신호 계산에 사용된 소정 상수, P(5)는 제2 왜곡 신호 계산에 사용된 소정 상수, 첨자 0,1,...,N-1은 서브캐리어 인덱스)
    에 의하여 계산되고, 상기 채널 상태 정보가 소정 임계치보다 작은 경우의 서브 캐이어에 대응하는 값들은 상기 수학식들에서 배제되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  9. 제 8항에 있어서, 상기 제1 왜곡 신호 생성기의 회선값 및 상기 제2 왜곡 신호 생성기의 회선값 각각은, 수학식들
    Figure 112003040445903-pat00096
    Figure 112003040445903-pat00097
    (여기서, d(3)는 제1 왜곡 신호 계산에 사용된 회선값, d(5)는 제2 왜곡 신호 계산에 사용된 회선값,
    Figure 112003040445903-pat00098
    은 추정 심볼 스트림)
    에 의하여 계산되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 장치.
  10. 입력 비트 스트림을 고속 푸리에 변환 처리하여 출력하는 FFT부;
    상기 FFT부의 출력 신호를 제1 왜곡 보상하여 제1 비트 스트림 및 채널 상태 정보를 출력하는 등화기; 및
    상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 만들고, 상기 제1 비 트 스트림 및 상기 추정 심볼 스트림을 이용하여 계산한 에러 정보와 왜곡 정보, 및 상기 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 추정함으로써, 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력하는 왜곡 보상 장치를 구비하는 것을 특징으로 하는 다중 캐리어 신호 수신기.
  11. 입력 비트 스트림을 고속 푸리에 변환 처리하여 출력하는 FFT부;
    상기 FFT부의 출력 신호를 제1 왜곡 보상하여 제1 보상 비트 스트림 및 채널 상태 정보를 출력하는 등화기;
    모드 신호의 논리 상태에 응답하여 상기 제1 보상 비트 스트림 또는 출력 비트 스트림을 선택하여 제1 비트 스트림으로서 출력하는 모드 선택부; 및
    상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 만들고, 상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 계산한 에러 정보와 왜곡 정보, 및 상기 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 추정함으로써, 상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력하는 왜곡 보상 장치를 구비하고,
    상기 모드 선택부가 상기 제1 보상 비트 스트림을 상기 제1 비트 스트림으로서 출력할 때에만, 상기 왜곡 보상 장치는 상기 증폭기 파라메터 정보를 업데이트 하고, 상기 출력 비트 스트림은 상기 모드 선택부로 되먹임되어 최소한 한 번 이상 상기 왜곡 보상 장치에서 재보상되는 것을 특징으로 하는 다중 캐리어 신호 수신기.
  12. 입력 비트 스트림을 처리하여 생성되는 제1 비트 스트림을 처리하여 추정 심볼 스트림을 생성하는 단계;
    상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 에러 정보 및 왜곡 정보를 계산하여 출력하는 단계;
    상기 에러 정보, 상기 왜곡 정보, 및 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 단계; 및
    상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력하는 단계를 구비하는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  13. 모드 신호의 논리 상태에 응답하여 입력 비트 스트림 또는 출력 비트 스트림을 선택하여 제1 비트 스트림으로서 출력하는 단계;
    상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 생성하는 단계;
    상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 에러 정보 및 왜곡 정보를 계산하여 출력하는 단계;
    상기 입력 비트 스트림이 상기 제1 비트 스트림으로서 출력될 때에만, 상기 에러 정보, 상기 왜곡 정보, 및 채널 상태 정보를 소정 알고리즘에 이용하여 증폭 기 파라메터 정보를 계산하여 출력하는 단계; 및
    상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 상기 출력 비트 스트림으로서 출력하는 단계를 구비하고,
    상기 출력 비트 스트림은 상기 제1 비트 스트림으로서 되먹임되어 최소한 한 번 이상 재보상되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  14. 제 12항 또는 제 13항에 있어서, 상기 출력 비트 스트림은,
    상기 제1 비트 스트림을 디매핑 처리하고 및 파일럿을 삽입하여 상기 추정 심볼 스트림을 출력하는 단계;
    상기 제1 비트 스트림으로부터 상기 추정 심볼 스트림을 감산하여 상기 에러 정보를 출력하는 단계;
    상기 추정 심볼 스트림을 이용하여 상기 왜곡 정보를 계산하여 출력하는 단계;
    상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 상기 보상 신호를 계산하여 출력하는 단계; 및
    상기 제1 비트 스트림으로부터 상기 보상 신호를 감산하여 상기 출력 비트 스트림을 출력하는 단계를 구비하여 계산되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  15. 제 13항에 있어서, 상기 왜곡 정보는,
    다수의 왜곡 신호들로 구성되어 있고, 상기 왜곡 신호들 각각은,
    상기 추정 심볼 스트림에 소정 상수를 승산하여 출력하는 단계;
    상기 추정 심볼 스트림에 대하여 소정 회선값을 계산하여 출력하는 단계; 및
    상기 소정 회선값으로부터 상기 승산 결과를 감산하여 왜곡 신호를 출력하는 단계를 구비하여 계산되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  16. 제 13항에 있어서, 상기 왜곡 정보에는,
    상기 추정 심볼 스트림을 처리하여 생성되는 제1 왜곡 신호 및 상기 추정 심볼 스트림을 처리하여 생성되는 제2 왜곡 신호가 포함되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  17. 제 16항에 있어서, 상기 제1 왜곡 신호는,
    상기 추정 심볼 스트림에 소정 제1 상수를 제1 승산하여 출력하는 단계;
    상기 추정 심볼 스트림에 제1 제로들을 추가하여 출력하는 단계;
    상기 추정 심볼 스트림과 상기 제1 제로들로 구성되는 포인트 값들을 제1 고속 푸리에 변환 처리하여 출력하는 단계;
    상기 제1 고속 푸리에 변환 처리된 값의 자승값을 계산하여 제1 자승값으로 출력하는 단계;
    상기 추정 심볼 스트림의 포인트 값들의 순서를 반대로 전환하여 출력하는 단계;
    순서가 반대로 전환된 상기 추정 심볼 스트림과 상기 제1 제로들로 구성되는 포인트 값들을 제2 고속 푸리에 변환 처리하여 출력하는 단계;
    상기 제1 자승값에 상기 제2 고속 푸리에 변환 처리된 결과를 제2 승산하여 출력하는 단계;
    상기 제2 승산 결과를 역고속 푸리에 변환 처리하여 제1 회선값을 출력하는 단계;
    상기 제1 회선값에서 대역외 성분을 제거하여 출력하는 단계; 및
    상기 대역외 성분이 제거된 결과에서 상기 제1 승산 결과를 감산하여 상기 제1 왜곡 신호로서 출력하는 단계를 구비하여 계산되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  18. 제 16항에 있어서, 상기 제2 왜곡 신호는,
    상기 추정 심볼 스트림에 소정 제2 상수를 제3 승산하여 출력하는 단계;
    상기 추정 심볼 스트림에 제2 제로들을 추가하여 출력하는 단계;
    상기 추정 심볼 스트림과 상기 제2 제로들로 구성되는 포인트 값들을 제3 고속 푸리에 변환 처리하여 출력하는 단계;
    상기 제3 고속 푸리에 변환 처리된 값의 3승값을 계산하여 출력하는 단계;
    상기 추정 심볼 스트림의 포인트 값들의 순서를 반대로 전환하여 출력하는 단계;
    순서가 반대로 전환된 상기 추정 심볼 스트림과 상기 제2 제로들로 구성되는 포인트 값들을 제4 고속 푸리에 변환 처리하여 출력하는 단계;
    상기 제4 고속 푸리에 변환 처리된 값의 자승값을 계산하여 제2 자승값으로 출력하는 단계;
    상기 3승값에 상기 제2 자승값을 제4 승산하여 출력하는 단계;
    상기 제4 승산 결과를 역고속 푸리에 변환 처리하여 제2 회선값을 출력하는 단계;
    상기 제2 회선값에서 대역외 성분을 제거하여 출력하는 단계; 및
    상기 제2 회선값에서 대역외 성분이 제거된 결과에서 상기 제3 승산 결과를 감산하여 상기 제2 왜곡 신호로서 출력하는 단계를 구비하여 계산되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  19. 제 15항에 있어서, 상기 왜곡 정보가,
    제1 왜곡 신호 및 제2 왜곡 신호로 구성된 경우에, 상기 증폭기 파라메터 정보는, 수학식들,
    Figure 112003040445903-pat00099
    Figure 112003040445903-pat00100
    Figure 112003040445903-pat00101
    (여기서, E는 에러 정보, D는 왜곡 정보,
    Figure 112003040445903-pat00102
    는 증폭기 파라메터 정보, R(eq)은 제1 비트 스트림,
    Figure 112003040445903-pat00103
    은 추정 심볼 스트림, d(3)는 제1 왜곡 신호 계산에 사용된 회선값, d(5)는 제2 왜곡 신호 계산에 사용된 회선값, P(3)는 제1 왜곡 신호 계산에 사용된 소정 상수, P(5)는 제2 왜곡 신호 계산에 사용된 소정 상수첨자 0,1,...,N-1은 서브캐리어 인덱스)
    에 의하여 계산되고, 상기 채널 상태 정보가 소정 임계치보다 작은 경우의 서브 캐이어에 대응하는 값들은 상기 수학식들에서 배제되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  20. 제 19항에 있어서, 상기 제1 왜곡 신호 계산에 사용된 회선값 및 상기 제2 왜곡 신호 계산에 사용된 회선값 각각은, 수학식들
    Figure 112003040445903-pat00104
    Figure 112003040445903-pat00105
    (여기서, d(3)는 제1 왜곡 신호 계산에 사용된 회선값, d(5)는 제2 왜곡 신호 계산에 사용된 회선값,
    Figure 112003040445903-pat00106
    은 추정 심볼 스트림)
    에 의하여 계산되는 것을 특징으로 하는 다중 캐리어 신호 왜곡 보상 방법.
  21. 입력 비트 스트림을 고속 푸리에 변환 처리하여 출력하는 단계;
    상기 고속 푸리에 변환 처리된 결과를 제1 왜곡 보상하여 제1 비트 스트림 및 채널 상태 정보를 출력하는 단계;
    제1 비트 스트림을 처리하여 추정 심볼 스트림을 생성하는 단계;
    상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 에러 정보 및 왜곡 정보를 계산하여 출력하는 단계;
    상기 에러 정보, 상기 왜곡 정보, 및 상기 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 단계; 및
    상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 출력 비트 스트림으로서 출력하는 단계를 구비하는 것을 특징으로 하는 다중 캐리어 신호 복조 방법.
  22. 입력 비트 스트림을 고속 푸리에 변환 처리하여 출력하는 단계;
    상기 고속 푸리에 변환 처리된 결과를 제1 왜곡 보상하여 제1 보상 비트 스트림 및 채널 상태 정보를 출력하는 단계;
    모드 신호의 논리 상태에 응답하여 상기 제1 보상 비트 스트림 또는 출력 비트 스트림을 선택하여 제1 비트 스트림으로서 출력하는 단계;
    상기 제1 비트 스트림을 처리하여 추정 심볼 스트림을 생성하는 단계;
    상기 제1 비트 스트림 및 상기 추정 심볼 스트림을 이용하여 에러 정보 및 왜곡 정보를 계산하여 출력하는 단계;
    상기 에러 정보, 상기 왜곡 정보, 및 상기 채널 상태 정보를 소정 알고리즘에 이용하여 증폭기 파라메터 정보를 계산하여 출력하는 단계; 및
    상기 제1 비트 스트림으로부터 상기 왜곡 정보 및 상기 증폭기 파라메터 정보를 이용하여 계산한 보상 신호를 감산하여 감산 결과를 상기 출력 비트 스트림으로서 출력하는 단계를 구비하고,
    상기 제1 보상 비트 스트림이 상기 제1 비트 스트림으로서 출력될 때에만, 상기 증폭기 파라메터 정보가 업데이트되고, 상기 출력 비트 스트림은 상기 제1 비트 스트림으로서 되먹임되어 최소한 한 번 이상 재보상되는 것을 특징으로 하는 다중 캐리어 신호 복조 방법.
KR1020030075574A 2003-10-28 2003-10-28 다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어신호 수신기, 및 그 방법 Expired - Fee Related KR100555520B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030075574A KR100555520B1 (ko) 2003-10-28 2003-10-28 다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어신호 수신기, 및 그 방법
US10/940,317 US7499509B2 (en) 2003-10-28 2004-09-14 Receiver for compensating nonlinearly distorted multicarrier signals
JP2004312945A JP4510582B2 (ja) 2003-10-28 2004-10-27 多重キャリア信号の非線形的歪曲を補償する受信機及び方法
CNB2004100896025A CN100539572C (zh) 2003-10-28 2004-10-28 用于对非线性失真的多载波信号进行补偿的接收机
GB0423971A GB2407950B (en) 2003-10-28 2004-10-28 Receiver for compensating nonlinearly distorted multicarrier signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030075574A KR100555520B1 (ko) 2003-10-28 2003-10-28 다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어신호 수신기, 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050040382A KR20050040382A (ko) 2005-05-03
KR100555520B1 true KR100555520B1 (ko) 2006-03-03

Family

ID=33516456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030075574A Expired - Fee Related KR100555520B1 (ko) 2003-10-28 2003-10-28 다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어신호 수신기, 및 그 방법

Country Status (5)

Country Link
US (1) US7499509B2 (ko)
JP (1) JP4510582B2 (ko)
KR (1) KR100555520B1 (ko)
CN (1) CN100539572C (ko)
GB (1) GB2407950B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046370A1 (ja) * 2005-10-17 2007-04-26 Hitachi Kokusai Electric Inc. 非線形歪検出方法及び歪補償増幅装置
US8121216B2 (en) * 2006-01-24 2012-02-21 Nec Corporation Channel estimation device, equalization device, and radio system
FR2904711B1 (fr) 2006-08-04 2008-12-19 Commissariat Energie Atomique Procede de compensation numerique de non linearites dans un systeme de communication et dispositif recepteur
US8045649B2 (en) * 2008-02-25 2011-10-25 Himax Technologies Limited Carrier recovery system and carrier recovery method
KR101271128B1 (ko) 2009-08-20 2013-06-04 경상대학교산학협력단 3차원 직교주파수분할다중화 장치
JP5505082B2 (ja) * 2010-05-25 2014-05-28 富士通株式会社 受信装置、リニアライザおよび歪み補償方法
US8599958B2 (en) 2010-09-29 2013-12-03 Siklu Communication ltd. Ultra-high-bandwidth low-power-consumption wireless communication systems
US8416836B2 (en) * 2010-09-29 2013-04-09 Siklu Communication ltd. Using OFDM to correct distortions in ultra-wide-band radios operating over flat millimeter-wave channels
CN104769875B (zh) 2012-06-20 2018-07-06 安华高科技通用Ip(新加坡)公司 采用正交频分复用的高频谱效率传输
US8873612B1 (en) 2012-06-20 2014-10-28 MagnaCom Ltd. Decision feedback equalizer with multiple cores for highly-spectrally-efficient communications
US8781008B2 (en) * 2012-06-20 2014-07-15 MagnaCom Ltd. Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing
US9118519B2 (en) 2013-11-01 2015-08-25 MagnaCom Ltd. Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator
US9130637B2 (en) 2014-01-21 2015-09-08 MagnaCom Ltd. Communication methods and systems for nonlinear multi-user environments
CN103929212B (zh) * 2014-04-21 2016-08-24 电子科技大学 一种宽带接收机非线性盲辨识及补偿方法
US9496900B2 (en) 2014-05-06 2016-11-15 MagnaCom Ltd. Signal acquisition in a multimode environment
US8891701B1 (en) * 2014-06-06 2014-11-18 MagnaCom Ltd. Nonlinearity compensation for reception of OFDM signals
JP2016032127A (ja) 2014-07-25 2016-03-07 富士通株式会社 無線通信システム、歪補償装置、及び歪補償方法
US9246523B1 (en) 2014-08-27 2016-01-26 MagnaCom Ltd. Transmitter signal shaping
US9191247B1 (en) 2014-12-09 2015-11-17 MagnaCom Ltd. High-performance sequence estimation system and method of operation
US9716603B2 (en) * 2015-06-08 2017-07-25 Multiphy Ltd. Framing scheme for continuous optical transmission systems
CN105007243B (zh) * 2015-06-25 2018-02-27 华南理工大学 基于判决门限的最优导频位置插入方法及装置
EP3404880B1 (en) * 2016-03-18 2023-01-25 Huawei Technologies Co., Ltd. Signal processing method and related device
US10218546B2 (en) * 2016-09-21 2019-02-26 Cable Television Laboratories, Inc. Systems and methods for nonlinear distortion discovery in active carriers
EP3370160A1 (en) 2017-03-03 2018-09-05 Nxp B.V. Adapting number of data points processed in parallel to match size of decomposed ffts
EP3370161B1 (en) * 2017-03-03 2020-06-24 Nxp B.V. Adapting the processing of decomposed ffts to match the number of data points processed in parallel
CN110393032B (zh) * 2017-03-08 2023-07-25 瑞典爱立信有限公司 功率放大器感知用户调度
CN119891975A (zh) * 2025-03-31 2025-04-25 成都亘波雷达科技有限公司 一种用于功率放大器的频域预畸变方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024332A (ko) * 1997-08-30 1999-04-06 구자홍 오에프디엠(ofdm) 수신장치
KR20000041863A (ko) * 1998-12-23 2000-07-15 구자홍 디지털 티브이(digital tv)의 캐리어 복구장치
EP1317107A1 (en) * 2001-11-30 2003-06-04 Motorola, Inc. Power amplifier transient compensation in OFDM systems
WO2003084163A1 (en) * 2002-03-26 2003-10-09 Intel Corporation A multiple channel wireless receiver

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1313906B1 (it) 1999-06-15 2002-09-26 Cit Alcatel Precorrezione digitale adattiva di non-linearita' introdotte daamplicatori di potenza.
JP3587119B2 (ja) 2000-03-08 2004-11-10 日本電気株式会社 Ｏｆｄｍ伝送用非線形歪補償回路
US6907092B1 (en) * 2000-07-14 2005-06-14 Comsys Communication & Signal Processing Ltd. Method of channel order selection and channel estimation in a wireless communication system
US6545535B2 (en) 2000-10-12 2003-04-08 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for reducing distortion
JP3554819B2 (ja) * 2001-03-29 2004-08-18 独立行政法人情報通信研究機構 増幅器の非線形特性測定方法および非線形特性測定装置
US7142616B2 (en) * 2001-04-09 2006-11-28 Matsushita Electric Industrial Co., Ltd. Front end processor for data receiver and nonlinear distortion equalization method
JP4459507B2 (ja) * 2001-04-09 2010-04-28 パナソニック株式会社 非線形歪等化回路、非線形歪等化方法
JP3898538B2 (ja) * 2002-03-20 2007-03-28 三菱電機株式会社 マルチキャリアｃｄｍａ受信装置
KR100447201B1 (ko) * 2002-08-01 2004-09-04 엘지전자 주식회사 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기
US7369633B2 (en) * 2003-06-13 2008-05-06 The Directv Group, Inc. Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems
US8218615B2 (en) * 2005-03-29 2012-07-10 Qualcomm Incorporated Method and apparatus for block-wise decision-feedback equalization for wireless communication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024332A (ko) * 1997-08-30 1999-04-06 구자홍 오에프디엠(ofdm) 수신장치
KR20000041863A (ko) * 1998-12-23 2000-07-15 구자홍 디지털 티브이(digital tv)의 캐리어 복구장치
EP1317107A1 (en) * 2001-11-30 2003-06-04 Motorola, Inc. Power amplifier transient compensation in OFDM systems
WO2003084163A1 (en) * 2002-03-26 2003-10-09 Intel Corporation A multiple channel wireless receiver

Also Published As

Publication number Publication date
CN1612560A (zh) 2005-05-04
US7499509B2 (en) 2009-03-03
JP2005136995A (ja) 2005-05-26
JP4510582B2 (ja) 2010-07-28
GB0423971D0 (en) 2004-12-01
KR20050040382A (ko) 2005-05-03
GB2407950A (en) 2005-05-11
GB2407950B (en) 2007-02-28
CN100539572C (zh) 2009-09-09
US20050089125A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
KR100555520B1 (ko) 다중 캐리어 신호의 비선형적 왜곡을 보상하는 다중캐리어 신호 왜곡 보상 장치, 이를 구비한 다중 캐리어신호 수신기, 및 그 방법
KR100505694B1 (ko) 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
EP1418720B1 (en) Receiving apparatus in OFDM transmission system
JP4523294B2 (ja) 通信装置
KR100555508B1 (ko) 직교 주파수 분할 다중 수신 시스템에서의 임펄스 잡음억제 회로 및 방법
JP4495159B2 (ja) 無線通信システムのための周波数領域等化器
EP2356786B1 (en) Receiver with ici noise estimation
EP1559252A1 (en) Channel estimation using the guard interval of a multicarrier signal
KR100738350B1 (ko) Ｏｆｄｍ 통신시스템에서 위상잡음 보상을 위한 등화기 및그 방법
Oka et al. IQ imbalance estimation and compensation schemes based on time‐frequency interferometry for OFDM
Gomes et al. Iterative FDE design for LDPC-coded magnitude modulation schemes
KR100874012B1 (ko) 이동통신 시스템에서 심벌간 간섭 제거 장치 및 그 방법
JP4185557B1 (ja) 有線通信システムにおける復号のためのデータシンボルのデマッピング方法
Chi et al. Effects of channel estimation error and nonlinear HPA on the performance of OFDM in Rayleigh channels with application to 802.11 n WLAN
KR20150049687A (ko) 직교주파수 분할다중 수신기의 잔여 주파수 옵셋 보상 장치 및 방법
Al-Dalakta et al. Interference cancellation for OFDM systems with hierarchical modulation over non-linear satellite channels
Wasinpornchai et al. Combating nonlinear distortion in OFDM systems
HK1107882B (en) Receiver-site restoration of clipped signal peaks
HK1107882A1 (zh) 限幅信號峰值的接收機處恢復

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031028

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050817

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090202

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110131

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120131

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130131

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150202

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20200131

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20210128

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20220126

Start annual number: 17

End annual number: 17

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231204