KR100555310B1 - Electro-luminescence display and its driving method - Google Patents
Electro-luminescence display and its driving method Download PDFInfo
- Publication number
- KR100555310B1 KR100555310B1 KR20030099751A KR20030099751A KR100555310B1 KR 100555310 B1 KR100555310 B1 KR 100555310B1 KR 20030099751 A KR20030099751 A KR 20030099751A KR 20030099751 A KR20030099751 A KR 20030099751A KR 100555310 B1 KR100555310 B1 KR 100555310B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- voltage
- driving
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005401 electroluminescence Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 125
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- 238000004020 luminiscence type Methods 0.000 claims abstract 2
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 101100068676 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) gln-1 gene Proteins 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 일렉트로-루미네센스 셀 구동용 박막 트랜지스터의 열화를 방지함과 아울러 문턱전압을 보상하여 화질 저하를 방지할 수 있도록 한 일렉트로-루미네센스 표시장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electro-luminescence display device and a driving method thereof capable of preventing deterioration of a thin film transistor for driving an electro-luminescence cell and compensating a threshold voltage to prevent image degradation.
본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치는 공급 전압원과 기저전압원 사이에 접속된 일렉트로-루미네센스 셀과, 상기 일렉트로-루미네센스 셀과 상기 기저전압원 사이에 접속되어 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급전압원으로부터의 전류를 제어하는 구동용 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 게이트 단자와 상기 기저전압원 사이에 접속되는 스토리지 커패시터와, 데이터 라인으로부터 공급되는 공급전압을 이용하여 상기 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하는 제 1 패스와, 상기 데이터 라인으로부터 공급되는 데이터 전압에 상기 구동용 박막 트랜지스터의 문턱전압을 보상하여 상기 스토리지 커패시터로 공급하는 제 2 패스와, 상기 일렉트로-루미네센스 셀을 경유하여 상기 공급 전압원으로부터 상기 기저전압원으로 흐르는 전류량이 제어되도록 상기 스토리지 커패시터의 보상된 데이터 전압을 상기 구동용 박막 트랜지스터에 공급하는 제 3 패스를 구비하는 것을 특징으로 한다.An electroluminescent display device according to an embodiment of the present invention is an electroluminescence cell connected between a supply voltage source and a base voltage source, and is connected between the electro-luminescence cell and the base voltage source and is connected to the electro-luminescence display device. A driving thin film transistor for controlling a current from the supply voltage source via the luminescence cell, a storage capacitor connected between the gate terminal of the driving thin film transistor and the base voltage source, and a supply voltage supplied from a data line. A first pass for supplying a reverse bias voltage to the driving thin film transistor, a second pass for compensating a threshold voltage of the driving thin film transistor and supplying the data voltage supplied from the data line to the storage capacitor; The ball via the electro-luminescence cell Such that the amount of current flowing through the control by the ground voltage source from the voltage source is characterized in that a third path for supplying the compensated data voltage on the storage capacitor to the driving thin film transistor.
Description
도 1은 종래의 일렉트로-루미네센스 표시장치를 개략적으로 나타내는 도면. 1 is a schematic view of a conventional electro-luminescence display.
도 2는 도 1에 도시된 화소셀을 상세히 나타내는 도면. FIG. 2 is a diagram illustrating the pixel cell of FIG. 1 in detail; FIG.
도 3a 및 도 3b는 비정질 실리콘은 원자 배열을 나타내는 도면. 3A and 3B show amorphous silicon showing an atomic arrangement.
도 4는 종래의 다른 일렉트로-루미네센스 표시장치의 화소셀을 나타내는 도면. 4 illustrates a pixel cell of another conventional electro-luminescence display.
도 5는 도 4에 도시된 화소셀을 구동시키기 위한 구동 파형도.FIG. 5 is a driving waveform diagram for driving the pixel cell shown in FIG. 4; FIG.
도 6은 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치의 화소셀을 나타내는 도면.6 illustrates a pixel cell of an electro-luminescence display according to an exemplary embodiment of the present invention.
도 7은 도 6에 도시된 화소셀을 구동시키기 위한 구동 파형도.FIG. 7 is a driving waveform diagram for driving the pixel cell shown in FIG. 6;
도 8은 도 7에 도시된 P1 구간에서의 구동 파형에 의한 화소셀의 구동 상태를 나타내는 도면.FIG. 8 is a diagram illustrating a driving state of a pixel cell by driving waveforms in a section P1 illustrated in FIG. 7.
도 9는 도 7에 도시된 P2 구간에서의 구동 파형에 의한 화소셀의 구동 상태를 나타내는 도면.FIG. 9 is a diagram illustrating a driving state of a pixel cell by driving waveforms in a P2 section shown in FIG. 7;
도 10은 도 7에 도시된 P3 구간에서의 구동 파형에 의한 화소셀의 구동 상태 를 나타내는 도면.FIG. 10 is a view illustrating a driving state of a pixel cell by driving waveforms in a period P3 shown in FIG. 7;
도 11은 도 7에 도시된 P4 구간에서의 구동 파형에 의한 화소셀의 구동 상태를 나타내는 도면.FIG. 11 is a view illustrating a driving state of a pixel cell by driving waveforms in a period P4 shown in FIG. 7;
도 12는 도 7에 도시된 P5 구간에서의 구동 파형에 의한 화소셀의 구동 상태를 나타내는 도면.FIG. 12 is a diagram illustrating a driving state of a pixel cell by driving waveforms in a section P5 illustrated in FIG. 7.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
20 : 일렉트로 루미네센스 패널 22 : 게이트 드라이버20: electroluminescent panel 22: gate driver
24 : 데이터 드라이버 26 : 감마전압 생성부24: data driver 26: gamma voltage generator
28, 58, 128 : 화소 셀 30, 60 : 셀 구동부28, 58, 128: pixel cells 30, 60: cell driver
본 발명은 일렉트로-루미네센스 표시장치에 관한 것으로, 특히 일렉트로-루미네센스 셀 구동용 박막 트랜지스터의 열화를 방지함과 아울러 문턱전압을 보상하여 화질 저하를 방지할 수 있도록 한 일렉트로-루미네센스 표시장치와 그의 구동방법에 관한 것이다.BACKGROUND OF THE
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 대두되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 표시 장치 등이 있다.Recently, various flat panel display devices that can reduce weight and volume, which are disadvantages of cathode ray tubes, have emerged. Such flat panel displays include a liquid crystal display, a field emission display, a plasma display panel, and an electro-luminescence (hereinafter, EL). And a display device.
이들 중 EL 표시 장치는 전자와 정공의 재결합으로 형광체를 발광시키는 자발광 소자로, 그 형광체로 무기 화합물을 사용하는 무기 EL과 유기 화합물을 사용하는 유기 EL로 대별된다. 이러한 EL 표시 장치는 저전압 구동, 자기발광, 박막형, 넓은 시야각, 빠른 응답속도, 높은 콘트라스트 등의 많은 장점을 가지고 있어 차세대 표시 장치로 기대되고 있다.Among them, an EL display device is a self-luminous element that emits a phosphor by recombination of electrons and holes, and is classified roughly into an inorganic EL using an inorganic compound and an organic EL using an organic compound as the phosphor. Such EL display devices have many advantages such as low voltage driving, self-luminous, thin film type, wide viewing angle, fast response speed, and high contrast, and are expected to be the next generation display devices.
유기 EL 소자는 통상 음극과 양극 사이에 적층된 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층으로 구성된다. 이러한 유기 EL 소자에서는 양극과 음극 사이에 소정의 전압을 인가하는 경우 음극으로부터 발생된 전자가 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 양극으로부터 발생된 정공이 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 재결합함에 의해 빛을 방출하게 된다.The organic EL element is usually composed of an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, and a hole injection layer stacked between a cathode and an anode. In such an organic EL device, when a predetermined voltage is applied between the anode and the cathode, electrons generated from the cathode move to the light emitting layer through the electron injection layer and the electron transport layer, and holes generated from the anode pass through the hole injection layer and the hole transport layer. Move toward the light emitting layer. Accordingly, the light emitting layer emits light by recombination of electrons and holes supplied from the electron transporting layer and the hole transporting layer.
이러한 유기 EL 소자를 이용하는 액티브 매트릭스 EL 표시 장치는 도 1에 도시된 바와 같이 게이트 라인(GL)과 데이터 라인(DL)의 교차로 정의된 영역에 각각 배열되어진 화소들(28)을 구비하는 EL 패널(20)과, EL 패널(20)의 게이트 라인들(GL)을 구동하는 게이트 드라이버(22)와, EL 패널(20)의 데이터 라인들(DL)을 구동하는 데이터 드라이버(24)와, 데이터 드라이버(24)에 다수의 감마전압들을 공급하는 감마전압 생성부(26)를 구비한다.An active matrix EL display device using such an organic EL element has an EL
게이트 드라이버(22)는 게이트 라인들(GL)에 스캔 펄스를 공급하여 게이트 라인들(GL)을 순차적으로 구동한다.The
데이터 드라이버(24)는 외부로부터 입력된 디지털 데이터 신호를 감마전압 생성부(26)로부터의 감마전압을 이용하여 아날로그 데이터 신호로 변환한다. 그리고, 데이터 드라이버(24)는 아날로그 데이터 신호를 스캔 펄스가 공급될 때마다 데이터 라인들(DL)에 공급하게 된다.The
화소들(28) 각각은 게이트 라인(GL)에 스캔 펄스가 공급될 때 데이터 라인(DL)으로부터의 데이터 신호를 공급받아 그 데이터 신호에 상응하는 빛을 발생하게 된다.Each of the
이를 위하여, 화소들(28) 각각은 도 2에 도시된 바와 같이 공급 전압원(VDD)에 양극이 접속된 EL 셀(OEL)과, EL 셀(OEL)에 음극이 접속됨과 아울러 게이트 라인(GL), 데이터 라인(DL) 및 기저전압원(VSS)에 접속되어 EL 셀(OEL)을 구동하기 위한 셀 구동부(30)를 구비한다.To this end, each of the
셀 구동부(30)는 게이트 라인(GL)에 게이트 단자가, 데이터 라인(DL)에 소스 단자가, 그리고 제 1 노드(N1)에 드레인 단자가 접속된 스위칭용 박막 트랜지스터(T1)와, 제 1 노드(N1)에 게이트 단자가, 기저전압원(VSS)에 드레인 단자가, 그리고 EL 셀(EL)에 소스 단자가 접속된 구동용 박막 트랜지스터(T2)와, 기저전압원(VSS)과 제 1 노드(N1) 사이에 접속된 스토리지 커패시터(Cst)를 구비한다.The cell driver 30 includes a switching thin film transistor T1 in which a gate terminal is connected to the gate line GL, a source terminal is connected to the data line DL, and a drain terminal is connected to the first node N1, and the first A driving thin film transistor T2 in which a gate terminal is connected to the node N1, a drain terminal is connected to the base voltage source VSS, and a source terminal is connected to the EL cell EL, the base voltage source VSS and the first node ( A storage capacitor Cst connected between N1) is provided.
스위칭용 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온 되어 데이터 라인(DL)에 공급된 데이터 신호를 제 1 노드(N1)에 공급한다. 제 1 노드(N1)에 공급된 데이터 신호는 스토리지 커패시터(Cst)에 충전됨과 아울러 구동용 박막 트랜지스터(T2)의 게이트 단자로 공급된다.The switching thin film transistor T1 is turned on when a scan pulse is supplied to the gate line GL, and supplies the data signal supplied to the data line DL to the first node N1. The data signal supplied to the first node N1 is charged to the storage capacitor Cst and supplied to the gate terminal of the driving thin film transistor T2.
구동용 박막 트랜지스터(T2)는 게이트 단자로 공급되는 데이터 신호에 응답하여 EL 셀(OEL)을 경유하여 공급 전압원(VDD)으로부터 공급되는 전류량(I)을 제어함으로써 EL 셀(OEL)의 발광량을 조절하게 된다. 그리고, 스위칭용 박막 트랜지스터(T1)가 턴-오프 되더라도 구동용 박막 트랜지스터(T2)는 스토리지 커패시터(Cst)에 충전된 데이터신호에 의해 온 상태를 유지하여 다음 프레임의 데이터 신호가 공급될 때까지 EL 셀(OEL)을 경유하여 공급 전압원(VDD)으로부터 공급되는 전류량(I)을 제어할 수 있다.The driving thin film transistor T2 controls the amount of light emitted from the EL cell OEL by controlling the amount of current I supplied from the supply voltage source VDD via the EL cell OEL in response to the data signal supplied to the gate terminal. Done. In addition, even when the switching thin film transistor T1 is turned off, the driving thin film transistor T2 is kept on by the data signal charged in the storage capacitor Cst, and the EL is supplied until the data signal of the next frame is supplied. The amount of current I supplied from the supply voltage source VDD can be controlled via the cell OEL.
여기서, EL 셀(OEL)로 흐르는 전류량(I)은 수학식 1과 같이 표시될 수 있다. Here, the amount of current I flowing into the EL cell OEL may be expressed as in Equation (1).
여기서, W는 구동용 박막 트랜지스터(T2)의 폭을 나타내며, L은 구동용 박막 트랜지스터(T2)의 길이를 나타낸다. 그리고, Cox는 구동용 박막 트랜지스터(T2)를 제조할 때 하나의 층을 형성하는 절연막에 의하여 형성되는 커패시터 값을 나타낸다. 아울러, Vg2는 구동용 박막 트랜지스터(T2)의 게이트단자로 입력되는 데이터신호의 전압(Vth) 값을 나타내며, Vth는 구동용 박막 트랜지스터(T2)의 문턱전압(Vth) 값을 나타낸다. Here, W represents the width of the driving thin film transistor T2, and L represents the length of the driving thin film transistor T2. In addition, Cox represents a capacitor value formed by an insulating film forming one layer when the driving thin film transistor T2 is manufactured. In addition, Vg2 represents the voltage Vth of the data signal input to the gate terminal of the driving thin film transistor T2, and Vth represents the threshold voltage Vth of the driving thin film transistor T2.
수학식 1에서 W, L, Cox, Vg2는 시간의 경과에 관계없이 일정하게 유지할 수 있다.In
그러나, 구동용 박막 트랜지스터(T2)의 게이트 단자에 지속적인 정극성(+)의 전압이 공급됨과 아울러 전류 구동으로 인하여 구동용 박막 트랜지스터(T2)가 열화되는 문제점이 있다. 이러한, 구동용 박막 트랜지스터(T2)의 열화로 인하여 구동용 박막 트랜지스터(T2)의 문턱전압(Vth) 값은 시간의 경과에 따라서 증가하게 된다. 이와 같이, 구동용 박막 트랜지스터(T2)의 문턱전압(Vth) 값이 증가하게 되면 EL 셀(OEL)에 흐르는 전류의 양을 정확히 제어(실제적으로 전류량 감소) 할 수 없으므로 휘도가 감소되어 원하는 화상이 표시되지 않는 문제점이 있다.However, there is a problem in that the constant voltage of positive polarity (+) is supplied to the gate terminal of the driving thin film transistor T2 and the driving thin film transistor T2 is deteriorated due to the current driving. Due to the deterioration of the driving thin film transistor T2, the threshold voltage Vth of the driving thin film transistor T2 increases with time. As such, when the threshold voltage Vth of the driving thin film transistor T2 is increased, the amount of current flowing through the EL cell OEL cannot be precisely controlled (actually, the amount of current is decreased), so that the luminance is reduced and a desired image is obtained. There is a problem that is not displayed.
이와 같은 구동용 박막 트랜지스터의 문턱전압(Vth)을 보상하여 EL 셀(OEL)의 화질저하를 방지하기 위한 종래의 EL 표시장치는 도 3에 도시된 바와 같이 공급 전압원(VDD)과 기저전압원(VSS) 사이에 접속된 EL 셀(OEL)과, 공급 전압원(VDD)과 EL 셀(OEL) 사이에 접속되어 공급 전압원(VDD)으로부터 EL 셀(OEL)에 흐르는 전류를 제어하는 셀 구동부(60)를 구비한다.The conventional EL display device for compensating the threshold voltage Vth of the driving thin film transistor and preventing the degradation of the image quality of the EL cell OEL has a supply voltage source VDD and a ground voltage source VSS as shown in FIG. 3.
셀 구동부(60)는 제 N 번째 게이트 라인(GLn)과 데이터 라인(DL)에 사이에 접속된 스위치용 박막 트랜지스터(SW)와, 공급 전압원(VDD)과 EL 셀(OEL) 사이에 접속된 구동용 박막 트랜지스터(M2)와, 스위치용 박막 트랜지스터(SW)와 구동용 박막 트랜지스터(M2) 사이에 접속되어 구동용 박막 트랜지스터(T2)와 동일한 특성을 가지도록 미러(Mirror) 형태로 형성되는 다이오드형 미러 박막 트랜지스터(M1)와, 다이오드형 미러 박막 트랜지스터(M1)의 게이트 단자와 구동용 박막 트랜지스터(M2)의 게이트 단자가 접속된 제 1 노드(N1)와 전압 공급원(VDD) 사이에 접속된 스토리지 커패시터(Cst)와, 제 N-1 번째 게이트 라인(GLn-1)과 다이오드형 미러 박막 트랜지스터(T1) 사이에 접속된 제 1 스위치(S1)와, 구동용 박막 트랜지스터(M2)와 EL 셀(OEL) 사이에 접속된 제 2 스위치(S2)와, 제 N 번째 게이트 라인(GLn)에 게이트 단자가 접속됨과 아울러 제 2 스위치(S2)와 EL 셀(OEL) 사이에 접속된 제 3 스위치(S3)를 구비한다.The
이와 같은, 종래의 다른 EL 표시장치는 도 4에 도시된 P1 구간에서와 같이 제 N-1 번째 게이트 라인(GLn-1)에 스캔 펄스가 공급되면 제 1 스위치(S1)가 턴-온된다. 이로 인하여, 다이오드형 미러 박막 트랜지스터(M1)의 캐소드 단자에는 기저전압(VSS)보다 낮은 초기화 전압(Vinit)이 공급된다. 이러한, 초기화 전압(Vinit)은 제 1 노드(N1) 상에 공급된다. 이 때, 데이터 라인(DL)에는 공급 전압원(VDD)으로부터 공급되는 전압(VDD)보다 높은 전압이 공급된다.In another conventional EL display device as described above, when the scan pulse is supplied to the N-th gate line GLn-1 as in the P1 section shown in FIG. 4, the first switch S1 is turned on. As a result, an initialization voltage Vinit lower than the base voltage VSS is supplied to the cathode terminal of the diode-type mirror thin film transistor M1. This initialization voltage Vinit is supplied on the first node N1. At this time, the data line DL is supplied with a voltage higher than the voltage VDD supplied from the supply voltage source VDD.
그런 다음, P2 구간에서와 같이 제 N-1 번째 게이트 라인(GLn-1)에 하이 상태의 스캔 펄스가 공급되면 다이오드형 미러 박막 트랜지스터(M1)의 캐소드 전극이 플로팅 상태가 된다. 이에 따라, 다이오드형 미러 박막 트랜지스터(M1)의 캐소드 전극은 애노드 전극보다 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth) 만큼 작은 전압을 가지게 된다.Then, as in the P2 period, when the scan pulse in the high state is supplied to the N-th gate line GLn-1, the cathode electrode of the diode-type mirror thin film transistor M1 is in a floating state. Accordingly, the cathode of the diode mirror thin film transistor M1 has a voltage smaller than the anode voltage by the threshold voltage Vth of the diode mirror thin film transistor M1.
이어서, P3 구간에서와 같이 제 N 번째 게이트 라인(GLn)에 부극성의 스캔 펄스를 공급할 경우, 다이오드형 미러 박막 트랜지스터(M1)는 턴-온 상태를 유지하 면서 캐소드 전극의 전압은 데이터 신호(Vdata)의 전압보다 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth)만큼 작아진 전압을 가지게 된다. 이로 인하여, 제 1 노드(N1) 상의 전압은 데이터 신호의 전압(Vdata)과 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth)의 합이 된다. 따라서, 구동용 박막 트랜지스터(M2)의 게이트 단자와 소스 단자 사이의 전압(Vgs)은 항상 데이터 신호(Vdata)와 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth)의 합쳐진 전압(Vdata+Vth)이 인가된다.Subsequently, when the negative scan pulse is supplied to the N-th gate line GLn as in the P3 section, the diode-type mirror thin film transistor M1 is turned on while the voltage of the cathode electrode is changed to the data signal Vdata. Has a voltage smaller than the threshold voltage Vth of the diode-type mirror thin film transistor M1. Therefore, the voltage on the first node N1 becomes the sum of the voltage Vdata of the data signal and the threshold voltage Vth of the diode-type mirror thin film transistor M1. Therefore, the voltage Vgs between the gate terminal and the source terminal of the driving thin film transistor M2 is always the sum of the voltage Vdata + Vth of the data signal Vdata and the threshold voltage Vth of the diode-type mirror thin film transistor M1. ) Is applied.
이와 같은, 종래의 다른 EL 표시장치는 구동용 박막 트랜지스터(M2)의 문턱전압(Vth)을 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth)을 이용하여 보상함으로써 구동용 박막 트랜지스터(M2)의 문턱전압(Vth)의 증가에 따른 화질저하를 방지할 수 있다.The other conventional EL display device as described above compensates the threshold voltage Vth of the driving thin film transistor M2 by using the threshold voltage Vth of the diode-type mirror thin film transistor M1. It is possible to prevent the deterioration in image quality due to the increase of the threshold voltage Vth.
그러나, 이러한 종래의 다른 EL 표시장치는 다이오드형 미러 박막 트랜지스터(M1)가 열화되어 문턱전압(Vth)이 증가하게 될 경우에 구동용 박막 트랜지스터(M2)와 다이오드형 미러 박막 트랜지스터(M1) 간의 문턱전압이 달라지게 된다. 이에 따라, 종래의 다른 EL 표시장치는 다이오드형 미러 박막 트랜지스터(M1)의 증가된 문턱전압이 데이터 전압에 보상되기 때문에 원하는 화상을 표시할 수 없는 문제점이 있다. However, this conventional EL display device has a threshold between the driving thin film transistor M2 and the diode mirror thin film transistor M1 when the diode mirror thin film transistor M1 is deteriorated to increase the threshold voltage Vth. The voltage will be different. Accordingly, another conventional EL display device has a problem in that a desired image cannot be displayed because the increased threshold voltage of the diode-type mirror thin film transistor M1 is compensated for the data voltage.
또한, 종래의 다른 EL 표시장치는 구동용 박막 트랜지스터(M2)에 항상 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압이 보상된 데이터 전압(Vth+Vdata)이 공급되기 때문에 구동용 박막 트랜지스터(M2)가 열화되어 문턱전압(Vth)이 증가되 어 휘도가 감소되어 원하는 화상을 표시할 수 없는 문제점이 있다.Further, in the other conventional EL display device, the driving thin film transistor M2 is supplied to the driving thin film transistor M2 at all times because the data voltage Vth + Vdata compensated for the threshold voltage of the diode-type mirror thin film transistor M1 is always supplied. There is a problem in that the threshold voltage Vth is increased to deteriorate and the luminance is decreased to display a desired image.
따라서, 본 발명의 목적은 일렉트로-루미네센스 셀 구동용 박막 트랜지스터의 열화를 방지함과 아울러 문턱전압을 보상하여 화질 저하를 방지할 수 있도록 한 일렉트로-루미네센스 표시장치와 그의 구동방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide an electro-luminescence display device and a method of driving the same, which can prevent deterioration of a thin film transistor for driving an electro-luminescence cell and compensate for a threshold voltage to prevent image degradation. It is.
또한, 본 발명의 목적은 화질의 균일도를 향상시킴과 아울러 잔상을 제거할 수 있도록한 일렉트로-루미네센스 표시장치와 그의 구동방법을 제공하는데 있다.
It is also an object of the present invention to provide an electro-luminescence display device and a driving method thereof which improve the uniformity of the image quality and remove the afterimage.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치는 공급 전압원과 기저전압원 사이에 접속된 일렉트로-루미네센스 셀과, 상기 일렉트로-루미네센스 셀과 상기 기저전압원 사이에 접속되어 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급전압원으로부터의 전류를 제어하는 구동용 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 게이트 단자와 상기 기저전압원 사이에 접속되는 스토리지 커패시터와, 데이터 라인으로부터 공급되는 공급전압을 이용하여 상기 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하는 제 1 패스와, 상기 데이터 라인으로부터 공급되는 데이터 전압에 상기 구동용 박막 트랜지스터의 문턱전압을 보상하여 상기 스토리지 커패시터로 공급하는 제 2 패스와, 상기 일렉트로-루미네센스 셀을 경유하여 상기 공급 전압원으로부터 상기 기저전압원 으로 흐르는 전류량이 제어되도록 상기 스토리지 커패시터의 보상된 데이터 전압을 상기 구동용 박막 트랜지스터에 공급하는 제 3 패스를 구비하는 것을 특징으로 한다. In order to achieve the above object, an electro-luminescence display device according to an embodiment of the present invention, an electro-luminescence cell connected between a supply voltage source and a base voltage source, the electro-luminescence cell and the base voltage source A driving thin film transistor connected between and controlling a current from the supply voltage source via the electro-luminescence cell, a storage capacitor connected between a gate terminal of the driving thin film transistor and the base voltage source, and A first pass for supplying a reverse bias voltage to the driving thin film transistor using a supply voltage supplied from a line, and compensating a threshold voltage of the driving thin film transistor to the data voltage supplied from the data line to the storage capacitor. Second pass to supply and the electro-lumines And a third pass for supplying the compensated data voltage of the storage capacitor to the driving thin film transistor so that the amount of current flowing from the supply voltage source to the base voltage source is controlled via a sense cell.
상기 일렉트로-루미네센스 표시장치는 상기 제 2 패스에 의해 상기 보상된 데이터 전압이 상기 스토리지 커패시터에 저장되기 전에 상기 스토리지 커패시터에 저장되는 전압을 상기 공급 전압원으로부터 공급되는 전압보다 낮은 전압으로 초기화시키기 위한 제 4 패스와, 상기 제 3 패스에 의해 상기 스토리지 커패시터에 저장된 상기 보상 데이터 전압이 상기 구동용 박막 트랜지스터에 공급되기 전에 상기 보상된 데이터 전압을 안정화시키기 위한 제 5 패스를 더 구비하는 것을 특징으로 한다.The electro-luminescence display is configured to initialize the voltage stored in the storage capacitor to a voltage lower than the voltage supplied from the supply voltage source before the data voltage compensated by the second pass is stored in the storage capacitor. And a fourth pass and a fifth pass for stabilizing the compensated data voltage before the compensation data voltage stored in the storage capacitor by the third pass is supplied to the driving thin film transistor. .
상기 일렉트로-루미네센스 표시장치는 상기 제 1 내지 제 5 패스를 형성하기 위한 제 1 내지 제 4 스위칭 제어신호를 공급하기 위한 제 1 내지 제 4 제어신호 공급라인을 더 구비하는 것을 특징으로 한다.The electro-luminescence display further includes first to fourth control signal supply lines for supplying first to fourth switching control signals for forming the first to fifth passes.
상기 일렉트로-루미네센스 표시장치에서 상기 제 1 패스는 상기 데이터 라인과 상기 구동용 박막 트랜지스터의 제 2 입력단자 사이에 접속되고 상기 제 1 스위칭 제어신호에 응답하여 상기 데이터 라인에 공급되는 상기 공급전압을 상기 구동용 박막 트랜지스터의 제 2 입력단자에 공급하는 제 1 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 제 1 입력단자와 상기 일렉트로-루미네센스 셀 사이에 접속되고 상기 제 2 스위칭 제어신호에 응답하여 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급 전압원으로부터의 전압을 상기 구동용 박막 트랜지스터의 제 1 입력단자에 공급하는 제 2 박막 트랜지스터를 구비하는 것을 특징으로 한다.In the electroluminescent display, the first pass is connected between the data line and the second input terminal of the driving thin film transistor and is supplied to the data line in response to the first switching control signal. Is connected between a first thin film transistor for supplying a second input terminal of the driving thin film transistor, a first input terminal of the driving thin film transistor and the electro-luminescence cell, and responds to the second switching control signal. And a second thin film transistor for supplying a voltage from the supply voltage source via the electro-luminescence cell to the first input terminal of the driving thin film transistor.
상기 일렉트로-루미네센스 표시장치에서 상기 제 2 패스는 상기 제 1 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 제 1 입력단자와 게이트 단자 사이에 접속되고 상기 제 3 스위칭 제어신호에 응답하여 상기 구동용 박막 트랜지스터가 다이오드 형태가 되도록 하는 제 3 박막 트랜지스터를 구비하는 것을 특징으로 한다.In the electro-luminescence display, the second pass is connected between the first thin film transistor and the first input terminal and the gate terminal of the driving thin film transistor, and the driving is performed in response to the third switching control signal. And a third thin film transistor such that the thin film transistor is in the form of a diode.
상기 일렉트로-루미네센스 표시장치에서 상기 제 3 패스는 상기 제 2 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 제 2 입력단자와 상기 기저전압원 사이에 접속되고 상기 제 4 스위칭 제어신호에 응답하여 상기 구동용 박막 트랜지스터의 제 2 입력단자를 상기 기저전압원에 접속시키는 제 4 박막 트랜지스터를 구비하는 것을 특징으로 한다.In the electroluminescent display, the third pass is connected between the second thin film transistor, the second input terminal of the driving thin film transistor, and the base voltage source, and drives the driving in response to the fourth switching control signal. And a fourth thin film transistor for connecting the second input terminal of the thin film transistor to the base voltage source.
상기 일렉트로-루미네센스 표시장치에서 상기 4 패스는 상기 제 1 내지 3 스위칭 제어신호 각각에 의해 온(on) 되는 상기 제 1 박막 트랜지스터와, 상기 제 2 박막 트랜지스터와 및 상기 제 3 박막 트랜지스터를 구비하는 것을 특징으로 한다.In the electro-luminescence display, the four paths include the first thin film transistor, the second thin film transistor, and the third thin film transistor that are turned on by each of the first to third switching control signals. Characterized in that.
상기 일렉트로-루미네센스 표시장치에서 상기 제 5 패스는 상기 제 1 스위칭 제어신호에 의해 온 되는 상기 제 1 박막 트랜지스터와, 상기 제 2 내지 제 4 스위칭 제어신호에 의해 오프(off) 되는 상기 제 2 내지 제 4 박막 트랜지스터를 구비하는 것을 특징으로 한다.In the electro-luminescence display, the fifth pass is the first thin film transistor turned on by the first switching control signal and the second turned off by the second to fourth switching control signals. And a fourth thin film transistor.
상기 일렉트로-루미네센스 표시장치에서 상기 제 2 패스에서는 상기 제 4 패스에서 상기 스토리지 커패시터에 저장된 초기화 전압이 상기 데이터 라인에 공급 되는 상기 데이터 전압과 상기 문턱전압의 합이 될 때까지 감소됨으로써 상기 문턱전압을 상기 데이터 전압에 보상되는 것을 특징으로 한다.In the second pass of the electro-luminescence display, the threshold is reduced until the initialization voltage stored in the storage capacitor in the fourth pass is equal to the sum of the data voltage and the threshold voltage supplied to the data line. Voltage is compensated for the data voltage.
본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치의 구동방법은 공급 전압원과 기저전압원 사이에 접속된 일렉트로-루미네센스 셀과, 상기 일렉트로-루미네센스 셀과 상기 기저전압원 사이에 접속되어 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급전압원으로부터의 전류를 제어하는 구동용 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 게이트 단자와 상기 기저전압원 사이에 접속되는 스토리지 커패시터를 구비하는 일렉트로-루미네센스 표시장치의 구동방법에 있어서, 데이터 라인으로부터 공급되는 공급전압을 이용하여 상기 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하는 제 1 단계와, 상기 데이터 라인으로부터 공급되는 데이터 전압에 상기 구동용 박막 트랜지스터의 문턱전압을 보상하여 상기 스토리지 커패시터로 공급하는 제 2 단계와, 상기 일렉트로-루미네센스 셀을 경유하여 상기 공급 전압원으로부터 상기 기저전압원으로 흐르는 전류량이 제어되도록 상기 스토리지 커패시터의 보상된 데이터 전압을 상기 구동용 박막 트랜지스터에 공급하는 제 3 단계를 포함하는 것을 특징으로 한다.A method of driving an electro-luminescence display device according to an embodiment of the present invention is connected between an electro-luminescence cell connected between a supply voltage source and a base voltage source, and between the electro-luminescence cell and the base voltage source. An electroluminescent device having a driving thin film transistor for controlling a current from the supply voltage source via the electro-luminescent cell, and a storage capacitor connected between the gate terminal of the driving thin film transistor and the base voltage source. A driving method of a sense display device, comprising: a first step of supplying a reverse bias voltage to the driving thin film transistor using a supply voltage supplied from a data line; and the driving thin film transistor to a data voltage supplied from the data line. Compensating the threshold voltage of the storage capacitor And a third step of supplying the compensated data voltage of the storage capacitor to the driving thin film transistor so that the amount of current flowing from the supply voltage source to the base voltage source is controlled via the electro-luminescence cell. Characterized in that it comprises a.
상기 일렉트로-루미네센스 표시장치의 구동방법은 상기 보상된 데이터 전압이 상기 스토리지 커패시터에 저장되기 전에 상기 스토리지 커패시터에 저장되는 전압을 상기 공급 전압원으로부터 공급되는 전압보다 낮은 전압으로 초기화시키는 제 4 단계와, 상기 스토리지 커패시터에 저장된 상기 보상 데이터 전압이 상기 구동용 박막 트랜지스터에 공급되기 전에 상기 보상된 데이터 전압을 안정화시키는 제 5 단계를 더 포함하는 것을 특징으로 한다.The method of driving the electro-luminescence display device includes a fourth step of initializing a voltage stored in the storage capacitor to a voltage lower than a voltage supplied from the supply voltage source before the compensated data voltage is stored in the storage capacitor. And stabilizing the compensated data voltage before the compensation data voltage stored in the storage capacitor is supplied to the driving thin film transistor.
상기 일렉트로-루미네센스 표시장치의 구동방법에서 상기 구동용 박막 트랜지스터는 상기 제 2 및 제 3 단계에서 다이오드형 박막 트랜지스터가 되는 것을 특징으로 한다.In the method of driving the electro-luminescence display device, the driving thin film transistor may be a diode type thin film transistor in the second and third steps.
상기 일렉트로-루미네센스 표시장치의 구동방법에서 상기 제 2 단계에서는 상기 제 4 단계에서 상기 스토리지 커패시터에 저장된 초기화 전압이 상기 데이터 라인에 공급되는 상기 데이터 전압과 상기 문턱전압의 합이 될 때까지 감소됨으로써 상기 문턱전압을 상기 데이터 전압에 보상되는 것을 특징으로 한다.In the method of driving the electro-luminescence display device, in the second step, the initialization voltage stored in the storage capacitor in the fourth step decreases until the sum of the data voltage and the threshold voltage supplied to the data line. As a result, the threshold voltage is compensated for by the data voltage.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 6 내지 도 12를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 12.
도 6을 참조하면, 본 발명의 실시 예에 따른 일렉트로 루미네센스 표시장치의 화소셀(128) 각각은 제 1 내지 제 4 제어신호라인(SGL1 내지 SGL4)과, 공급 전압원(VDD)과 기저전압원(VSS) 사이에 접속된 EL 셀(OEL)과, EL 셀(OEL)과 기저전압원(VSS) 사이에 접속되어 EL 셀(OEL)에 흐르는 전류량을 제어하는 구동용 박막 트랜지스터(Thin Film Transistor; 이하 TFT라 함)(DT)와, 데이터 라인(DL)과 구동용 TFT(DT)의 제 2 입력단자 사이에 접속된 제 1 TFT(T1)와, EL 셀(OEL)과 구동용 TFT(DT)의 제 1 입력단자 사이에 접속된 제 2 TFT(T2)와, 구동용 TFT(DT)의 제 1 입력단자와 게이트 단자 사이에 접속된 제 3 TFT(T3)와, 구동용 TFT(DT)의 제 2 입 력단자와 기저전압원(VSS) 사이에 접속된 제 4 TFT(T4)와, 제 4 TFT(T4)와 기저전압원(VSS) 사이와 구동용 TFT(DT)의 게이트 단자 사이에 접속된 스토리지 커패시터(Cst)를 구비한다.Referring to FIG. 6, each of the
EL 셀(OEL)의 애노드 단자는 공급 전압원(VDD)에 접속되고, 캐소드 단자는 제 2 TFT(T2)의 제 1 입력단자에 접속된다.The anode terminal of the EL cell OEL is connected to the supply voltage source VDD, and the cathode terminal is connected to the first input terminal of the second TFT T2.
제 1 TFT(T1)의 소스 단자는 데이터 라인에 접속되고, 드레인 단자는 구동용 TFT(DT)의 제 2 입력단자와 제 4 TFT(T4) 사이인 제 1 노드(N1)에 접속되고, 게이트 단자는 제 1 제어신호라인(SGL1)에 접속된다. 이러한, 제 1 TFT(T1)는 제 1 제어신호라인(SGL1)으로부터의 제 1 제어신호에 따라 데이터 라인(DL)으로부터 공급되는 데이터 전압(VD)을 구동용 TFT(DT)의 제 2 입력단자에 공급한다.The source terminal of the first TFT (T1) is connected to the data line, the drain terminal is connected to the first node (N1) between the second input terminal of the driving TFT (DT) and the fourth TFT (T4), and the gate The terminal is connected to the first control signal line SGL1. The first TFT T1 applies the data voltage VD supplied from the data line DL in response to the first control signal from the first control signal line SGL1 to the second input terminal of the driving TFT DT. To feed.
제 2 TFT(T2)의 제 1 입력단자는 EL 셀(OEL)의 캐소드 단자에 접속되고, 제 2 입력단자는 구동용 TFT(DT)의 제 1 입력단자에 접속되고, 게이트 단자는 제 2 제어신호라인(SGL2)에 접속된다. 이러한, 제 2 TFT(T2)는 제 2 제어신호라인(SGL2)으로부터의 제 2 제어신호에 따라 EL 셀(OEL)의 캐소드 단자를 구동용 TFT(DT)의 제 1 입력단자에 접속시키게 된다.The first input terminal of the second TFT T2 is connected to the cathode terminal of the EL cell OEL, the second input terminal is connected to the first input terminal of the driving TFT DT, and the gate terminal is second controlled. It is connected to the signal line SGL2. This second TFT T2 connects the cathode terminal of the EL cell OEL to the first input terminal of the driving TFT DT in accordance with the second control signal from the second control signal line SGL2.
제 3 TFT(T3)의 제 1 입력단자는 제 2 TFT(T2)의 제 2 입력단자와 구동용 TFT(DT)의 제 1 입력단자 사이인 제 2 노드(N2)에 접속되고, 제 2 입력단자는 구동용 TFT(DT)의 게이트 단자에 접속되고, 게이트 단자는 제 3 제어신호라인(SGL3)에 접속된다. 이러한, 제 3 TFT(T3)는 제 3 제어신호라인(SGL3)으로부터 공급되는 제 3 제어신호에 따라 구동용 TFT(DT)의 제 1 입력단자와 게이트 단자를 접속시켜 구 동용 TFT(DT)를 다이오드형 TFT가 되도록 한다.The first input terminal of the third TFT (T3) is connected to the second node (N2) between the second input terminal of the second TFT (T2) and the first input terminal of the driving TFT (DT), and the second input The terminal is connected to the gate terminal of the driving TFT DT, and the gate terminal is connected to the third control signal line SGL3. The third TFT T3 connects the first input terminal and the gate terminal of the driving TFT DT according to the third control signal supplied from the third control signal line SGL3 to connect the driving TFT DT. It is intended to be a diode-type TFT.
제 4 TFT(T4)의 제 1 입력단자는 제 1 노드(N1)에 접속되고, 제 2 입력단자는 기저전압원(VSS)에 접속되고, 게이트 단자는 제 4 제어신호라인(SGL4)에 접속된다. 이러한, 제 4 TFT(T4)는 제 4 제어신호라인(SGL)으로부터 공급되는 제 4 제어신호에 따라 구동용 TFT(DT)의 제 2 입력단자를 기저전압원(VSS)에 접속시키게 된다.The first input terminal of the fourth TFT T4 is connected to the first node N1, the second input terminal is connected to the base voltage source VSS, and the gate terminal is connected to the fourth control signal line SGL4. . The fourth TFT T4 connects the second input terminal of the driving TFT DT to the ground voltage source VSS in accordance with the fourth control signal supplied from the fourth control signal line SGL.
스토리지 커패시터(Cst)는 데이터 라인(DL)으로부터 공급되는 데이터 전압(VD) 및 구동용 TFT(DT)의 문턱전압(Vth)이 더해진 전압을 저장하고, 저장된 데이터 전압에 의해 구동용 TFT(DT)를 다음 프레임의 데이터 전압이 공급될 때까지 구동용 TFT(DT)의 온 상태를 유지시키게 된다.The storage capacitor Cst stores a voltage obtained by adding the data voltage VD supplied from the data line DL and the threshold voltage Vth of the driving TFT DT, and drives the driving TFT DT by the stored data voltage. Is maintained in the on state of the driving TFT DT until the data voltage of the next frame is supplied.
이와 같은, 제 1 및 제 2 TFT(T1, T2)는 데이터 라인(DL)으로부터 공급되는 공급전압(VDD)을 이용하여 구동용 TFT(DT)에 역 바이어스 전압을 공급하는 제 1 패스를 형성한다. 또한, 제 1 및 제 3 TFT(T1, T3)는 데이터 라인(DL)으로부터 공급되는 데이터 전압(VD)에 구동용 TFT(DT)의 문턱전압(Vth)을 보상하여 스토리지 커패시터(Cst)로 공급하는 제 2 패스를 형성한다. 또한, 제 2 및 제 4 TFT(T2, T4)는 EL 셀(OEL)을 경유하여 공급 전압원(VDD)으로부터 기저전압원(VSS)으로 흐르는 전류량(I)이 제어되도록 스토리지 커패시터(Cst)의 보상된 데이터 전압(VD+Vth)을 구동용 TFT(DT)에 공급하는 제 3 패스를 형성한다. 또한, 제 1 내지 제 3 TFT(T1, T2, T3)는 제 2 패스에 의해 보상된 데이터 전압(VD+Vth)이 스토리지 커패시터(Cst)에 저장되기 전에 스토리지 커패시터(Cst)에 저장되는 전압을 공급 전압원(VDD)으로부터 공급되는 전압보다 낮은 전압으로 초기화시키기 위한 제 4 패스를 형성한다. 그리고, 제 1 TFT(T1)는 제 3 패스에 의해 스토리지 커패시터(Cst)에 저장된 보상 데이터 전압(VD+Vth)이 구동용 TFT(DT)에 공급되기 전에 상기 보상된 데이터 전압(VD+Vth)을 안정화시키기 위한 제 5 패스를 형성한다.As described above, the first and second TFTs T1 and T2 form a first pass for supplying a reverse bias voltage to the driving TFT DT using the supply voltage VDD supplied from the data line DL. . In addition, the first and third TFTs T1 and T3 compensate the threshold voltage Vth of the driving TFT DT to the data voltage VD supplied from the data line DL and supply the same to the storage capacitor Cst. A second pass is formed. Further, the second and fourth TFTs T2 and T4 are compensated of the storage capacitor Cst such that the amount of current I flowing from the supply voltage source VDD to the base voltage source VSS is controlled via the EL cell OEL. A third pass for supplying the data voltage VD + Vth to the driving TFT DT is formed. In addition, the first to third TFTs T1, T2, and T3 store the voltage stored in the storage capacitor Cst before the data voltage VD + Vth compensated by the second pass is stored in the storage capacitor Cst. A fourth pass is formed to initialize to a voltage lower than the voltage supplied from the supply voltage source VDD. Then, the first TFT T1 has the compensated data voltage VD + Vth before the compensation data voltage VD + Vth stored in the storage capacitor Cst is supplied to the driving TFT DT by a third pass. To form a fifth pass for stabilization.
구체적으로, 도 7과 도 6을 결부하여 본 발명의 실시 예에 따른 EL 표시장치 및 그의 구동방법을 설명하면 다음과 같다. 우선, 스토리지 커패시터(Cst)에는 제 1 및 제 4 TFT(T1 내지 T4)의 스위칭에 의해 구동용 TFT(DT)를 다음 프레임의 데이터 전압(VD)이 공급될 때까지 구동용 TFT(DT)의 온 상태를 유지시키기 위한 데이터 전압(VD)보다 작은 전압(~VD)이 저장되어 있다.Specifically, the EL display device and the driving method thereof according to the embodiment of the present invention will be described with reference to FIGS. 7 and 6 as follows. First, the driving capacitor DT is applied to the storage capacitor Cst by switching the first and fourth TFTs T1 to T4 until the data voltage VD of the next frame is supplied. A voltage (~ VD) smaller than the data voltage (VD) for maintaining the on state is stored.
도 7의 P1구간에서는 제 1 및 제 2 제어신호라인(SGL1, SGL2)에는 하이 상태의 제어신호가 공급되고, 제 3 및 제 4 제어신호라인(SGL3, SGL4)에는 로우 상태의 제어신호가 공급된다. 이에 따라, 화소셀(128)의 제 1 및 제 2 TFT(T1, T2)가 턴-온됨으로써 데이터 라인(DL)에 공급되는 공급전압(VDD)은 도 8에 도시된 바와 같이 제 1 TFT(T1)를 경유하여 구동용 TFT(DT)의 제 2 입력단자에 접속된 제 1 노드(N1)에 공급되고, 공급 전압원(VDD)으로부터 EL 셀(OEL)에 의해 전압강하된 공급전압(~VDD)이 구동용 TFT(DT)의 제 1 입력단자에 공급된다. 이 때, 구동용 TFT(DT)의 게이트 단자는 스토리지 커패시터(Cst)에 접속된다. 이에 따라, P1 구간에서는 구동용 TFT(DT)의 게이트 단자와 소스단자간의 전압(Vgs)에 의해 구동용 TFT(DT)에 역 바이어스 전압이 공급된다. 따라서, 구동용 TFT(DT)는 역 바이어스 전압에 의해 문턱전압(Vth)의 이동이 회복된다. 즉, 구동용 TFT(DT)에 역 바이어스 전압을 공급함으로써 구동용 TFT(DT)에 가해진 전압 스트레스를 제거하게 된다.In the section P1 of FIG. 7, a control signal in a high state is supplied to the first and second control signal lines SGL1 and SGL2, and a control signal in a low state is supplied to the third and fourth control signal lines SGL3 and SGL4. do. Accordingly, since the first and second TFTs T1 and T2 of the
그런 다음, P2 구간에서는 제 1 및 제 2 제어신호라인(SGL1, SGL2)에 공급되는 제 1 및 제 2 제어신호는 하이 상태를 유지함과 아울러 제 3 제어신호라인(SGL3)에 하이 상태의 제 3 제어신호가 공급되는 반면에 제 4 제어신호라인(SGL4)에 공급되는 제 4 제어신호는 로우 상태를 유지하게 된다. 이에 따라, 제 1 및 제 2 TFT(T1, T2)는 도 9에 도시된 바와 같이 온(ON) 상태를 유지함과 아울러 제 3 TFT(T3)는 제 3 제어신호라인(SGL3)으로부터 공급되는 제 3 제어신호에 의해 턴-온된다. 이로 인하여, 구동용 TFT(DT)는 제 1 내지 제 3 TFT(T1, T2, T3)의 턴-온으로 인하여 다이오드형 TFT가 된다. 이에 따라, 다이어드형 구동용 TFT(DT)의 애노드 전극, 즉 스토리지 커패시터(Cst)에는 공급 전압원(VDD)으로부터 공급되는 전압이 저장된다. Then, in the P2 section, the first and second control signals supplied to the first and second control signal lines SGL1 and SGL2 remain high and the third of the third is high on the third control signal line SGL3. While the control signal is supplied, the fourth control signal supplied to the fourth control signal line SGL4 is kept low. Accordingly, the first and second TFTs T1 and T2 are maintained in an ON state as shown in FIG. 9 while the third TFT T3 is supplied from the third control signal line SGL3. 3 Turned on by the control signal. For this reason, the driving TFT DT becomes a diode-type TFT due to the turn-on of the first to third TFTs T1, T2, and T3. Accordingly, the voltage supplied from the supply voltage source VDD is stored in the anode electrode of the diode-type driving TFT DT, that is, the storage capacitor Cst.
이러한, P2 구간에서는 다이오드형 구동용 TFT(DT)를 경유하여 공급 전압원(VDD)으로부터 다이오드형 구동용 TFT(DT)의 문턱전압(Vth) 만큼 전압강하되어 공급되는 전압(~VDD)을 스토리지 커패시터(Cst)에 저장함으로써 스토리지 커패시터(Cst)의 전압을 초기화시키게 된다.In the P2 section, the storage capacitor receives a voltage (~ VDD) supplied by dropping the voltage from the supply voltage source VDD by the threshold voltage Vth of the diode driving TFT DT via the diode driving TFT DT. By storing in (Cst) it is initialized the voltage of the storage capacitor (Cst).
이어서, P3 구간에서는 제 1 및 제 3 제어신호라인(SGL1, SGL3)에 공급되는 제 1 및 제 2 제어신호는 하이 상태를 유지함과 아울러 제 2 제어신호라인(SGL2)에는 로우 상태의 제 2 제어신호가 공급되고, 제 4 제어신호라인(SGL4)에 공급되는 제 4 제어신호는 로우 상태를 유지하게 된다. 이에 따라, 제 1 및 제 3 TFT(T1, T3)는 도 10에 도시된 바와 같이 온 상태를 유지함과 아울러 제 2 TFT(T2)가 턴-오프된다. 이로 인하여, 전원 공급원(VDD)으로부터 다이오드형 구동용 TFT(DT)의 애노드 전극, 즉 스토리지 커패시터(Cst)에 공급되는 전압(VDD)을 차단하고, 제 1 TFT(T1)를 경유하여 데이터 라인(DL)으로부터의 데이터 전압(VD)을 다이오드형 구동용 TFT(DT)의 캐소드 전극에 공급하게 된다. 따라서, 다이오드형 구동용 TFT(DT)에 의해 전압 강하되어 스토리지 커패시터(Cst)에 저장된 전압(~VDD)에 의해 다이오드형 구동용 TFT(DT)가 턴-온됨으로써 스토리지 커패시터(Cst)에 저장된 전압(~VDD)은 데이터 전압(VD)과 다이오드형 구동용 TFT(DT)의 문턱전압(Vth)이 더해진 전압(VD+Vth)이 될 때까지 감소하게 된다. Subsequently, in the P3 section, the first and second control signals supplied to the first and third control signal lines SGL1 and SGL3 remain high and the second control of the second control signal line SGL2 is low. The signal is supplied and the fourth control signal supplied to the fourth control signal line SGL4 is kept low. Accordingly, the first and third TFTs T1 and T3 are kept in the on state as shown in FIG. 10 and the second TFT T2 is turned off. Therefore, the voltage VDD supplied to the anode electrode of the diode-type driving TFT DT, that is, the storage capacitor Cst, is cut off from the power supply source VDD, and the data line (V1) is passed through the first TFT T1. The data voltage VD from DL is supplied to the cathode of the diode-type driving TFT DT. Accordingly, the voltage stored in the storage capacitor Cst by being turned on by the voltage dropping by the diode-type driving TFT DT and being stored in the storage capacitor Cst (~ VDD). (~ VDD) decreases until the voltage (VD + Vth) is added to the data voltage VD and the threshold voltage Vth of the diode-type driving TFT DT.
이러한, P3 구간에서는 구동용 TFT(DT)의 문턱전압(Cst)이 보상된 데이터 전압(VD+Vth)을 스토리지 커패시터(Cst)에 저장하게 된다.In the P3 section, the data voltage VD + Vth compensated for the threshold voltage Cst of the driving TFT DT is stored in the storage capacitor Cst.
그런 다음, P4 구간에서는 제 1 제어신호라인(SGL1)에 공급되는 제 1 제어신호는 하이 상태를 유지하는 반면에 제 2 내지 제 4 제어신호라인(SGL2, SGL3, SGL4)에는 로우 상태의 제 2 내지 제 4 제어신호가 공급된다. 이에 따라, 제 1 TFT(T1)는 도 11에 도시된 바와 같이 온 상태를 유지하는 반면에 제 2 내지 제 4 TFT(T2, T3, T4)는 턴-오프된다. 이로 인하여, 제 3 TFT(T3)가 턴-오프됨에 따라 다이오드형 구동용 TFT(DT)는 다이오드 형태에서 구동용 TFT(DT)로 접속된다. 따라서, 구동용 TFT(DT)의 게이트 단자에 공급되는 스토리지 커패시터(Cst)에 저장된 보상된 데이터 전압(VD+Vth)을 안정화시키게 된다.Then, in the P4 section, the first control signal supplied to the first control signal line SGL1 is kept high while the second to fourth control signal lines SGL2, SGL3, and SGL4 are low. To the fourth control signal is supplied. Accordingly, the first TFT T1 is kept in the on state as shown in FIG. 11 while the second to fourth TFTs T2, T3, and T4 are turned off. Thus, as the third TFT T3 is turned off, the diode-type driving TFT DT is connected to the driving TFT DT in the form of a diode. Therefore, the compensated data voltage VD + Vth stored in the storage capacitor Cst supplied to the gate terminal of the driving TFT DT is stabilized.
마지막으로, P5 구간제 1 및 제 3 제어신호라인(SGL1, SGL3)에는 로우 상태 의 제 1 및 제 3 제어신호가 공급되고, 제 2 및 제 4 제어신호라인(SGL2, SGL4)에는 하이 상태의 제 2 및 제 4 제어신호가 공급된다. 이에 따라, 제 1 및 제 3 TFT(T1, T3)는 도 12에 도시된 바와 같이 턴-오프되고, 제 2 및 제 4 TFT(T2, T4)는 턴-온된다. 이로 인하여, 제 2 및 4 TFT(T2, T4)가 턴-온됨에 따라 스토리지 커패시터(Cst)에 저장된 전압(VD+Vth)이 구동용 TFT(DT)의 게이트 단자에 공급된다. 구동용 TFT(DT)는 게이트 단자에 공급되는 스토리지 커패시터(Cst)로부터 보상된 데이터 전압(VD+Vth)에 의해 턴-온됨으로써 EL 셀(OEL) 및 제 2 TFT(T2)를 경유하여 공급 전압원(VDD)으로부터 공급되는 전류(I)가 제 4 TFT(T4)를 경유하여 기저전압원(VSS)으로 흐르도록 제어한다. 이 때, 구동용 TFT(DT)는 자신의 문턱전압(Vth)이 보상된 데이터 전압(VD+Vth)만큼 EL 셀(OEL)에 흐르는 전류량(I)을 제어하게 된다. Finally, the first and third control signals in the low state are supplied to the first and third control signal lines SGL1 and SGL3 in the P5 section, and the high and the first and third control signal lines SGL2 and SGL4 are supplied to the second and fourth control signal lines SGL2 and SGL4. The second and fourth control signals are supplied. Accordingly, the first and third TFTs T1 and T3 are turned off as shown in Fig. 12, and the second and fourth TFTs T2 and T4 are turned on. Thus, as the second and fourth TFTs T2 and T4 are turned on, the voltage VD + Vth stored in the storage capacitor Cst is supplied to the gate terminal of the driving TFT DT. The driving TFT DT is turned on by the data voltage VD + Vth compensated from the storage capacitor Cst supplied to the gate terminal, thereby supplying the supply voltage via the EL cell OEL and the second TFT T2. The current I supplied from the VDD is controlled to flow to the base voltage source VSS via the fourth TFT T4. At this time, the driving TFT DT controls the amount of current I flowing through the EL cell OEL by the data voltage VD + Vth whose threshold voltage Vth is compensated.
이러한, P5 구간에서는 스토리지 커패시터(Cst)에 저장된 구동용 TFT(DT)의 문턱전압(Vth)이 보상된 데이터 전압(VD+Vth)을 이용하여 구동용 TFT(DT)를 턴-온시켜 EL 셀(OEL)에 흐르는 전류량(I)을 제어함으로써 구동용 TFT(DT)의 문턱전압(Vth)에 따른 휘도의 감소를 보상하여 원하는 화상을 표시하게 된다.In the P5 section, the EL cell is turned on using the data voltage VD + Vth in which the threshold voltage Vth of the driving TFT DT stored in the storage capacitor Cst is compensated. By controlling the amount of current I flowing through the OEL, a decrease in luminance due to the threshold voltage Vth of the driving TFT DT is compensated for, thereby displaying a desired image.
이와 같은, 본 발명의 실시 예에 따른 EL 표시장치와 그의 구동방법은 상술한 바와 같이 P1 내지 P5 구간을 반복하여 원하는 화상을 표시할 수 있다.As described above, the EL display device and the driving method thereof according to the embodiment of the present invention can display the desired image by repeating the P1 to P5 sections as described above.
상술한 바와 같이, 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치 와 그의 구동방법은 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하여 구동용 박막 트랜지스터의 열화를 방지함과 동시에 구동용 박막 트랜지스터의 문턱전압을 데이터 전압에 보상하여 일렉트로-루미네센스 셀에 흐르는 전류량을 제어함으로써 휘도의 감소를 방지하여 원하는 화상을 표시할 수 있다.As described above, the electro-luminescence display device and the driving method thereof according to the embodiment of the present invention provide a reverse bias voltage to the driving thin film transistor to prevent deterioration of the driving thin film transistor and at the same time the driving thin film transistor. By controlling the amount of current flowing through the electro-luminescence cell by compensating the threshold voltage of the data voltage to the data voltage, a desired image can be displayed by preventing a decrease in luminance.
또한, 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치와 그의 구동방법은 휘도의 감소를 방지하여 화질의 균일도를 향상시킬 수 있으며 잔상 제거하여 화질을 향상시킬 수 있다.In addition, the electro-luminescence display device and its driving method according to an embodiment of the present invention can improve the uniformity of the image quality by preventing the reduction of the brightness and improve the image quality by removing afterimages.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030099751A KR100555310B1 (en) | 2003-12-30 | 2003-12-30 | Electro-luminescence display and its driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030099751A KR100555310B1 (en) | 2003-12-30 | 2003-12-30 | Electro-luminescence display and its driving method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050068394A KR20050068394A (en) | 2005-07-05 |
KR100555310B1 true KR100555310B1 (en) | 2006-03-03 |
Family
ID=37258953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20030099751A Expired - Lifetime KR100555310B1 (en) | 2003-12-30 | 2003-12-30 | Electro-luminescence display and its driving method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100555310B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100592641B1 (en) | 2004-07-28 | 2006-06-26 | 삼성에스디아이 주식회사 | Pixel circuit and organic light emitting display device |
KR20130009487A (en) * | 2011-07-15 | 2013-01-23 | 엘지디스플레이 주식회사 | Light emitting display device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200707385A (en) * | 2005-07-15 | 2007-02-16 | Seiko Epson Corp | Electronic device, method of driving the same, electro-optical device, and electronic apparatus |
KR100858618B1 (en) | 2007-04-10 | 2008-09-17 | 삼성에스디아이 주식회사 | Organic light emitting display device and driving method thereof |
-
2003
- 2003-12-30 KR KR20030099751A patent/KR100555310B1/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100592641B1 (en) | 2004-07-28 | 2006-06-26 | 삼성에스디아이 주식회사 | Pixel circuit and organic light emitting display device |
KR20130009487A (en) * | 2011-07-15 | 2013-01-23 | 엘지디스플레이 주식회사 | Light emitting display device |
KR101950819B1 (en) | 2011-07-15 | 2019-04-26 | 엘지디스플레이 주식회사 | Light emitting display device |
Also Published As
Publication number | Publication date |
---|---|
KR20050068394A (en) | 2005-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8823613B2 (en) | Pixel circuit including initialization circuit and organic electroluminescent display including the same | |
KR100592646B1 (en) | Light-emitting display device and driving method thereof | |
KR101042956B1 (en) | Pixel circuit and organic light emitting display device using the same | |
JP4477617B2 (en) | Organic light emitting diode display element and driving method thereof | |
KR101058108B1 (en) | Pixel circuit and organic light emitting display device using the same | |
KR101040813B1 (en) | Pixel and organic light emitting display device using same | |
US7796100B2 (en) | Organic electroluminescence display and driving method thereof | |
US8269698B2 (en) | Electro-luminescence display device and driving method thereof | |
KR101058107B1 (en) | Pixel circuit and organic light emitting display device using the same | |
KR100568597B1 (en) | Electro-luminescence display and its driving method | |
KR100568592B1 (en) | Electro-luminescence display and its driving method | |
JP4400443B2 (en) | LIGHT EMITTING DRIVE CIRCUIT, ITS DRIVE CONTROL METHOD, DISPLAY DEVICE, AND ITS DISPLAY DRIVE METHOD | |
KR20060064194A (en) | Light emitting display device and driving method thereof | |
KR100646999B1 (en) | Light emitting display device and driving method thereof | |
KR100555310B1 (en) | Electro-luminescence display and its driving method | |
KR101474023B1 (en) | Organic light emitting diode display device | |
KR100595108B1 (en) | Pixel and light emitting display device and driving method thereof | |
KR100592645B1 (en) | Pixel, light emitting display device and driving method thereof | |
KR20080048831A (en) | Organic light emitting diode display device | |
KR100923353B1 (en) | Electro-luminescence display and its driving method | |
KR100647000B1 (en) | Reverse bias application method of organic light emitting display | |
KR20070071524A (en) | Method and apparatus for driving organic light emitting diode display device | |
KR100741979B1 (en) | Pixel Circuit of Organic Electroluminescent Display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20031230 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20051230 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060220 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20060221 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20090102 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20091218 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20101228 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20111221 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20121228 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20131227 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20150127 Start annual number: 10 End annual number: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20160128 Start annual number: 11 End annual number: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20170116 Start annual number: 12 End annual number: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 14 |
|
PR1001 | Payment of annual fee |
Payment date: 20190114 Start annual number: 14 End annual number: 14 |
|
FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 15 |
|
PR1001 | Payment of annual fee |
Payment date: 20200116 Start annual number: 15 End annual number: 15 |
|
PR1001 | Payment of annual fee |
Payment date: 20210118 Start annual number: 16 End annual number: 16 |
|
PR1001 | Payment of annual fee |
Payment date: 20230116 Start annual number: 18 End annual number: 18 |
|
PC1801 | Expiration of term |
Termination date: 20240629 Termination category: Expiration of duration |