[go: up one dir, main page]

KR100545015B1 - 2-차원 피라미드 필터 구조 - Google Patents

2-차원 피라미드 필터 구조 Download PDF

Info

Publication number
KR100545015B1
KR100545015B1 KR1020037012789A KR20037012789A KR100545015B1 KR 100545015 B1 KR100545015 B1 KR 100545015B1 KR 1020037012789 A KR1020037012789 A KR 1020037012789A KR 20037012789 A KR20037012789 A KR 20037012789A KR 100545015 B1 KR100545015 B1 KR 100545015B1
Authority
KR
South Korea
Prior art keywords
pyramid
dimensional
output signal
order
dimensional pyramid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020037012789A
Other languages
English (en)
Other versions
KR20040005904A (ko
Inventor
아챠리야틴쿠
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20040005904A publication Critical patent/KR20040005904A/ko
Application granted granted Critical
Publication of KR100545015B1 publication Critical patent/KR100545015B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration using local operators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Filtering Of Dispersed Particles In Gases (AREA)
  • Networks Using Active Elements (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Complex Calculations (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

2차원 피라미드 필터 구조의 실시예들이 기재되어 있다.
집적 회로, 필터링, 피라미드 필터, 이미지 프로세싱

Description

2-차원 피라미드 필터 구조{TWO-DIMENSIONAL PYRAMID FILTER ARCHITECTURE}
본 발명은 피라미드 필터에 관한 것이다.
이미지 프로세싱에서, 종종 스캐닝된 컬러 이미지와 같은 이미지를 둘 또는 그 이상의 이미지 표현으로 분해(decomposition)하도록 요구될 수 있다. 예를 들면, 통상적인 복사기 또는 스캐너 장치에 적용되는 것과 같이, 컬러 또는 그레이-스케일(gray-scale) 문서 이미지는 강조(enhancement), 압축 등과 같은 효과적인 이미지 프로세싱 동작을 위해 배경(background) 및 전경(foreground) 이미지로 분해될 수 있다. 이러한 환경에서, 이 동작은 종종 디스크리닝(descreening) 동작이라고 불린다. 디스크리닝은 또한 때때로 본래 스캐닝된 이미지에 존재할 수 있는 하프톤(halftone) 패턴을 제거하는데 사용될 수 있다. 예를 들면, 하프톤 패턴은, 적절히 제거되지 않는 경우, 사람의 눈에 거슬리는 인공물(artifacts)을 야기할 수 있다. 이 분해 또는 디스크리닝에 대한 통상적인 접근법은 이것을 희미하게 하기(블러링: blurring) 위해 컬러 이미지를 필터링하는 것이다. 그리고 나서, 이러한 블러링 결과는 분해를 수행하기 위해 이미지를 얼마나 흐리게 할지 선명하게 할지 를 결정하는 것을 돕는데 사용된다. 통상적으로, 이러한 블러링은 "대칭 피라미드" 필터를 이용하여 달성될 수 있다. 대칭 피라미드 유한 임펄스 응답(FIR) 필터는 잘 알려져 있다.
그러나, 이러한 이미지 프로세싱 기법의 하나의 단점은, 기재된 것과 같은 기법을 적용하여 다수의 블러링된 이미지를 생성하기 위해, 상이한 크기의 많은 피라미드 필터가 병렬로 사용되는 경우, 그 복잡성이 많은 중첩(fold)을 증가시킨다는 점이다. 다수의 피라미드 필터링 방법에 대한 억지 접근(brute force approach)은, 도1에 도시된 바와 같이, 다수의 FIR 필터를 사용하는 것이다. 이러한 접근은 단일 소스 이미지로부터 상이한 블러링 이미지를 병렬로 생성하기 위해, 고속 "대칭 피라미드 필터링" 구조의 설계 및 구현이 요구될 수 있다는 것을 나타낸다.
도1에서 각 FIR 블럭에 삽입된 숫자는 피라미드 필터의 대응 길이를 나타낸다. 예를 들면, (1,2,1)은 차수(order) 또는 길이 3인 대칭 피라미드 FIR 필터에 대한 필터 계수들이다. 마찬가지로, (1,2,3,2,1)은 5 차수의 FIR 피라미드 필터에 대한 계수들이다.
불행히도, 도1에 도시된 방법은 단점들을 가지고 있다. 예를 들면, 중복된 계산으로부터 비효율이 초래될 수 있다. 마찬가지로, FIR 구현예는 빈번하게 승산기 회로를 사용한다. 클러킹의 증가를 초래할 수 있는 시프팅 및 누산 회로를 이용하는 것과 같은 승산기의 사용을 감소시키거나 피하기 위한 구현예들이 존재할 수 있지만, 이에 따라 회로의 처리량을 감소시킬 수 있다. 따라서, 피라미드 필터링 구현예 또는 구조를 개선하기 위한 필요성이 존재한다.
발명의 요약
본 발명은 2N-1 차수의 2차원 피라미드 필터 구조를 포함하는 집적 회로에 관한 것으로, 여기서 N은 3보다 큰 양의 정수이다. 이 구조에 따르면, 계산상의 복잡성 또는 프로세싱 및/또는 하드웨어 비용의 절감을 달성할 수 있다.
도1은 FIR 다중 피라미드 필터링 구조를 구현하기 위한 억지 접근을 도시한 블록도.
도2는 1차원 무승산기(multiplierless) 피라미드 필터의 일실시예를 도시한 도면.
도3은 2차원 피라미드 필터 구조의 일실시예를 도시한 도면.
도4는 도3의 실시예로 구현될 수 있는 것과 같은 2차원 피라미드 필터 구조를 구현함으로써 생성될 수 있는 매트릭스의 일례를 도시한 테이블/매트릭스.
도5는 2차원 피라미드 필터 구조에 의해 연산될 수 있는 2차원 신호의 일례를 도시한 테이블/매트릭스.
도6은 로우-방향 및 칼럼-방향 모두 1차원 피라미드 필터 커널을 사용한 일례를 도시한 테이블/매트릭스.
도7은 k=9에 대한 도6의 테이블/매트릭스.
도8은 2차원 입력 신호 샘플 매트릭스의 로우에 1차원 피라미드 필터를 적용 한 결과를 도시한 테이블/매트릭스.
도9는 2차원 입력 신호 샘플 매트릭스의 칼럼에 1차원 피라미드 필터를 적용한 결과를 도시한 테이블/매트릭스.
다음의 상세한 설명에서, 본 발명의 완전한 이해를 제공하기 위해, 다양한 특정 세부사항들이 제시되어 있다. 그러나, 이 기술분야에서 통상의 지식을 가진 자에게는, 본 발명이 이러한 특정 세부사항들없이도 실시될 수 있다는 것이 이해될 것이다. 다른 예에서, 공지된 방법, 절차, 소자 및 회로들은 본 발명을 모호하게 하지 않기 위해 상세히 기재되지 않는다.
전술된 바와 같이, 피라미드 필터링, 특히, 대칭 피라미드 필터링은 이미지를, 예를 들면, 배경 및 전경 이미지로 분해 또는 디스크리닝하기 위해, 컬러 이미지 또는 이미지 프로세싱과 함께 사용될 수 있다. 본 발명은 이에 제한되지는 않지만, 이러한 환경에서, 계산상의 복잡성 또는 프로세싱 및/또는 하드웨어 비용을 절감하는 피라미드 필터링 구조가 특히 요구될 수 있다. 마찬가지로, 구현시 특히 승산을 적용하지 않는 무승산기 구현예 또는 실시예는 승산기 회로를 포함하거나 적용한 것보다 더 저렴하게 구현할 수 있기 때문에, 통상적으로 이러한 구현예들이 요구될 수 있다.
본 발명은 이에 제한되지는 않지만, 도2는, 2001년 1월 3일자로 T.Acharya에 의해 출원된 "Mutiplierless Pyramid Filter"(미국특허출원번호 제09/754,684호)에 상세히 전술된 바와 같은 1차원 피라미드 필터의 일실시예(200)를 도시하고 있다. 실시예(200)는 상이한 차수를 갖는 일련의 피라미드 필터에 대해 다수의 필터링된 출력 신호를 생성하기 위한 통합 무승산기 계단식 대칭 피라미드 필터링 구조를 포함하는데, 여기서, 상기 출력 신호 스트림의 생성은 병렬로 발생한다. 이러한 특정 실시예에서, 본 발명은 또한 이것으로 제한되지 않지만, 필터링된 출력 신호 스트림은 구현되는 상이한 차수의 각 피라미드 필터에 대한 매 클럭 사이클마다 생성된다. 따라서, 계산상의 효율성에 추가로, 이러한 특정 실시예는 처리율 관점에서도 양호한 결과를 생성한다. 그러나, 전술된 바와 같이, 이 특정 실시예는 1차원 피라미드 필터를 구현한다.
도2는 특정 표기법의 관점으로 이해된다. 예를 들면, 입력 소스 신호 X는 다음과 같이 표시될 수 있다.
Figure 112003036307578-pct00001

디지털 또는 이산 신호 프로세싱에서, FIR 필터로 언급된 유한 길이의 디지털 필터 환경에서, 필터링은 입력 신호 X 및 필터 F의 컨볼루션 ⓧ 으로 표현될 수 있다. 따라서, 필터링된 출력 신호 스트림은 다음과 같이 나타낼 수 있다.
Figure 112003036307578-pct00002
전술된 바와 같이, 도2에서의 특정 실시예는 피라미드 필터를 사용한다. 이러한 필터는 통상적으로 3,5,7,9 등과 같은 홀수 길이 또는 차수의 디지털 필터를 이용하여 구현된다. 여기서, 홀수는 2N-1 (예를 들면, N은 2보다 큰 양의 정수) 형식으로 표현될 수 있다. 이러한 디지털 필터의 일부 예들은 다음과 같다.
Figure 112003036307578-pct00003
Figure 112003036307578-pct00004
(여기서, M = 2N-1 임)
전술한 필터에 있어서, 필터링된 출력 신호 또는 출력 신호 스트림은 다음과 같이 표현된 수 있다.
Figure 112003036307578-pct00005
F3에 의해 필터링된 입력 신호 X의 결과
Figure 112003036307578-pct00006
F5에 의해 필터링된 입력 신 호 X의 결과
Figure 112003036307578-pct00007
F7에 의해 필터링된 입력 신호 X의 결과
Figure 112003036307578-pct00008
F9에 의해 필터링된 입력 신호 X의 결과
...
Figure 112003036307578-pct00009
FM에 의해 필터링된 입력 신호 X의 결과
이러한 필터링된 출력 신호 샘플을 실험적으로 표현하기 위한 대안의 방법은 다음과 같다.
Figure 112003036307578-pct00010

마찬가지로, 이러한 경우에, 상태 변수(state variables)라고 부르는 것을 도입함으로써, 상기의 표현은 다음과 같이 다시 표현될 수 있다.
Figure 112003036307578-pct00011

이에 따라, 요구된 피라미드 필터는 다음과 같이 표현될 수 있다.
Figure 112003036307578-pct00012

도2는 도시된 피라미드 필터의 B3, B5, B7, B9 등의 산출된 출력 신호 스트림이 도시된 실시예에 의해 생성되는 것을 보여준다.
앞서 논의된 피라미드 필터는 1차원 필터링의 환경에서 발생한다. 그러나, 적어도 부분적으로, 이러한 필터의 대칭 특성으로 인해, 추가의 계산 단계를 적용하는 로우-방향 및 칼럼-방향 1차원 형식으로 계산하는 대신에, 피라미드 2차원 필 터링을 구현할 수 있다. 1차원 k-탭(k-tap) 필터를 다음과 같이 표현하는 경우, 대응하는 2차원 피라미드 필터 Fkxk 는 도6에 도시된 것과 같이 유도될 수 있다.
Figure 112003036307578-pct00013

도7에서는, k=9 에 대한 2차원 피라미드 필터 커널을 도시하였다. 도5에 도시된 형식을 갖는 신호 샘플과 같은 2차원 입력 신호를 가정하면, 도4는 2차원 입력 신호 샘플 매트릭스가 2차원 피라미드 필터 커널 Fkxk를 이용하여 필터링된, 2차원 필터링된 신호 샘플 출력 매트릭스 Pkxk를 생성할 수 있는 매트릭스를 도시한 테이블이다.
도8에 도시된 매트릭스는 2차원 입력 신호 샘플 매트릭스의 로우(행)마다 1차원 k-탭 피라미드 필터를 적용함으로써 생성될 수 있고, 도9에 도시된 매트릭스는 2차원 입력 신호 샘플 매트릭스의 칼럼(열)마다 2차원 k-탭 피라미드 필터를 적용함으로써 생성될 수 있다. 도4의 매트릭스는 2차원 입력 신호 샘플 매트릭스에 대해 2차원 (kxk) 탭 필터를 적용하거나, 또는 1차원 k-탭 피라미드 필터를 로우-방향 및 칼럼-방향으로 적용함으로써 생성될 수 있다. 필터링된 신호 샘플 출력 P1x3, P3x1 및 P3x3 을 생성하기 위해 이 접근법을 적용하는 것은 다음과 같은 관계를 발생시킨다.
Figure 112003036307578-pct00014

마찬가지로, 필터링된 신호 샘플 출력 P1x5, P5x1 및 P5x5 을 생성하는 것은 다음과 같은 관계를 발생시킨다.
Figure 112003036307578-pct00015

마찬가지로, 필터링된 신호 샘플 출력 P7x1, P1x7 및 P7x7 을 생성하는 것은 다음과 같은 관계를 발생시킨다.
Figure 112003036307578-pct00016
Figure 112003036307578-pct00017

이 수식의 수학적 처리는 다음과 같은 결과를 생성한다.
Figure 112003036307578-pct00018
[1]
상기의 수식[1]은, 2N-1(이 경우에, N은 4임) 차수의 직접 2차원 피라미드 필터 구조가, 이 예에서, 4개의 신호 샘플 매트릭스
Figure 112003036307578-pct00019
및 로우-방향 및 칼럼-방향의 2N-1(여기서, 7) 차수의 4개의 1차원 피라미드 필터 를 이용하는 [2(N-1)-1](즉, 5) 차수의 1개의 2차원 피라미드 필터 또는 [2(N-1)-1] 차수의 4개의 2차원 피라미드 필터 중 하나를 이용하여 구현될 수 있다. 물론, 본 발명은 이러한 특정 구현예 또는 실시예로 제한되지는 않지만, 도3은 이러한 실시예를 도시한 개략도이다. 예를 들면, [2(N-1)-1](여기서, 5, N은 4임) 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 것에 대응하는 출력 신호 샘플은 반드시 2차원 피라미드 필터에 의해 생성될 필요는 없다. 단지 일례로서, 이러한 출력 신호는 1차원 피라미드 필터를 이용하여 생성될 수 있다. 또한, 하나의 이러한 필터가 도2에 도시되었지만, 도3에 도시된 구조에 대한 출력 신호를 생성하기 위해 추가의 접근법이 사용될 수도 있다.
도3은 집적 회로(IC)(300)를 도시하고 있지만, 물론, 대안의 실시예들은 반드시 하나의 집적 회로 칩상에 구현될 필요는 없다. IC(300)는 2N-1 차수의 2차원 피라미드 필터 구조를 포함하고, 여기서 N은 3보다 큰 양의 정수로서, 여기서는 4이다. 이 2N-1 차수의 2차원 피라미드 필터 구조는 동작중에 각 클럭 사이클에서 적어도 다음의 신호를 생성할 수 있다. 즉, 2N-1(이 예에서 7, 여기서 N은 4임) 차수의 4개의 1차원 피라미드 필터(도3에서 330, 340, 350 및 360)에 의해 피라미드 필터링된 출력 신호가 생성된다. 또한, 신호 샘플 매트릭스
Figure 112003036307578-pct00020
를 이용하여, [2(N-1)-1] 또는 5(여기서, N은 4임) 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터에 의해 생성된 출력 신호에 대응하여 피라미드 필터링된 출력 신호가 생성될 수도 있다. 이 출력 신호들은 도3에서 가산기(310)에 의해 합산된다. 마찬가지로, 도3에서의 구현예에서, 이 2차원 피라미드 필터 구조 구현예의 각각의 출력 신호, 예를 들면, 330, 340, 350 및 360의 출력 신호는, 도3의 가산기(370)에 의해 2차원 피라미드 필터 구조의 각 클럭 사이클에서 합산된다. 가산기(380)는 310, 370 및 390의 출력 신호를 합산한다. 물론, 도3은 구현예들 중 단지 하나의 가능한 일례이고, 본 발명은 이러한 특정 구현예로 그 범위가 제한되지 않는다.
예를 들면, N은 4로 제한되지 않는다. 마찬가지로, 2차원 피라미드 필터에 의해 생성된 출력 신호에 대응하는 피라미드 필터링된 출력 신호는 1차원 피라미드 필터 의해 또는 2차원 피라미드 필터로 구현되는 것으로 제한되지 않는다. 또한, 전술된 바와 같이, 1차원 필터가 사용되는 경우, 필터는 전술된 Tinku Acharya에 의해 2001년 1월 3일자로 출원된 "Multiplierless Pyramid Filter"(미국특허출원번호 제09/754,684호), 또는 Tinku Acharya에 의해 2001년 3월 28일자로 출원된 "Pyramid Filter"(attorney docket 042390.P11211)에 기재된 구현 방법으로 제한되지 않는다. 예를 들면, 무승산기 피라미드 필터 이외에 1차원 피라미드가 사용될 수 있다. 마찬가지로, 구현예에 따라, 상이한 개수 및 상이한 차수의 피라미드 필터가 사용될 수 있다. 예를 들면, 상이한 개수, 차원 또는 차수의 피라미드 필터에 대응하는 피라미드 필터링된 출력 신호를 생성하기 위한 방식으로 출력 신호가 조합 또는 처리될 수 있다.
물론, 여기서 특정 실시예들이 기재되었지만, 본 발명은 이러한 특정 실시예 또는 구현예로 그 범위가 제한되지는 않는다. 예를 들면, 일실시예는 하드웨어로 이루어질 수 있고, 다른 실시예는 소프트웨어로 이루어질 수 있다. 마찬가지로, 일실시예는 펌웨어로 이루어질 수 있거나, 또는 하드웨어, 소프트웨어 또는 펌웨어의 조합으로 이루어질 수 있다. 또한, 본 발명은 이것으로 그 범위가 제한되지는 않지만, 일실시예는 저장 매체와 같은 물품(article)을 포함할 수 있다. 예를 들면, CD-ROM 또는 디스크와 같은 저장 매체는, 컴퓨터 시스템 또는 플랫폼, 또는 예를 들면 이미징 시스템과 같은 시스템에 의해 실행되는 경우, 전술한 바와 같은, 이미지 또는 비디오를 필터링하거나 처리하는 방법의 실시예와 같은, 본 발명에 따른 방법의 실시예를 야기할 수 있는 명령어를 저장할 수 있다. 예를 들면, 이미지 프로세싱 플랫폼 또는 이미징 프로세싱 시스템은 이미지 프로세싱 유닛, 비디오 또는 이미지 입력/출력 장치 및/또는 메모리를 포함할 수 있다.
이상에서, 본 발명의 특정 형태가 도시되고 기재되었지만, 이 기술분야의 통상의 지식을 가진 자에게는 많은 변경, 대체, 수정 및 등가물이 발생할 수 있을 것이다. 그러므로, 첨부된 청구항은 본 발명의 진정한 사상안에 이러한 변형 및 수정을 모두 포함할 수 있도록 의도된 것으로 이해되어야 한다.

Claims (23)

  1. 2N-1 차수(order)의 2차원 피라미드 필터 구조 - 여기서, N은 3보다 큰 양의 정수임 -
    를 포함하고,
    상기 2N-1 차수의 2차원 피라미드 필터 구조는 2N-1 차수의 1차원 피라미드 필터; 제1 가산기 회로; 및 제2 가산기 회로를 포함하고,
    상기 2N-1 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서 적어도 다음의 신호, 즉, 4개의 상기 2N-1 차수의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대한 상기 제1 가산기 회로에 의한 합에 대응하는 피라미드 필터링된 출력 신호; 및 상기 제2 가산기 회로에서 [2(N-1)-1] 차수의 신호 샘플 매트릭스를 합산하여 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고,
    여기서, 상기 2차원 피라미드 필터 구조에서의 각 피라미드 필터링된 출력 신호는 상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서 제3 가산기에 의해 합산되는
    집적 회로.
  2. 제1항에 있어서,
    여기서 N은 4이고,
    7 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 4개의 신호 샘플 매트릭스
    Figure 112003036307578-pct00021
    를 이용하여, 5 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 다수의 1차원 피라미드 필터에 의해 생성되는
    집적 회로.
  3. 제2항에 있어서,
    상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛(scalable cascaded multiplierless operational units)을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는
    집적 회로.
  4. 제2항에 있어서,
    상기 1차원 피라미드 필터는 1차원 무승산기 피라미드 필터 이외의 필터를 포함하는
    집적 회로.
  5. 제2항에 있어서,
    상기 7 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 4개의 신호 샘플 매트릭스
    Figure 112003036307578-pct00022
    를 이용하여, 5 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 5 차수의 8개의 1차원 피라미드 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는
    집적 회로.
  6. 제5항에 있어서,
    상기 5 차수의 8개의 1차원 피라미드 필터 중 4개는 로우-방향으로 적용되고, 4개는 칼럼-방향으로 적용되는
    집적 회로.
  7. 제5항에 있어서,
    상기 7 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 5 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 5 차수의 8개의 1차원 무승산기 피라미드 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는
    집적 회로.
  8. 제7항에 있어서,
    상기 5 차수의 8개의 1차원 피라미드 필터 중 4개는 로우-방향으로 적용되고, 4개는 칼럼-방향으로 적용되는
    집적 회로.
  9. 제2항에 있어서,
    상기 7 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 5 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신 호는 1차원 무승산기 피라미드 필터 이외의 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는
    집적 회로.
  10. 제1항에 있어서,
    여기서 N은 4이고,
    7 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 적어도 다음의 신호, 즉, 5 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 생성할 수 있는
    집적 회로.
  11. 제1항에 있어서,
    7 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 5 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 4개의 2차원 피라미드 필터 이외에 하나 또는 그 이상의 2차원 피라미드 필터에 의해 생성되는
    집적 회로.
  12. 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 3보다 큰 양의 정수이고, 상기 2N-1 차수의 2차원 피라미드 필터 구조는 2N-1 차수의 1차원 피라미드 필터를 포함함 - 를 이용하여 이미지를 필터링하는 방법에 있어서,
    상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서, 4개의 상기 2N-1 차수의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호와, [2(N-1)-1] 차수의 신호 샘플 매트릭스의 합에 대응하는 피라미드 필터링된 출력 신호를 합산하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    여기서 N은 4이고,
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 5 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는
    방법.
  14. 제12항에 있어서,
    여기서 N은 4이고,
    4개의 신호 샘플 매트릭스
    Figure 112003036307578-pct00023
    를 이용하여, 5 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는
    방법.
  15. 제14항에 있어서,
    상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는
    방법.
  16. 실행되는 경우, 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 3보다 큰 양의 정수이고, 상기 2N-1 차수의 2차원 피라미드 필터 구조는 2N-1 차수의 1차원 피라미드 필터를 포함함 - 를 이용하여 이미지를 필터링하도록 야기하는 명령어
    를 포함하고,
    상기 명령어는 상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서, 4개의 상기 2N-1 차수의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호와, [2(N-1)-1] 차수의 신호 샘플 매트릭스의 합에 대응하는 피라미드 필터링된 출력 신호를 합산함으로써 이미지를 필터링하도록 야기하는
    저장 매체.
  17. 제16항에 있어서,
    여기서 N은 4이고,
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 5 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는
    저장 매체.
  18. 제16항에 있어서,
    여기서 N은 4이고,
    4개의 신호 샘플 매트릭스
    Figure 112005046006061-pct00024
    를 이용하여, 5 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는
    저장 매체.
  19. 제18항에 있어서,
    상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는
    저장 매체.
  20. 스캐닝된 컬러 이미지를 필터링하기 위한 이미지 프로세싱 유닛
    을 포함하고,
    상기 이미지 프로세싱 유닛은 적어도 1개의 2차원 피라미드 필터 구조를 포함하고,
    상기 적어도 1개의 2차원 피라미드 필터 구조는, 2N-1 차수의 2차원 피라미드 필터 구조를 포함하고, 여기서, N은 3보다 큰 양의 정수이고, 상기 2N-1 차수의 2차원 피라미드 필터 구조는 2N-1 차수의 1차원 피라미드 필터를 포함하며,
    상기 2N-1 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각 클럭 사이클에서 적어도 다음의 신호, 즉, 4개의 상기 2N-1 차수의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및 [2(N-1)-1] 차수의 신호 샘플 매트릭스의 합에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고,
    여기서, 상기 2차원 피라미드 필터 구조에서의 각 피라미드 필터링된 출력 신호는 상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서 합산되는
    이미지 프로세싱 시스템.
  21. 제20항에 있어서,
    여기서 N은 4이고,
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 5 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는
    이미지 프로세싱 시스템.
  22. 제20항에 있어서,
    여기서 N은 4이고,
    4개의 신호 샘플 매트릭스
    Figure 112003036307578-pct00025
    를 이용하여, 5 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는
    이미지 프로세싱 시스템.
  23. 제22항에 있어서,
    상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는
    이미지 프로세싱 시스템.
KR1020037012789A 2001-03-30 2002-03-28 2-차원 피라미드 필터 구조 Expired - Fee Related KR100545015B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/823,212 US6889237B2 (en) 2001-03-30 2001-03-30 Two-dimensional pyramid filter architecture
US09/823,212 2001-03-30
PCT/US2002/010166 WO2002080104A2 (en) 2001-03-30 2002-03-28 Two-dimensional pyramid filter architecture

Publications (2)

Publication Number Publication Date
KR20040005904A KR20040005904A (ko) 2004-01-16
KR100545015B1 true KR100545015B1 (ko) 2006-01-24

Family

ID=25238098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012789A Expired - Fee Related KR100545015B1 (ko) 2001-03-30 2002-03-28 2-차원 피라미드 필터 구조

Country Status (10)

Country Link
US (1) US6889237B2 (ko)
EP (1) EP1390914B1 (ko)
JP (1) JP4323808B2 (ko)
KR (1) KR100545015B1 (ko)
CN (1) CN100342643C (ko)
AT (1) ATE287563T1 (ko)
AU (1) AU2002250491A1 (ko)
DE (1) DE60202674T2 (ko)
TW (1) TWI256595B (ko)
WO (1) WO2002080104A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563439B1 (en) * 2000-10-31 2003-05-13 Intel Corporation Method of performing Huffman decoding
US6636167B1 (en) * 2000-10-31 2003-10-21 Intel Corporation Method of generating Huffman code length information
US20020174154A1 (en) * 2001-03-26 2002-11-21 Tinku Acharya Two-dimensional pyramid filter architecture
US7263541B2 (en) * 2003-01-28 2007-08-28 Agere Systems Inc. Multi-dimensional hybrid and transpose form finite impulse response filters
US7904841B1 (en) 2007-10-12 2011-03-08 Lockheed Martin Corporation Method and system for optimizing digital filters
KR101708698B1 (ko) 2015-02-13 2017-02-21 엘지전자 주식회사 냉장고
KR102447530B1 (ko) * 2016-04-15 2022-09-26 엘지전자 주식회사 냉장고

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674125A (en) 1983-06-27 1987-06-16 Rca Corporation Real-time hierarchal pyramid signal processing apparatus
US4703514A (en) 1985-09-16 1987-10-27 Rca Corporation Programmed implementation of real-time multiresolution signal processing apparatus
US4829378A (en) 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US5359674A (en) 1991-12-11 1994-10-25 David Sarnoff Research Center, Inc. Pyramid processor integrated circuit
US6567564B1 (en) * 1996-04-17 2003-05-20 Sarnoff Corporation Pipelined pyramid processor for image processing systems
US5875122A (en) 1996-12-17 1999-02-23 Intel Corporation Integrated systolic architecture for decomposition and reconstruction of signals using wavelet transforms
US6009201A (en) 1997-06-30 1999-12-28 Intel Corporation Efficient table-lookup based visually-lossless image compression scheme
US6009206A (en) 1997-09-30 1999-12-28 Intel Corporation Companding algorithm to transform an image to a lower bit resolution
US6285796B1 (en) 1997-11-03 2001-09-04 Intel Corporation Pseudo-fixed length image compression scheme
US6151069A (en) 1997-11-03 2000-11-21 Intel Corporation Dual mode digital camera for video and still operation
US6091851A (en) 1997-11-03 2000-07-18 Intel Corporation Efficient algorithm for color recovery from 8-bit to 24-bit color pixels
US6130960A (en) 1997-11-03 2000-10-10 Intel Corporation Block-matching algorithm for color interpolation
US6351555B1 (en) 1997-11-26 2002-02-26 Intel Corporation Efficient companding algorithm suitable for color imaging
US6094508A (en) 1997-12-08 2000-07-25 Intel Corporation Perceptual thresholding for gradient-based local edge detection
US6229578B1 (en) 1997-12-08 2001-05-08 Intel Corporation Edge-detection based noise removal algorithm
US6348929B1 (en) 1998-01-16 2002-02-19 Intel Corporation Scaling algorithm and architecture for integer scaling in video
US6215916B1 (en) 1998-02-04 2001-04-10 Intel Corporation Efficient algorithm and architecture for image scaling using discrete wavelet transforms
US6392699B1 (en) 1998-03-04 2002-05-21 Intel Corporation Integrated color interpolation and color space conversion algorithm from 8-bit bayer pattern RGB color space to 12-bit YCrCb color space
US6356276B1 (en) 1998-03-18 2002-03-12 Intel Corporation Median computation-based integrated color interpolation and color space conversion methodology from 8-bit bayer pattern RGB color space to 12-bit YCrCb color space
US6366694B1 (en) 1998-03-26 2002-04-02 Intel Corporation Integrated color interpolation and color space conversion algorithm from 8-bit Bayer pattern RGB color space to 24-bit CIE XYZ color space
US6366692B1 (en) 1998-03-30 2002-04-02 Intel Corporation Median computation-based integrated color interpolation and color space conversion methodology from 8-bit bayer pattern RGB color space to 24-bit CIE XYZ color space
US6154493A (en) 1998-05-21 2000-11-28 Intel Corporation Compression of color images based on a 2-dimensional discrete wavelet transform yielding a perceptually lossless image
US6124811A (en) 1998-07-02 2000-09-26 Intel Corporation Real time algorithms and architectures for coding images compressed by DWT-based techniques
US6233358B1 (en) 1998-07-13 2001-05-15 Intel Corporation Image compression using directional predictive coding of the wavelet coefficients
US6201613B1 (en) * 1998-07-22 2001-03-13 Xerox Corporation Automatic image enhancement of halftone and continuous tone images
US6236765B1 (en) 1998-08-05 2001-05-22 Intel Corporation DWT-based up-sampling algorithm suitable for image display in an LCD panel
US5995210A (en) 1998-08-06 1999-11-30 Intel Corporation Integrated architecture for computing a forward and inverse discrete wavelet transforms
US6047303A (en) 1998-08-06 2000-04-04 Intel Corporation Systolic architecture for computing an inverse discrete wavelet transforms
US6178269B1 (en) 1998-08-06 2001-01-23 Intel Corporation Architecture for computing a two-dimensional discrete wavelet transform
US6166664A (en) 1998-08-26 2000-12-26 Intel Corporation Efficient data structure for entropy encoding used in a DWT-based high performance image compression
US6301392B1 (en) 1998-09-03 2001-10-09 Intel Corporation Efficient methodology to select the quantization threshold parameters in a DWT-based image compression scheme in order to score a predefined minimum number of images into a fixed size secondary storage
US6195026B1 (en) 1998-09-14 2001-02-27 Intel Corporation MMX optimized data packing methodology for zero run length and variable length entropy encoding
US6108453A (en) 1998-09-16 2000-08-22 Intel Corporation General image enhancement framework
US6236433B1 (en) 1998-09-29 2001-05-22 Intel Corporation Scaling algorithm for efficient color representation/recovery in video
US6535648B1 (en) 1998-12-08 2003-03-18 Intel Corporation Mathematical model for gray scale and contrast enhancement of a digital image
US6151415A (en) 1998-12-14 2000-11-21 Intel Corporation Auto-focusing algorithm using discrete wavelet transform
US6215908B1 (en) 1999-02-24 2001-04-10 Intel Corporation Symmetric filtering based VLSI architecture for image compression
US6381357B1 (en) 1999-02-26 2002-04-30 Intel Corporation Hi-speed deterministic approach in detecting defective pixels within an image sensor
US6275206B1 (en) 1999-03-17 2001-08-14 Intel Corporation Block mapping based up-sampling method and apparatus for converting color images
US6377280B1 (en) 1999-04-14 2002-04-23 Intel Corporation Edge enhanced image up-sampling algorithm using discrete wavelet transform
US6292114B1 (en) 1999-06-10 2001-09-18 Intel Corporation Efficient memory mapping of a huffman coded list suitable for bit-serial decoding
US6373481B1 (en) 1999-08-25 2002-04-16 Intel Corporation Method and apparatus for automatic focusing in an image capture system using symmetric FIR filters
US6449380B1 (en) 2000-03-06 2002-09-10 Intel Corporation Method of integrating a watermark into a compressed image

Also Published As

Publication number Publication date
WO2002080104A3 (en) 2003-09-18
JP4323808B2 (ja) 2009-09-02
US6889237B2 (en) 2005-05-03
KR20040005904A (ko) 2004-01-16
AU2002250491A1 (en) 2002-10-15
HK1061734A1 (en) 2004-09-30
EP1390914A2 (en) 2004-02-25
JP2005509201A (ja) 2005-04-07
DE60202674D1 (de) 2005-02-24
TWI256595B (en) 2006-06-11
EP1390914B1 (en) 2005-01-19
DE60202674T2 (de) 2006-01-05
ATE287563T1 (de) 2005-02-15
CN1511375A (zh) 2004-07-07
WO2002080104A2 (en) 2002-10-10
US20020161807A1 (en) 2002-10-31
CN100342643C (zh) 2007-10-10

Similar Documents

Publication Publication Date Title
KR100550676B1 (ko) 2-차원 피라미드 필터 구조
KR100545015B1 (ko) 2-차원 피라미드 필터 구조
KR20040007483A (ko) 2-차원 피라미드 필터 구조
EP1415277B1 (en) Pyramid filter
KR20040028731A (ko) 2-차원 피라미드 필터 구조
US6662200B2 (en) Multiplierless pyramid filter
HK1060945B (en) Two-dimensional pyramid filter architecture
HK1061734B (en) Two-dimensional pyramid filter architecture
HK1060944B (en) Two-dimensional pyramid filter architecture
HK1061735B (en) Pyramid filter
HK1058094B (en) Multiplierless pyramid filter

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20120110

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130114

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130114

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000