KR100542671B1 - 반도체패키지 및 그 제조방법 - Google Patents

Abstract

이 발명의 분야는 반도체패키지 및 그 제조 방법에 관한 것으로, 구성요소 및 제조 공정수를 단순화시킬 수 있고, 또한 멀티칩모듈로도 사용할 수 있도록 함을 과제로 한다.

이를 위해 본 발명은 다수의 요홈부가 매트릭스 형상으로 형성된 수지층을 구비하고, 그 각각의 요홈부에 반도체칩을 탑재한 후, 스크린 프린팅 방법에 의해 도전성 잉크로 회로패턴을 형성하되, 상기 회로패턴의 일단이 직접 반도체칩에 연결되도록 한다. 또한 봉지 공정과 도전성 볼 융착 공정을 통해 하나의 멀티칩모듈을 구현하거나 또는 소잉 공정을 통해 다수의 반도체패키지를 구현하기도 한다.

Description

반도체패키지 및 그 제조 방법{Semiconductor package and its manufacturing method}

도1은 종래의 반도체패키지를 도시한 단면도이다.

도2a 내지 도2c는 본 발명에 의한 반도체패키지를 도시한 단면도이다.

도3a는 내지 도3f는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.

- 도면중 주요 부호에 대한 설명 -

101, 102, 103; 본 발명에 의한 반도체패키지

1; 반도체칩 1a, 1b; 반도체칩의 제1면, 제2면

2; 입출력패드 10; 회로기판

11; 수지층 11a, 11b; 수지층의 제1면, 제2면

12; 회로패턴 12a; 본드핑거(Bond Finger)

12b; 볼랜드(Ball Land) 13; 커버코트(Cover Coat)

14; 요홈부 20; 봉지재

30; 도전성볼 40; 마스크(Mask)

50; 블레이드(Blade)

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 구성요소 및 제조 공정수를 단순화시킬 수 있고, 또한 멀티칩모듈(MCM; Multi Chip Module)로도 사용할 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.

최근의 반도체패키지는 칩스케일(Chip Scale) 반도체패키지, 마이크로 볼그리드어레이(Micro Ball Grid Array) 반도체패키지 및 초박형(Ultra Thin) 반도체패키지 등과 같이 점차 소형화 및 박형화 추세에 있다.

여기서, 상기 초박형 반도체패키지는 통상 회로기판에 일정크기의 관통공이 형성되고, 상기 관통공 내측에 반도체칩이 위치되며, 회로기판의 일면에 도전성 볼이 어레이되어 두께가 매우 얇은 반도체패키지를 말한다.

이러한 반도체패키지중에서 종래의 초박형 반도체패키지(100')를 도1에 도시하였다.

도시된 바와 같이 다수의 전자회로가 집적되어 있고, 제1면(하면)(1a) 및 제2면(상면)(1b)을 가지며, 상기 제2면(1b)에는 다수의 입출력패드(2)가 형성되어 있는 반도체칩(1)이 중앙에 위치되어 있고, 상기 반도체칩(1)의 외주연으로는 그 반도체칩(1)이 위치할 수 있도록 관통공(15)이 형성된 회로기판(10)이 위치되어 있다.

상기 회로기판(10)은 제1면(하면)(11a)과 제2면(상면)(11b)을 갖는 수지층(11)을 기본층으로 하여, 상기 제2면(11b)에 다수의 본드핑거(12a)와 볼랜드(12b)로 이루어진 회로패턴(12)이 형성되어 있고, 상기 다수의 본드핑거(12a)와 볼랜드(12b)를 오프닝시키며 회로패턴(12)을 커버코트(13)가 덮고 있다. 또한, 중앙에는 관통공(15)이 형성되어 전술한 바와 같이 그 관통공(15)에 반도체칩(1)이 위치되어 있다. 여기서 상기 반도체칩(1)의 제1면(1a)과 회로기판(10)의 제1면(11a)은 동일면이다.

상기 반도체칩(1)의 입출력패드(2)와 상기 회로기판(10)의 본드핑거(12a)는 전기적으로 접속되도록 도전성와이어와 같은 전기적 접속수단(60)에 의해 상호 연결되어 있다.

상기 회로기판(10)의 관통공(15) 내측에 위치된 반도체칩(1), 접속수단(60) 및 회로기판(10)의 일부는 봉지재(20)가 감싸고 있으며, 이때 상기 반도체칩(1)의 제1면(1a)은 봉지재(20) 외측으로 노출되어 있다.

상기 회로기판(10)의 볼랜드(12b)에는 다수의 도전성볼(30)이 융착되어 차후 마더보드에 실장 가능한 형태로 되어 있다.

상기와 같은 반도체패키지(100')의 제조 방법을 간단히 설명하면 다음과 같다.

1. 회로기판 제공 단계로서, 제1면(11a)과 제2면(11b)을 갖는 수지층(11)을 기본층으로 하여 그 제2면(11b)에 다수의 본드핑거(12a)와 볼랜드(12b)를 갖는 회로패턴(12)이 형성되고, 상기 본드핑거(12a)와 볼랜드(12b)가 오픈된 상태로 상기 수지층(11) 및 회로패턴(12)이 커버코트(13)로 코팅되며, 중앙에는 관통공(15)이 형성되어 있는 회로기판(10)을 제공한다.

여기서, 상기 회로기판(10)에 형성된 회로패턴(12)은 주지된 바와 같이 포토마스킹, 화학적 에칭, 도금 등의 복잡한 방법에 의해 형성된다.

2. 반도체칩 제공 단계로서, 제1면(1a)과 제2면(1b)을 가지며, 상기 제2면(1b)에 다수의 입출력패드(2)가 형성된 반도체칩(1)을 상기 회로기판(10)의 관통공(15)내에 위치시킨다. 이때, 상기 회로기판(10)의 제1면(11a)에는 그 관통공(15)을 폐쇄할 수 있도록 폐쇄부재를 접착하고, 그 폐쇄부재 상에 상기 반도체칩(1)을 위치시킨다. 물론, 상기 반도체칩(1)의 제1면(1a,11a)이 상기 폐쇄부재 상에 접착되도록 한다.

3. 전기적 접속 단계로서, 상기 반도체칩(1)의 입출력패드(2)와 상기 회로기판(10)의 본드핑거(12a)가 전기적 접속수단(60) 예를 들면 골드와이어, 알루미늄와이어 등에 의해 상호 접속되도록 한다.

4. 봉지 단계로서, 상기 반도체패키지 자재를 금형 등에 위치시키고, 상기 관통공(15)내의 반도체칩(1), 접속수단(60), 및 회로기판(10)의 일정영역을 에폭시몰딩컴파운드(Epoxy Molding Compound)와 같은 봉지재(20)로 봉지한다. 또한 상기 반도체패키지 자재는 디스펜서(Dispenser)를 이용한 글럽탑(Glop Top)에 의해 봉지될 수도 있다.

5. 입출력 단자 형성 단계로서, 상기 회로기판(10)의 볼랜드(12b)에 도전성볼(30)을 융착하여 입출력단자를 형성한다.

그러나 이러한 종래의 반도체패키지 및 그 제조 방법에 의하면 상기 반도체 패키지의 구성 요소인 회로기판이 포토마스킹, 화학적 에칭 및 각종 도금 등의 과정을 통해 제조됨으로써, 그 구조 및 제조 방법이 복잡하고 또한 비용이 고가로 되는 단점이 있다.

즉, 반도체패키지의 제조 공정중, 별도의 공정에 의해 제조된 회로기판을 이용하게 되는데 이 회로기판은 주지된 바와 같이 복잡한 공정에 의해 제조됨으로 가격이 고가이고, 따라서 반도체패키지의 가격도 고가로 되는 문제점이 있다.

또한, 반도체칩과 회로기판을 전기적으로 접속시키기 위해 통상 도전성와이어를 사용하게 됨으로써 전기적 신호 경로가 길어짐은 물론 전기적 저항도 증가되는 문제가 있다.

더불어, 상기 도전성와이어의 루프 하이트(Loop Height)로 인해 봉지재의 높이가 어느 정도 높아야 하지만, 상기 도전성볼의 높이보다는 작아야 함으로 그 봉지재의 높이 제어에 어려움이 있다.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 구성 요소 및 제조 공정이 단순하고 비용도 저가인 반도체패키지 및 그 제조 방법을 제공하는데 있다.

또한, 본 발명의 다른 목적은 멀티칩모듈로도 사용할 수 있는 반도체패키지 및 그 제조 방법의 제공에 있다.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 제1면과 제2면 을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩과; 제1면과 제2면을 갖고, 상기 제2면에는 상기 반도체칩이 위치될 수 있도록 일정깊이의 요홈부가 형성된 수지층과, 상기 요홈부 외측으로는 방사상으로 일정크기의 볼랜드를 포함하며, 일단이 상기 반도체칩의 입출력패드에 연결된 회로패턴으로 이루어진 회로기판과; 상기 반도체칩 및 상기 회로기판의 요홈부 주변 영역을 봉지하는 봉지재와; 상기 회로기판의 회로패턴중 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.

상기 회로기판은 요홈부의 깊이가 상기 반도체칩의 높이와 같게 함이 바람직하다.

상기 회로기판의 회로패턴은 도전성 잉크일 수 있다. 또한, 상기 회로기판은 회로패턴이 구리박막이고, 상기 회로패턴과 반도체칩의 입출력패드는 도전성잉크에 의해 연결될 수도 있다.

상기 회로기판은 볼랜드가 외측으로 오픈된채로 커버코트가 코팅됨이 바람직하다.

상기 봉지재는 볼랜드가 외측으로 오픈된채로 회로기판의 제2면 전체에 봉지될 수도 있다.

또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법에 의하면 제1면과 제2면을 갖는 대략 사각판상으로서, 상기 제2면에는 일정깊이 및 넓이를 갖는 요홈부가 다수의 행과 열을 가지며 매트릭스 형태로 형성된 수지층을 제공하는 단계와; 상기 수지층의 각 요홈부에, 제1면과 제2면을 가지며 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩을 탑재하되, 상기 반도체칩의 제1면이 요홈부의 바닥면에 접착되도록 하는 단계와; 상기 수지층의 요홈부 외주연인 제2면에 회로패턴을 형성하되, 상기 회로패턴의 일단은 상기 반도체칩의 입출력패드에 연결되고 타단은 상기 수지층의 제2면에 볼랜드가 형성되도록 하는 단계와; 상기 요홈부, 반도체칩 등을 외부환경으로부터 보호하기 위해 봉지재로 봉지하는 단계와; 상기 수지층의 볼랜드에 각각 도전성볼을 융착하는 단계를 포함하여 이루어진 것을 특징으로 한다.

상기 회로패턴 형성 단계는 도전성 잉크를 이용한 스크린 프린팅에 의해 형성됨이 바람직하다.

상기 회로패턴 형성 단계후 상기 회로패턴중 볼랜드가 외측으로 오픈되도록 상기 수지층의 제2면을 커버코트를 코팅하는 단계가 더 포함될 수 있다.

상기 도전성볼 융착 단계후 상기 수지층을 다수의 가로와 세로 방향으로 소잉하여 낱개의 반도체패키지로 싱귤레이션하는 단계가 더 포함될 수도 있다.

더불어 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 제1면과 제2면을 갖는 대략 사각판상으로서, 상기 제2면에는 일정깊이 및 넓이를 갖는 요홈부가 다수의 행과 열을 가지며 매트릭스 형태로 형성된 수지층이 구비되고, 상기 각 요홈부의 외주연인 제2면에는 다수의 본드핑거 및 볼랜드를 갖는 회로패턴이 형성되어 이루어진 회로기판을 제공하는 단계와; 상기 회로기판의 각 요홈부에, 제1면과 제2면을 가지며 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩을 탑재하되, 상기 반도체칩의 제1면이 요홈부의 바닥면에 접착되도록 하 는 단계와; 상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를, 도전성잉크를 이용한 스크린프린팅에 의해 상호 접속시키는 단계와; 상기 요홈부, 반도체칩 등을 외부환경으로부터 보호하기 위해 봉지재로 봉지하는 단계와; 상기 수지층의 볼랜드에 각각 도전성볼을 융착하는 단계를 포함하여 이루어진 것을 특징으로 한다.

상기 도전성볼 융착 단계후 상기 회로기판을 다수의 가로와 세로 방향으로 소잉하여 낱개의 반도체패키지로 싱귤레이션하는 단계가 더 포함될 수도 있다.

상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 종래와 같이 복잡한 회로기판의 제조 공법(포토마스킹, 에칭, 도금 등) 대신, 반도체패키지의 제조 공정중 반도체칩과 직접 연결되는 회로기판을 구비함으로써 전체적인 공정수가 축소되고 비용을 저가로 할 수 있게 된다.

또한 완성된 반도체패키지에서는 종래와 같은 도전성와이어대신 회로기판의 회로패턴이 직접 반도체칩에 연결됨으로써 그 구성 요소가 축소됨은 물론 전기적 저항이 작아져 전기적 성능이 우수해진다.

또한, 도전성잉크에 의해 회로기판과 반도체칩을 직접 연결함으로써 그 루프 하이트가 작아 봉지재의 높이 제어를 용이하게 할 수 있게 된다.

더불어, 하나의 회로기판 또는 수지층에 다수의 요홈부를 형성하고, 그 요홈부 각각에 반도체칩이 탑재된 상태로 제조할 수 있어 멀티칩모듈로도 사용 가능하다.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이 하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도2a 내지 도2c는 본 발명에 의한 반도체패키지(101,102,103)를 도시한 단면도이다.

도시된 바와 같이 먼저 제1면(1a)(하면)과 제2면(1b)(상면)을 갖고, 상기 제2면(1b)에는 다수의 입출력패드(2)가 형성된 반도체칩(1)이 구비되어 있다.

또한, 제1면(11a)(하면)과 제2면(11b)(상면)을 갖고, 상기 제2면(11b)에는 상기 반도체칩(1)이 위치될 수 있도록 일정깊이의 요홈부(14)가 형성된 수지층(11)이 구비되고, 상기 요홈부(14)의 외측인 제2면(11b)에는 다수의 볼랜드(12b)를 포함하는 회로패턴(12)이 구비되어 회로기판(10)을 구성하고 있다.

상기 반도체칩(1)은 제1면(1a)이 상기 회로기판(10)의 요홈부(14) 바닥면에 접착제 또는 양면 접착테이프 등으로 접착되어 있으며, 상기 반도체칩(1)의 두께는 상기 요홈부(14)의 깊이와 유사하게 형성함이 바람직하다.

상기 반도체칩(1)의 두께 조절은 주지된 바와 같이 웨이퍼(Wafer)의 백그라인딩(Back Grinding) 기술을 이용함이 바람직하다. 또한 상기 요홈부(14) 자체의 깊이를 조절하여 반도체칩(1)과 그 두께를 맞추거나 또는 상기 요홈부(14) 전체를 관통시켜 반도체칩(1)의 제1면(1a)과 회로기판(10)의 제1면(11a)이 동일면이 되도록 할 수도 있다.

또한, 상기 요홈부(14)의 넓이는 아래에서 설명하겠지만 상기 반도체칩(1)의 넓이와 유사하게 형성함이 바람직하다.

한편, 상기 회로기판(10)의 회로패턴(12)은 도전성잉크로 형성될 수 있고, 이 경우 상기 도전성잉크는 상기 반도체칩(1)의 입출력패드(2)와 직접 연결되어 있다.(도2a 및 도2c 참조)

또한, 상기 회로기판(10)의 회로패턴(12)은 통상적인 구리박막으로 형성될 수도 있고, 이 경우에도 상기 회로패턴(12)은 도전성잉크에 의해 상기 반도체칩(1)의 입출력패드(2)에 연결된다.(도2b 참조)

또한, 상기 회로기판(10)은 볼랜드(12b)가 외측으로 오픈되도록 회로기판(10)의 제2면(11b)이 고분자 수지인 커버코트(13)로 코팅되어 있다.(도2a 및 도2b 참조)

계속해서, 상기 반도체칩(1) 및 상기 회로기판(10)의 요홈부(14) 주변 영역은 봉지재(20)로 봉지되어 외부 환경으로부터 보호될 수 있도록 되어 있다. 상기 봉지재(20)는 통상적인 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 또는 액상의 글럽 탑(Glop Top) 등이 사용될 수 있다.

상기 봉지재(20)는 도2c에 도시된 바와 같이 커버코트 역할을 할 수도 있다. 즉, 상기 봉지재(20)는 회로기판(10)의 요홈부(14), 반도체칩(1)뿐만 아니라 상기 볼랜드(12b)를 제외한 회로기판(10)의 제2면(11b) 전체에 봉지될 수도 있어, 커버코트(13)의 사용을 생략할 수도 있다.

상기 회로기판(10)의 회로패턴(12)중 볼랜드(12b)에는 솔더볼과 같은 도전성볼(30)이 융착되어 있음으로써 차후 마더보드에 실장 가능한 형태로 되어 있다.

따라서, 상기 반도체칩(1)과 마더보드는 도전성잉크로 형성된 회로패턴(12) 과 도전성볼(30)을 통해 전기적 신호를 교환함으로써, 그 전기적 신호 경로가 짧아짐은 물론 전기적 저항도 작아지게 된다. 도면중 도2b에 도시된 반도체패키지(102)는 반도체칩(1)의 입출력패드(2)가 도전성 잉크(CI)를 통해 구리박막으로 형성된 회로패턴(12)에 연결되어 있으며, 따라서 전기적 경로는 도전성 잉크(CI), 구리 박막으로 형성된 회로패턴(12) 및 도전성볼(30)을 통해 형성된다.

도3a는 내지 도3f는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.

1. 수지층 제공 단계로서, 제1면(11a)(하면)과 제2면(11b)(상면)을 갖는 대략 사각판상으로서, 상기 제2면(11b)에는 일정깊이 및 넓이를 갖는 요홈부(14)가 다수의 행과 열을 가지며 매트릭스 형태로 형성된 수지층(11)을 제공한다.(도3a 참조)

2. 반도체칩 탑재 단계로서, 상기 수지층(11)의 각 요홈부(14)에, 제1면(1a)과 제2면(1b)을 가지며 상기 제2면(1b)에는 다수의 입출력패드(2)가 형성된 반도체칩(1)을 탑재한다. 이때, 상기 반도체칩(1)의 제1면(1a)이 요홈부의 바닥면에 접착제 또는 양면 접착 테이프 등에 의해 접착되도록 한다.(도3b 참조)

3. 회로패턴 형성 단계로서, 상기 수지층(11)의 각 요홈부(14) 외주연인 제2면(11b)에 회로패턴(도시되지 않음)을 형성하되, 상기 회로패턴의 일단은 상기 반도체칩(1)의 입출력패드에 연결되고 타단은 상기 수지층(11)의 제2면(11b)에 볼랜드가 형성되도록 한다.(도3c, 3d 참조)

이때, 상기 회로패턴 형성 단계는 도전성 잉크를 이용한 스크린 프린팅에 의 해 형성하며, 이 스크린 프린팅 방법을 간단히 설명하면 다음과 같다.

먼저, 관통되어 회로패턴 모양으로 디자인된 마스크(40)를 구비하고, 상기 마스크(40)를 수지층(11)의 제2면(11b)에 위치 정렬한 상태에서 밀착시킨다. 이어서 상기 마스크(40) 상에 도전성잉크를 분사하거나 또는 도전성잉크를 뿌리고 블레이드(50)로 상기 마스크(40) 상에서 도전성 잉크를 일측으로 밀어낸다. 그러면 상기 도전성 잉크는 상기 마스크(40)에 관통되어 형성된 회로패턴 모양을 따라서 상기 수지층(11)의 제2면(11b)에 형성된다. 그런 후 상기 마스크(40)를 제거하고, 상기 도전성잉크를 경화시킨다.

한편, 상기 반도체칩(1)의 넓이와 상기 수지층(11)에 형성된 요홈부(14)의 넓이는 유사하게 형성함이 바람직하다. 즉, 상기 회로패턴 형성 단계에서 사용되는 도전성 잉크는 점도가 매우 높은 액체형이므로, 상기 반도체칩(1)과 요홈부(14)의 측벽 사이의 거리가 멀게 되면 상기 도전성 잉크가 중력에 의해 끊어질 수 있기 때문이다.

상기와 같은 회로패턴 형성 단계 후에는 상기 회로패턴을 외부 환경으로부터 보호하기 위해 고분자 수지인 커버코트를 코팅할 수 있다. 이때, 상기 회로패턴의 볼랜드는 외측으로 오픈되도록 한다.

4. 봉지 단계로서, 상기 수지층(11)의 요홈부(14), 반도체칩(1) 등을 외부 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드 또는 글럽 탑 등의 봉지재(20)를 이용하여 봉지한다.(도3e 참조)

여기서 상기 봉지 단계는 상기에서 커버코트(13)를 코팅하지 않았을 경우 상 기 수지층(11)의 제2면(11b) 전체에 형성할 수도 있다. 이때에서 상기 회로패턴(12)의 볼랜드(12b)는 외측으로 오픈되도록 한다.

5. 도전성 볼 융착 단계로서, 상기 수지층(11)의 회로패턴(12)중 외측을 향해 오픈된 각 볼랜드(12b)에 솔더볼과 같은 도전성볼(30)을 융착하여 마더보드에 실장 가능한 형태로 한다.(도3f)

상기와 같은 반도체패키지는 하나의 수지층(11)에 다수의 반도체칩(1)이 탑재된 형태로서 이는 멀티칩모듈로 사용할 수도 있음을 의미한다. 즉, 동일하거나 또는 서로 다른 기능의 반도체칩(1)들을 상기 하나의 수지층(11)에 다수 탑재함으로써 고기능화된 멀티칩모듈을 얻을 수 있게 된다.

상기와 같이 도전성볼(30) 융착 단계가 완료된 후에는 상기 수지층(11)을 다수의 가로와 세로 방향으로 소잉(Sawing)함으로써 낱개의 분리된 반도체패키지를 얻을 수도 있다.

한편, 상기 제조 방법에서는 회로패턴(12)을 형성하는 공정중 반도체칩(1)과 상기 회로패턴(12)이 직접 연결되도록 한 방법을 사용하였으나, 종래의 회로기판(10)을 이용할 수도 있다. 즉, 본드핑거(12a) 및 볼랜드(12b)를 갖는 회로패턴(12)이 구리박막으로 형성된 회로기판(10)을 구비하고, 반도체칩(1)과 상기 회로패턴(12)중 본드핑거(12a)는 도전성잉크를 이용한 스크린 프린팅 방법에 의해 서로 연결하는 방법을 사용할 수 있다.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러 가지로 변형된 실시예도 가능할 것이다.

따라서 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 종래와 같이 복잡한 회로기판의 제조 공법(포토마스킹, 에칭, 도금 등) 대신, 반도체패키지의 제조 공정중 반도체칩과 직접 연결되는 회로기판을 구비함으로써 전체적인 공정수가 축소되고 비용을 저가로 할 수 있는 효과가 있다.

또한 완성된 반도체패키지에서는 종래와 같은 도전성와이어대신 회로기판의 회로패턴이 직접 반도체칩에 연결됨으로써 그 구성 요소가 축소됨은 물론 전기적 저항이 작아져 전기적 성능이 우수해지는 효과가 있다.

또한, 도전성잉크에 의해 회로기판과 반도체칩을 직접 연결함으로써 그 루프 하이트가 작아 봉지재의 높이 제어를 용이하게 할 수 있다.

더불어, 하나의 회로기판 또는 수지층에 다수의 요홈부를 형성하고, 그 요홈부 각각에 반도체칩이 탑재된 상태로 제조할 수 있어 멀티칩모듈로도 사용 가능하다.

Claims (12)

1. 삭제
2. 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩과,

   제1면과 제2면을 갖고, 상기 제2면에는 상기 반도체칩이 위치될 수 있도록 일정깊이의 요홈부가 형성된 수지층과, 상기 요홈부 외측으로는 방사상으로 일정크기의 볼랜드를 포함하며, 일단이 상기 반도체칩의 입출력패드에 연결된 회로패턴으로 이루어진 회로기판과,

   상기 반도체칩 및 상기 회로기판의 요홈부 주변 영역을 봉지하는 봉지재와,

   상기 회로기판의 회로패턴중 볼랜드에 융착된 다수의 도전성볼을 포함하고,

   상기 회로기판은 요홈부의 깊이가 상기 반도체칩의 높이와 같은 것을 특징으로 하는 반도체패키지.
3. 제2항에 있어서, 상기 회로기판의 회로패턴은 도전성 잉크인 것을 특징으로 하는 반도체패키지.
4. 제2항에 있어서, 상기 회로기판은 회로패턴이 구리박막이고, 상기 회로패턴과 반도체칩의 입출력패드는 도전성잉크에 의해 연결된 것을 특징으로 하는 반도체패키지.
5. 제2항에 있어서, 상기 회로기판은 볼랜드가 외측으로 오픈되도록 커버코트로 코팅된 것을 특징으로 하는 반도체패키지.
6. 제2항에 있어서, 상기 봉지재는 볼랜드가 외측으로 오픈되도록 회로기판의 제2면 전체에 봉지된 것을 특징으로 하는 반도체패키지.
7. 삭제
8. 제1면과 제2면을 갖는 대략 사각판상으로서, 상기 제2면에는 일정깊이 및 넓이를 갖는 요홈부가 다수의 행과 열을 가지며 매트릭스 형태로 형성된 수지층을 제공하는 단계와,

   상기 수지층의 각 요홈부에, 제1면과 제2면을 가지며 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩을 탑재하되, 상기 반도체칩의 제1면이 요홈부의 바닥면에 접착되도록 하는 단계와,

   상기 수지층의 요홈부 외주연인 제2면에 회로패턴을 형성하되, 상기 회로패턴의 일단은 상기 반도체칩의 입출력패드에 연결되고 타단은 상기 수지층의 제2면에 볼랜드가 형성되도록 하는 단계와,

   상기 요홈부, 반도체칩 등을 외부환경으로부터 보호하기 위해 봉지재로 봉지하는 단계와,

   상기 수지층의 볼랜드에 각각 도전성볼을 융착하는 단계를 포함하고,

   상기 회로패턴 형성 단계는 도전성 잉크를 이용한 스크린 프린팅에 의해 형성됨을 특징으로 하는 반도체패키지의 제조 방법.
9. 제8항에 있어서, 상기 회로패턴 형성 단계후 상기 회로패턴중 볼랜드가 외측으로 오픈되도록 상기 수지층의 제2면을 커버코트를 코팅하는 단계가 더 포함된 것을 특징으로 하는 반도체패키지의 제조 방법.
10. 제8항에 있어서, 상기 도전성볼 융착 단계후 상기 수지층을 다수의 가로와 세로 방향으로 소잉하여 낱개의 반도체패키지로 싱귤레이션하는 단계가 더 포함되어 이루어진 반도체패키지의 제조 방법.
11. 삭제
12. 제1면과 제2면을 갖는 대략 사각판상으로서, 상기 제2면에는 일정깊이 및 넓이를 갖는 요홈부가 다수의 행과 열을 가지며 매트릭스 형태로 형성된 수지층이 구비되고, 상기 각 요홈부의 외주연인 제2면에는 다수의 본드핑거 및 볼랜드를 갖는 회로패턴이 형성되어 이루어진 회로기판을 제공하는 단계와,

    상기 회로기판의 각 요홈부에, 제1면과 제2면을 가지며 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩을 탑재하되, 상기 반도체칩의 제1면이 요홈부의 바닥면에 접착되도록 하는 단계와,

    상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를, 도전성잉크를 이용한 스크린프린팅에 의해 상호 접속시키는 단계와,

    상기 요홈부, 반도체칩 등을 외부환경으로부터 보호하기 위해 봉지재로 봉지하는 단계와,

    상기 수지층의 볼랜드에 각각 도전성볼을 융착하는 단계를 포함하고,

    상기 도전성볼 융착 단계후 상기 회로기판을 다수의 가로와 세로 방향으로 소잉하여 낱개의 반도체패키지로 싱귤레이션하는 단계가 더 포함되어 이루어진 반도체패키지의 제조 방법.

Images