[go: up one dir, main page]

KR100539296B1 - 공유칼럼리던던시를갖는반도체메모리어레이 - Google Patents

공유칼럼리던던시를갖는반도체메모리어레이 Download PDF

Info

Publication number
KR100539296B1
KR100539296B1 KR1019980020222A KR19980020222A KR100539296B1 KR 100539296 B1 KR100539296 B1 KR 100539296B1 KR 1019980020222 A KR1019980020222 A KR 1019980020222A KR 19980020222 A KR19980020222 A KR 19980020222A KR 100539296 B1 KR100539296 B1 KR 100539296B1
Authority
KR
South Korea
Prior art keywords
column
redundant
fuse
columns
redundant column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980020222A
Other languages
English (en)
Other versions
KR19990006553A (ko
Inventor
로버트 제이. 프로에브스팅
Original Assignee
로버트 제이. 프로에브스팅
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 제이. 프로에브스팅 filed Critical 로버트 제이. 프로에브스팅
Publication of KR19990006553A publication Critical patent/KR19990006553A/ko
Application granted granted Critical
Publication of KR100539296B1 publication Critical patent/KR100539296B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/804—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout to prevent clustered faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은, 프로그램 가능한 퓨즈 박스에 의해 요구되는 반도체 집적회로 메모리의 표면 영역이 감소되고, 프로그램 가능한 퓨즈 박스로부터의 칼럼 어드레스 버스의 용량성 부하가, 프로그램 가능한 박스의 개수를 감소시키므로써, 저하되는 반도체 메모리 어레이에 관한 것으로, 각각의 프로그램 가능한 퓨즈 박스는 퓨즈를 통해 메모리 어레이의 다수의 리던던트 칼럼에 접속되므로써, 결함이 발생된 칼럼 라인의 대체시, 하나 이상의 리던던트 칼럼 라인이 프로그램된 퓨즈 박스를 통해 어드레스될 수 있게 되며, 프로그램되지 않은 리던던트 칼럼의 셀렉트 라인은 셀렉트되지 않은 리던던트 칼럼의 셀렉트 라인을 접지시키는 퓨즈를 통해 접지되어, 프로그램되지 않은 리던던트 칼럼이 사용되지 않도록 한다.

Description

공유 칼럼 리던던시를 갖는 반도체 메모리 어레이
본 발명은 SRAM과 DRAM 및 플래쉬(Flash) 또는 EEPROM을 포함하는 반도체 집적회로 메모리 어레이에 관한 것으로, 특히 다수의 리던던트 칼럼(redundant column)을 갖는 메모리 어레이와, 결함이 발생된 메모리 칼럼을 대체시키기 위한 리던던트 칼럼 프로그래밍 퓨즈 박스의 공유에 관한 것이다.
현재의 반도체 집적회로 메모리는 수 메가비트의 데이터를 저장할 수 있다. 통상적으로, 각각의 메모리는, 각각의 어레이가 일 바이트(예를 들어, 8비트)의 데이터를 리딩(reading) 또는 라이팅(writing)하는 상태에서 다수(예를 들어, 4개)의 어레이가 (예를 들어, 32비트의) 데이터 워드(ward)를 제공하도록 동시에 억세스되는 다수의 메모리 어레이를 포함한다.
각각의 어레이는 결함이 발생된 칼럼을 대체시키는데 사용되는 부가적인 리던던트 칼럼을 갖는 어드레스 가능한 다수의 칼럼이 구비된다. 지금까지, 각각의 리던던트 칼럼, 즉 고정된 칼럼 그룹은 자체적으로 장착된 프로그램 가능한 퓨즈 박스로 프로그램되어, 각각의 리던던트 칼럼(또는 칼럼 그룹)이 상기 특정 퓨즈 박스를 프로그래밍하므로써 결함이 발생된 칼럼(또는 칼럼 그룹)을 대체시킬 수 있도록 한다.
개별적인 리던던트 칼럼을 위한 개개의 퓨즈 박스의 제공은 상기 리던던트 칼럼의 사용에 최대한의 유연성을 제공하지만, 각각의 퓨즈 박스는 리던던트 칼럼이 차지하는 표면적 이상의 영역을 필요로 하게 된다. 더욱이, 퓨즈 박스가, 단일 칼럼과는 반대로, 리던던트 칼럼 그룹이 항시 정상적인 칼럼 그룹을 대체하도록 프로그램되는 경우, 정상적인 단일 칼럼에 결함이 발생될 때, 실제적으로, 여러개의 리던던트 컬럼이 낭비되게 된다. 따라서, 본 발명은 퓨즈 박스에 의해 요구되는 표면 공간을 감소시키고, 상기 퓨즈 박스에 의한 칼럼 어드레스의 용량성 부하를 감소시키는 것이다.
본 발명에 따르면, 리던던트 칼럼을 메모리에 연결시키기 위한 퓨즈 박스가 다수의 리던던트 칼럼에 의해 공유되므로써, 퓨즈 박스의 개수와 어드레스 버스상에 가해지는 용량성 부하를 감소시키게 된다. 상기 리던던트 칼럼은 메모리 어레이 내에서 격리된 결함 칼럼을 대체하도록 개별적으로 프로그램되거나, 또는 다수의 리던던트 칼럼이 동일한 칼럼 어드레스를 갖는 다수의 인접한 결함 칼럼을 대체하도록 단일 퓨즈 박스에 의해 프로그램될 수 있다.
양호한 실시예에 있어서, 어레이의 각 리던던트 칼럼은 다수의 퓨즈 박스에 의해 프로그램될 수 있으며, 각각의 퓨즈 박스는 보다 많은 리던던트 칼럼들 중에 하나가 동시에 선택될 수 있으므로써, 상기 리던던트 칼럼의 사용에 부가적인 유연성을 제공하게 된다.
본 발명과 그 목적 및 특성은 첨부된 도면과 함께 다음의 상세한 설명과 청구범위에 의해 보다 명확하게 이해될 수 있을 것이다.
[실시예]
도 1은 반도체 집적회로 메모리의 다수의 메모리 어레이(10-1 내지 10-8)를 나타내는 기능적인 블록도이다. 본 실시예에서는 각각의 어레이가 많은 메모리 칼럼을 제공하며, 상기 어레이의 서브세트(subset)는 공동 어드레스에 의해 선택된다. 선택시, 각각의 서브세트는, 예를 들어, 8비트의 데이터용으로 제공된다. 8개의 어레이가 4개의 그룹내에 어세스되며, 선택된 각각의 어레이는 8비트를 제공하여 32비트 전부가 어세스될 수 있도록 한다. 반도체 메모리의 표준 규격에 따른 칼럼 어드레스의 선택은 그에 연결되는 비트 라인을 어세스하므로써, 선택된 메모리 셀로부터의 데이터가 비트 라인을 통해 전송되어, 센스 앰플리파이어와 입출력 라인을 통해 도시되지 않은 데이터 버스로 향하게 된다.
각각의 어레이(10-1 내지 10-8)는 4개의 리던던트 칼럼 라인, 즉 모두 32개의 리던던트 칼럼 라인을 구비한다. 이러한 각각의 리던던트 칼럼 라인은 퓨즈 블록(12)의 프로그래밍에 의해 어레이의 정상적인 칼럼 라인들 중에 결함이 발생된 칼럼 라인을 대체하도록 사용될 수 있으며, 각각의 리던던트 칼럼은 상기 퓨즈 블록(12)을 통해 상기 칼럼 어드레스 버스상의 소정 어드레스에 대응하도록 프로그램될 수 있다. 각각의 리던던트 칼럼을 위한 개별적인 퓨즈 박스를 가지므로써, 상기 리던던트 칼럼의 사용시 최대의 유연성을 이루게 된다. 그러나, 상술된 바와 같이, 각각의 퓨즈 박스는 각 리던던트 칼럼이 차지하는 표면적 이상의 영역을 차지하게 되므로써, 개별적인 퓨즈 박스를 위한 실질적인 칩의 표면 영역이 필요로 하게 된다. 더욱이, 프로그램이 되었는지의 여부에 관계없이 각각의 퓨즈 박스는 어드레스 버스에 용량성 부하를 부가하여 어레이 칼럼의 어드레싱 작동을 늦추게 된다.
본 발명은 퓨즈 박스를 위해 요구되는 표면 영역을 감소시키고, 칼럼 어드레스 버스상의 퓨즈 박스의 용량성 부하를 감소시키는 것에 관한 것이다. 도 2는 반도체 집적회로 메모리 어레이(20-1 내지 20-8)에 대한 일 실시예를 나타내는 기능적인 블록도이며, 여기서 8개의 어레이 각각은 4개의 리던던트 칼럼 셀렉트 라인(RY0 내지 RY31)을 갖는다. 그러나, 본 발명에 따르면, 각각의 퓨즈 박스가 프로그램에 의해 한 그룹의 리던던트 칼럼 라인을 억세싱하는 상태에서 소수의 퓨즈 박스(22-1 내지 22-8)가 리던던트 칼럼 라인의 디코딩부를 공유하게 된다. 예를 들어, 퓨즈 박스(22-1)는 라인(26) 및 퓨즈(28)를 통해 어레이(20-1)의 리던던트 라인(RY0 내지 RY3)에 접속되고, 또한 라인(30) 및 퓨즈(28)를 통해 어레이(20-5)의 리던던트 칼럼 라인(RY16 내지 RY19)에 접속된다. 더욱이, 프로그래밍 이전에 칼럼 셀렉트 라인(RY0 내지 RY3)은 퓨즈(32)를 통해 접지된다. 예를 들어, 퓨즈 박스(22-1)와 같은 퓨즈 박스가 프로그램되지 않는 다면, 상기 퓨즈 박스의 출력부는 라인(26) 및 퓨즈(28, 32)를 통해 회로 접지부에 접속되어, 상기 리던던트 칼럼을 디셀렉팅(deselecting)한다. 상기 퓨즈 박스 상의 접지 전압(ground bias)은 칼럼 어드레스 버스의 어드레싱 작동에 영향을 미치지 않는다. 리던던트 칼럼 라인이 어레이의 결함이 발생된 하나 이상의 칼럼을 대체하려고 하는 경우, 상기 퓨즈 박스는, 결함이 발생된 칼럼의 어드레스부가 대체될 리던던트 칼럼에 접속된 상태로 놓아두지만 다른 모든 리던던트 칼럼과는 접속이 해제하도록 프로그램된다. 이러한 다른 모든 리던던트 칼럼 셀렉트 라인과의 접속 해제는 퓨즈 박스를 셀렉트 되지 않은 리던던트 칼럼과 연결시키는 퓨즈를 끊으므로써 이루어진다. 예를 들어, 퓨즈 박스(22-1)가, 어레이(20-1) 내의 결함이 발생된 단일 칼럼 라인을 리던던트 칼럼 라인(RY1)과 대체하도록 프로그램되었다면, 상기 퓨즈 박스(22-1)와 접속된 모든 퓨즈(28)들 중에 입력부를 리던던트 칼럼 라인(RY1)에 접속시키는 퓨즈(28) 만이 끊어지지 않은 상태로 남아 있고, 퓨즈 박스(22-1)를 리던던트 칼럼 라인(RY0, RY2, RY3 및 RY16 내지 RY19)에 접속시키는 7개의 다른 모든 퓨즈(28)는 끊어지게 된다. 또한, 리던던트 칼럼 라인(RY1)을 접지시키는 퓨즈(32)는, 리던던트 칼럼 라인(RY1)을 퓨즈 박스(22-3)에 접속시키는 퓨즈(28)와 마찬가지로, 끊어지게 된다. 따라서, 상기 리던던트 칼럼 라인(RY1) 만이, 퓨즈 박스(22-1)가 프로그램되는 어드레스부의 결함 칼럼 라인을 위한 대체부로서, 프로그램된 퓨즈 박스(22-1)에 연결된다.
마찬가지로, 도면번호 22-2와 같은 다른 퓨즈 박스는 리던던트 칼럼 라인의 그룹에 접속된다. 예를 들어, 퓨즈 박스(22-2)는 퓨즈(28)를 통해 어레이(20-5)의 리던던트 칼럼 라인(RY16 내지 RY19)와 어레이(20-6)의 리던던트 칼럼 라인(RY20 내지 RY23)에 접속된다. 따라서, 어느 하나의 리던던트 칼럼 라인이 퓨즈를 통해 2개의 다른 퓨즈 박스(22)에 접속되게 된다. 예를 들어, 어레이(20-6)의 리던던트 칼럼 라인(RY20 내지 RY23)은 퓨즈 박스(22-2 또는 22-4)에 접속되며, 어레이(20-7)의 리던던트 칼럼 라인(RY24 내지 RY27)은 퓨즈 박스(22-4 및 22-6)에 접속되고, 어레이(20-8)의 리던던트 칼럼 라인(RY28 내지 RY31)은 퓨즈 박스(22-6 및 22-8)에 접속된다.
그러므로, 본 실시예에서는 각각의 리던던트 칼럼 라인이, 결함이 발생된 메모리의 칼럼 라인을 대체시, 2개의 퓨즈 박스 중의 하나를 통해 프로그램될 수 있다. 일단 리던던트 칼럼 라인과 퓨즈 박스가 결함 발생 라인을 대체하기 위하여 셀렉트되면, 퓨즈를 다른 리던던트 칼럼 라인에 연결시키는 모든 퓨즈 뿐만 아니라 셀렉트된 리던던트 칼럼을 다른 퓨즈 박스 또는 지면에 접속시키는 모든 퓨즈가 끊어져야 된다. 따라서, 선택된 리던던트 칼럼 라인만이 프로그램된 퓨즈 박스를 통해 접속된다. 각각의 퓨즈 박스가 다수의 리던던트 칼럼 라인과 공유되므로써, 퓨즈 박스의 수가 감소되고, 메모리 칩의 퓨즈 박스 표면 영역과 칼럼 어드레스 버스 상의 퓨즈 박스의 용량성 부하가 감소된다.
종종, 하나 이상의 칼럼에 영향을 미칠 정도로 결함이 크게 발생된다. 즉, 인접한 여러개의 칼럼에 결함이 발생될 수도 있다. 양호한 실시예에 있어서도, 이러한 인접 칼럼에 결함이 발생될 수도 있다. 이러한 실시예에 있어서, 이러한 인접 칼럼은 서로 다른 입출력부로서의 기능을 하지만, 동일한 칼럼 어드레스부를 공유하게된다. 이러한 리던던시 알키텍쳐(redundancy architecture)의 중요한 장점으로는, 메모리내에 동일한 칼럼 어드레스부를 갖는 다수의 리던던트 칼럼 라인이, 결함이 발생된 칼럼 라인의 크러스터(cluster)를 대체시, 단일 퓨즈 박스 또는 단일 리던던트 칼럼 라인를 통해 메모리 내의 결점이 발생된 단일 칼럼 라인을 대체할 수 있다는 것이며, 결함이 발생된 칼럼의 수보다 적은 수의 퓨즈 박스를 필요로 한다. 그러나, 비교적 작은 개수의 퓨즈 박스(본 실시예에서는 8개)라는 것은 모든 리던던트 라인이 결함이 발생된 메모리의 칼럼 라인을 대체하는데 이용될 수 있다는 것을 의미하지는 않는다. 본 실시예에 있어서, 단일 메모리 어레이 내에서 3개 이상의 다른 칼럼 어드레스에 결함이 발생되거나, 또는 결합된 8개의 메모리 어레이 내에서 8개 이상의 다른 칼럼 어드레스에 결함이 발생되는 경우, 그 부분은 교정이 불가능해 진다. 이는 리던던트 라인의 사용에 유연성을 저하시키게 되지만, 감소된 용량성 부하에 의해 상쇄되며, 프로그램 가능한 퓨즈 박스에 의해 차지되는 표면 영역이 감소된다.
지금까지, 본 발명은 하나의 특정 실시예를 참조하여 설명되었으나, 이러한 설명은 본 발명의 이해를 돕기 위한 것으로, 본 발명을 상기 실시예에 한정하는 것을 의미하지 않으며, 본 분야의 숙련자들에 의해 첨부된 청구범위에 규정된 본 발명의 정신과 범주를 벗어나지 않고 다양한 변경 및 적용이 가능하다.
도 1은 종래기술에 따른 리던던트 칼럼을 갖는 반도체 집적회로 메모리 어레이의 기능적인 블록도.
도 2는 본 발명의 일 실시예에 따른 리던던트 칼럼을 갖는 반도체 집적회로 메모리 어레이의 기능적인 블록도.
(도면의 주요 부분에 대한 부호의 설명)
20-1 내지 20-8 ; 어레이 22-1 내지 22-8 ; 퓨즈 박스
26, 30 ; 라인 28, 32 ; 퓨즈
RY0 내지 RY31 : 리던던트 칼럼의 셀렉트 라인

Claims (8)

  1. 데이터 비트의 저장 및 리딩(reading)을 위한 메모리 셀로 이루어진 N 개의 메모리 셀 어레이를 구비하는 공유 컬럼 리던던시를 갖는 반도체 메모리 어레이에 있어서,
    상기 N 개의 메모리 셀 어레이에 대응하는 N/2 개의 퓨즈 박스를 구비하며,
    상기 메모리 셀 어레이 각각은 메모리 셀에 대한 컬럼 어드레스를 가능하게 하는 다수의 칼럼과, 상기 다수의 컬럼중에서 결함이 발생된 칼럼을 대체하는데 사용하기 위한 리던던트 칼럼과, 데이터의 저장 및 리딩시에 상기 어드레스 가능한 칼럼의 어드레싱을 위해 상기 어드레싱 가능한 칼럼과 접속된 칼럼 어드레스 버스를 구비하며,
    상기 N 개의 메모리 셀 어레이중에서 상호 중첩되지 않으면서 인접하는 한 쌍의 메모리 셀 어레이 각각은 상기 N/2 개의 퓨즈 박스중의 하나를 공유하여 상기 리던던트 컬럼과 접속되며, 결함이 발생된 칼럼을 대체하기 위하여 상기 리던던트 칼럼이 그에 대응하는 퓨즈 박스를 통해 칼럼 어드레스 버스에 접속될 수 있는 것을 특징으로 하는 공유 컬럼 리던던시를 갖는 반도체 메모리 어레이.
  2. 제 1 항에 있어서,
    상기 퓨즈 박스는 제 1 퓨즈를 통해, 프로그램 가능하게 접속된 각각의 리던던트 칼럼에 접속되는 것을 특징으로 하는 공유 컬럼 리던던시를 갖는 반도체 메모리 어레이.
  3. 제 2 항에 있어서,
    각기 프로그램 가능하게 접속된 리던던트 칼럼에 접속되는 각각의 제 1 퓨즈는 제 2 퓨즈를 통해 접지되도록 연결되어, 그라운드 신호가 제 2 퓨즈를 통해 프로그램되지 않은 리던던트 칼럼에 무조건적으로 인가되는 특징으로 하는 공유 컬럼 리던던시를 갖는 반도체 메모리 어레이.
  4. 제 3 항에 있어서,
    퓨즈 박스를 통한 셀렉트된 리던던트 칼럼의 프로그램시, 셀렉트된 리던던트 칼럼에 접속된 제 1 퓨즈를 제외한 모든 제 1 퓨즈가 끊어지게 되는 것을 특징으로 하는 공유 컬럼 리던던시를 갖는 반도체 메모리 어레이.
  5. 제 4 항에 있어서,
    상기 셀렉트된 리던던트 칼럼에 접속된 상기 제 1 퓨즈에 접속되는 제 2 퓨즈가 끊어지게 되므로써, 프로그램된 리던던트 칼럼으로부터 그라운드를 제거하는 것을 특징으로 하는 공유 컬럼 리던던시를 갖는 반도체 메모리 어레이.
  6. 데이터 비트의 저장을 위한 메모리 셀의 어드세스 가능한 다수의 칼럼과, 결함이 발생된 칼럼을 대체하는데 사용하기 위한 메모리 셀의 다수의 리던던트 칼럼을 갖는 반도체 집적회로 메모리에 메모리 셀의 리던던트 칼럼을 연결시키는 방법으로서,
    a) 상기 메모리 셀로 이루어진 N 개의 메모리 셀 어레이를 제공하는 단계;
    b) 어드레스에 반응하는 컬럼 어드레스 버스에 프로그램 가능하게 접속 가능한 N/2 개의 퓨즈 박스를 제공하는 단계와;
    c) 상기 메모리 셀의 다수의 리던던트 칼럼에 각각의 퓨즈 박스를 프로그램 가능하게 점속시킴으로써, 결함이 발생된 칼럼의 대체시, 상기 다수의 리던던트 칼럼들 중의 어느 하나가 2개 이상의 상기 퓨즈 박스 중의 하나를 통해 어드레스되는 단계를 포함하며,
    상기 N 개의 메모리 셀 어레이중에서 상호 중첩되지 않으면서 인접하는 한 쌍의 메모리 셀 어레이 각각은 상기 N/2 개의 퓨즈 박스중의 하나를 공유하여 상기 리던던트 컬럼과 접속되는 것을 특징으로 메모리 어레이의 공유 컬럼 리던던시를 연결 방법.
  7. 제 6 항에 있어서,
    다른 리던던트 칼럼이 결함이 발생된 칼럼을 대체하도록 셀렉트되는 경우, 셀렉트되지 않은 리던던트 칼럼은 퓨즈 박스로부터 해제되는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    셀렉트되지 않은 리던던트 칼럼은, 각각의 리던던트 칼럼을 상기 퓨즈 박스에 접속시키는 라인의 퓨즈를 끊음으로써 해제되는 것을 특징으로 하는 방법.
KR1019980020222A 1997-06-02 1998-06-01 공유칼럼리던던시를갖는반도체메모리어레이 Expired - Fee Related KR100539296B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4736197P 1997-06-02 1997-06-02
US60/047,361 1997-06-02

Publications (2)

Publication Number Publication Date
KR19990006553A KR19990006553A (ko) 1999-01-25
KR100539296B1 true KR100539296B1 (ko) 2006-05-03

Family

ID=21948542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020222A Expired - Fee Related KR100539296B1 (ko) 1997-06-02 1998-06-01 공유칼럼리던던시를갖는반도체메모리어레이

Country Status (4)

Country Link
US (1) US6137157A (ko)
KR (1) KR100539296B1 (ko)
GB (1) GB2327287B (ko)
TW (1) TW411464B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020108073A1 (en) * 2001-02-02 2002-08-08 Hughes Brian William System for and method of operating a programmable column fail counter for redundancy allocation
US20030014687A1 (en) * 2001-07-10 2003-01-16 Grandex International Corporation Nonvolatile memory unit comprising a control circuit and a plurality of partially defective flash memory devices
KR100450114B1 (ko) * 2001-12-29 2004-09-30 주식회사 하이닉스반도체 반도체 메모리장치의 결함구제방법 및 반도체 메모리장치
KR101385751B1 (ko) * 2008-01-02 2014-04-29 삼성전자주식회사 신호라인의 오픈 시에도 설정 전압레벨을 유지하는 반도체 장치 및 신호 라인의 플로팅 방지 방법
US12334173B2 (en) 2022-05-13 2025-06-17 Samsung Electronics Co., Ltd. Memory device including flexible column repair circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469401A (en) * 1992-07-14 1995-11-21 Mosaid Technologies Incorporated Column redundancy scheme for DRAM using normal and redundant column decoders programmed with defective array address and defective column address

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004623B1 (ko) * 1992-12-07 1995-05-03 삼성전자주식회사 리던던시 효율이 향상되는 반도체 메모리 장치
KR970011719B1 (ko) * 1994-06-08 1997-07-14 삼성전자 주식회사 리던던시 기능을 가지는 반도체 메모리 장치
KR0145222B1 (ko) * 1995-05-20 1998-08-17 김광호 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
US5999463A (en) * 1997-07-21 1999-12-07 Samsung Electronics Co., Ltd. Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469401A (en) * 1992-07-14 1995-11-21 Mosaid Technologies Incorporated Column redundancy scheme for DRAM using normal and redundant column decoders programmed with defective array address and defective column address

Also Published As

Publication number Publication date
TW411464B (en) 2000-11-11
KR19990006553A (ko) 1999-01-25
GB9811309D0 (en) 1998-07-22
GB2327287B (en) 2002-01-09
GB2327287A (en) 1999-01-20
US6137157A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
US5295101A (en) Array block level redundancy with steering logic
KR100392557B1 (ko) 반도체장치,컴퓨터시스템 및 액세스방법
EP1221165B1 (en) Circuit and method for a multiplexed redundancy scheme in a memory device
US8004913B2 (en) Redundancy architecture for an integrated circuit memory
US6910152B2 (en) Device and method for repairing a semiconductor memory
US6693833B2 (en) Device and method for repairing a semiconductor memory
US20040019763A1 (en) Column/row redundancy architecture using latches programmed from a look up table
US7885128B2 (en) Redundant memory array for replacing memory sections of main memory
JP5033887B2 (ja) 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置
JPH03176899A (ja) メモリ回路
JP4257353B2 (ja) 半導体記憶装置
KR100343916B1 (ko) 반도체 메모리의 리던던시 회로
KR100539296B1 (ko) 공유칼럼리던던시를갖는반도체메모리어레이
JP3215919B2 (ja) メモリ管理
KR100338412B1 (ko) 다중 복구 크기의 리던던시
US6618299B2 (en) Semiconductor memory device with redundancy
US11880607B2 (en) Memory with fuse pins shared by multiple-type repairs
US7124213B2 (en) Device having spare I/O and method of using a device having spare I/O
KR0177787B1 (ko) 로우 리던던시 회로 및 그 제어방법
EP0869440B1 (en) Fault-tolerant memories
JPH041991A (ja) 冗長構成ｌｓｉメモリ
WO1996039662A1 (en) Memory system
KR20030093696A (ko) 반도체 메모리의 셀파워 퓨즈 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980601

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030529

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980601

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050329

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050922

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080929

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091126

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101125

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111121

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20121121

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20131122

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151109