[go: up one dir, main page]

KR100539198B1 - 금속-절연체-금속 캐패시터 및 그 제조 방법 - Google Patents

금속-절연체-금속 캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100539198B1
KR100539198B1 KR10-2003-0014675A KR20030014675A KR100539198B1 KR 100539198 B1 KR100539198 B1 KR 100539198B1 KR 20030014675 A KR20030014675 A KR 20030014675A KR 100539198 B1 KR100539198 B1 KR 100539198B1
Authority
KR
South Korea
Prior art keywords
layer
dielectric layer
pattern
passivation
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0014675A
Other languages
English (en)
Other versions
KR20040079677A (ko
Inventor
박상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0014675A priority Critical patent/KR100539198B1/ko
Priority to US10/762,437 priority patent/US6989313B2/en
Publication of KR20040079677A publication Critical patent/KR20040079677A/ko
Priority to US11/265,574 priority patent/US7285813B2/en
Application granted granted Critical
Publication of KR100539198B1 publication Critical patent/KR100539198B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

안정적인 구조와 개선된 전기적 특성을 갖는 금속-절연체-금속 캐패시터(MIM) 및 그 제조 방법이 개시된다. 절연막에 매립되는 하부 전극을 형성하고, 하부 전극 상에 유전층을 형성한 후, 유전층 상에 상부 전극층을 형성하고, 상부 전극층 상에 제1 보호막 패턴을 형성한다. 제1 보호막 패턴을 마스크로 이용하여 상부 전극층을 식각하여 상부 전극을 형성한 다음, 유전층으로부터 상기 제1 보호막 패턴을 감싸는 제2 보호막을 형성한다. 제1 보호막 패턴 및 제2 보호막에 의하여 MIM 캐패시터의 상부 전극을 형성하기 위한 식각 공정 시에 플라즈마로 인한 상부 전극 및 유전층의 손실로부터 야기되는 단위 캐패시턴스의 저하를 방지할 수 있는 동시에 상부 전극으로부터의 누설 전류의 발생을 차단하여 캐패시터의 전기적인 특성을 개선할 수 있다.

Description

금속-절연체-금속 캐패시터 및 그 제조 방법{Metal-Insulator-Metal capacitor and method for manufacturing the same}
본 발명은 금속-절연체-금속(Metal-Insulator-Metal: MIM) 캐패시터 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 적어도 하나의 보호층을 구비하여 안정적인 구조와 개선된 전기적 특성을 가지는 MIM 캐패시터 및 그 제조 방법에 관한 것이다.
일반적으로, DRAM과 같은 메모리용 반도체 장치들은 데이터나 프로그램의 명령과 같은 정보를 기억하는 장치로서 기억된 정보를 읽어내기도 하고 다른 정보를 기억시킬 수 있다. 하나의 메모리 소자는 대개 1개의 트랜지스터와 1개의 캐패시터로 구성되어 있는 데, 예를 들면, 16M DRAM은 단위 칩당 트랜지스터와 커패시터가 각기 1600만개씩 내장된 고집적 메모리 소자이다. 통상적으로 DRAM 소자 등에 포함되는 캐패시터는 스토리지 노드(storage node), 셀 플레이트(cell plate) 및 층간 절연막 등으로 구성된다. 이러한 캐패시터를 포함하는 메모리 소자의 용량을 향상시키기 위해서는 캐패시터의 정전 용량을 증가시키는 것이 매우 중요하다. 근래 들어, DRAM 소자의 집적도가 기가(giga)급 이상으로 증가함에 따라 단위 셀(cell) 당 허용 면적의 감소가 지속되면서 DRAM 소자의 제조 공정 상에 여러 가지 문제가 발생하게 되었다. 그 가운데 대표적인 것으로는 극단적으로 작은 면적을 갖는 캐패시터로부터 반도체 소자의 동작에 필요한 약 25㎌/cell 이상의 정전 용량(capacitance)을 확보하는 것이다. DRAM 소자의 집적도가 수 메가(mega)급 이었을 경우에는, 캐패시터의 유전체 박막을 구성하는 물질로서 실리콘 산화물(SiO2) 또는 실리콘 산화물/실리콘 질화물(SiO2/Si3N4) 등과 같은 저유전율을 갖는 물질을 사용하며, 캐패시터의 전극의 구성 물질로는 도핑된 폴리실리콘을 사용하였다. 폴리실리콘은 박막으로 형성하는 공정을 매우 안정적으로 수행할 수 있으며, 그 식각이 용이하기 때문에 여러 가지의 원하는 형태로 가공할 수 있다. 따라서, 폴리실리콘으로 캐패시터의 전극을 형성할 경우, 캐패시터의 면적(A)을 증가시키기 용이하기 때문에 커패시터의 커패시턴스(C)를 확보할 수 있다. 캐패시터의 정전 용량을 확보하기 위하여, 초기에는 캐패시터의 형상을 평탄한 구조로 제작하다가, 점차로 박스(box) 형상 또는 실린더(cylinder) 형상으로 형성하거나, 전극의 표면에 요철부를 형성하여 커패시터의 유효 표면적을 증가시키는 반구형 입자를 갖는 형태 등을 사용하고 있다. 이와 같이, 실리콘이 캐패시터의 상부 및 하부 전극으로 사용되는 캐패시터를 실리콘-절연체-실리콘(Silicon-Insulator-Silicon; SIS) 캐패시터라 한다.
그러나, 현재와 같이 DRAM 소자의 집적도가 기가(giga)급 이상의 집적도를 갖는 DRAM 소자가 요구되는 경우, 전술한 캐패시터의 형상을 변경하는 방법에 의해서는 캐패시터에 요구되는 충분한 커패시턴스를 확보하기 어렵다. 이에 따라, 지난 수년간 보다 큰 유전율(εr)을 갖는 새로운 고유전체를 커패시터의 유전체 박막으로 사용하고자 하는 연구가 매우 활발해지고 있다. 이러한 고유전율을 갖는 유전체로서 가장 널리 연구된 물질은 탄탈륨 산화물(Ta2O5)이지만, 최근에는 알루미늄 산화물(Al2O3)이나 하프늄 산화물(HfO2) 등과 같은 물질들이 많은 각광을 받고 있다. 대체로, 실리콘 산화물(SiO2)이 약 3.9 정도의 유전율을 가지며, 실리콘 산화물/실리콘 질화물(SiO2/Si3N4)이 약 7 정도의 유전율을 갖는 것에 비하여, 전술한 이성분계 고유전율 유전체들은 그 유전율이 약 10∼25 정도로 매우 큰 유전율을 가진다.
상술한 바와 같은 고유전체 물질의 특성이 캐패시터에서 충분히 발현되기 위하여서는 상부 및 하부전극과의 계면에 저유전율을 갖는 물질이 형성되지 않아야 한다. 그러나, 종래의 전극 재료인 실리콘은 고유전율 물질을 증착하기 위한 공정 온도에서 쉽게 산화되어 계면 산화막을 형성하기 때문에 전체적으로 캐패시터의 캐패시턴스 확보에 매우 나쁜 영향을 미치게 된다. 이러한 문제점을 해결하기 위하여, 백금(Pt)이나 루테늄(Ru) 등과 같은 귀금속이나 구리(Cu), 텅스텐(W), 텅스텐 질화물(WN), 또는 티타늄 질화물(TiN) 등과 같은 내열 금속으로서 캐패시터의 전극을 구성하여야 한다. 그러나, 이러한 귀금속 또는 내열 금속으로 이루어진 전극은 종래의 실리콘 전극에 비하여 현재까지 반도체 소자 제조 공정의 성숙도 및 가공 용이성 측면에서 볼 때, 많은 문제점을 내포하고 있기 때문에 전극의 표면적을 증가시키기 어려워 우수한 유전적 특성에도 불구하고 제한적인 정도로만 사용될 뿐, 전면적인 채용은 지연되고 있다. 또한, 내열 금속 전극은 산화 문제로 인하여 사용이 더욱 제한되고 있는 실정이다. 이와 같이 상부 및 하부 전극 모두가 귀금속이나 내열 금속으로 이루어진 캐패시터를 MIM 캐패시터라고 한다.
최근까지는, 반도체 소자의 연결 라인의 재료로서 알루미늄(Al) 또는 알루미늄 합금을 사용하였다. 그러나, 현재는 정도로 알루미늄에 비하여 훨씬 낮은 비저항을 가지는 구리를 이용하여 금속 배선 및 MIM 캐패시터를 포함하는 반도체 장치를 제조하는 방법에 대하여 많은 연구가 진행되고 있다. 현재, 구리를 금속 배선이나 캐패시터의 하부 전극 또는 콘택으로 사용하는 반도체 장치는 주로 다마신(damascene) 공정을 적용하여 제조되고 있다.
상기 다마신 공정을 이용하여 MIM 캐패시터를 제조하는 방법은 국내 공개 특허 제2002-94598호, 국내 공개 특허 제2002-055888호, 일본 공개특허 공보 제2002-151649, Eric Adler 등에게 허여된 미국특허 제6,259,128호, 그리고 Douglas R. Robert 등에게 허여된 미국특허 제6,461,914호 등에 제시되어 있다.
도 1a 내지 도 1d는 상기 미국특허 제6,461,914호에 개시된 MIM 캐패시터를 포함하는 반도체 장치의 제조 방법을 설명하기 위한 단면도들을 도시한 것이다.
도 1a를 참조하면, 반도체 기판(10) 상에 산화물로 이루어진 절연막(15)을 형성한 후, 사진 식각 공정으로 절연막(15)의 소정 부분을 식각하여 절연막(15)에 개구(opening)(도시되지 않음)를 형성한다.
이어서, 상기 개구를 채우면서 절연막(15) 상에 구리로 구성된 제1 금속층(도시되지 않음)을 형성한 다음, 화학 기계적 연마(CMP) 공정으로 제1 금속층을 연마하여 상기 개구 내에 MIM 캐패시터의 하부 전극으로 기능하는 제1 금속층 패턴(20)을 형성한다.
도 1b를 참조하면, 반응성 이온(RIE) 또는 습식 식각(wet etching) 공정을 이용하여 제1 금속층 패턴(20)의 상부를 식각한 다음, 제1 금속층 패턴(20) 상에 도전성 산화 방지막 패턴(25)을 형성하여 MIM 캐패시터의 하부 전극을 완성한다.
이어서, 상기 MIM 캐패시터의 하부 전극 및 절연막(15) 상에 유전막(30), 제2 금속층(35) 및 식각 저지막(40)을 순차적으로 형성한 후, 식각 저지막(40) 상에 제1 포토레지스트막(도시되지 않음)을 도포하고, 사진 공정을 통하여 제1 포토레지스트막을 패터닝하여 식각 저지막(40) 상에 제1 포토레지스트 패턴(45)을 형성한다.
도 1c를 참조하면, 상기 제1 포토레지스트 패턴(45)을 마스크로 이용하여 식각 저지막(40) 및 제2 금속층(35)을 차례로 식각하여 MIM 캐패시터의 상부 전극(50) 및 상부 전극(50) 상에 위치하는 식각 저지막 패턴(55)을 형성한 다음, 제1 포토레지스트 패턴(45)을 제거하여 MIM 캐패시터를 완성한다.
이어서, 상기 MIM 캐패시터를 포함하는 결과물 상에 층간 절연막(ILD)(60)을 형성한 다음, 층간 절연막(60) 상에 제2 포토레지스트막(도시되지 않음)을 도포한다. 계속하여, 사진 공정으로 상기 제2 포토레지스트막을 패터닝하여 층간 절연막(60) 상에 제2 포토레지스트 패턴(65)을 형성한다.
도 1d를 참조하면, 제2 포토레지스트 패턴(65)을 마스크로 이용하여 층간 절연막(60) 및 식각 저지막 패턴(55)을 부분적으로 식각함으로써, 층간 절연막(60)에 도전성 산화 방지막 패턴(25)과 MIM 캐패시터의 상부 전극(50)을 노출시키는 비어홀들(도시되지 않음)을 형성한다.
계속하여, 제2 포토레지스트 패턴(65)을 제거한 다음, 상기 비어홀들을 채우면서 층간 절연막(60) 상에 텅스텐으로 구성된 제2 금속층(도시되지 않음)을 형성한다. 다음에, 화학 기계적 연마 공정으로 제2 금속층을 연마하여 MIM 캐패시터를 금속 배선과 연결시키기 위하여 상기 비어홀들 내에 비어 콘택(70)을 형성한다.
그러나, 전술한 MIM 캐패시터를 포함하는 반도체 장치의 제조 방법에 있어서, 포토레지스트 패턴을 마스크로 이용하여 식각 저지막 패턴 및 상부 전극을 형성하는 동안 상부 전극 아래의 유전막이 부분적으로 함께 소실되어 캐패시터의 불량을 야기하게 되는 문제점이 있다. 또한, 식각 공정을 통하여 식각 저지막 패턴 및 상부 전극을 형성하는 동안 노출되는 상부 전극의 측벽의 손상으로 인하여 누설 전류(leakage current)가 발생할 가능성이 매우 커진다. 더욱이, 식각 공정을 이용하여 MIM 캐패시터의 각 구조물들을 형성할 경우, 각 구조물들이 식각 공정으로 인해 부분적으로 손상을 입기 때문에 MIM 캐패시터의 구조적인 안정성이 취약하게 되는 문제가 발생한다.
본 발명의 제1 목적은 적어도 하나의 보호층을 이용하여 상부 전극 및 유전막 등의 각 구조물들의 구조적인 안정성을 향상시키는 동시에 누설 전류를 방지하여 개선된 특성을 가지는 MIM 캐패시터를 제공하는 것이다.
본 발명의 제2 목적은 식각 공정 전후에 적어도 하나의 보호층을 형성하여 식각 공정으로 인한 각 구조물들의 손상 및 특성 저하를 방지할 수 있는 MIM 캐패시터의 제조 방법을 제공하는 것이다.
본 발명의 제3 목적은 향상된 구조적 안정성 및 개선된 특성을 갖는 MIM 캐패시터를 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 금속-절연체-금속(MIM) 캐패시터는, 기판 상에 형성된 절연막에 매립된 하부 전극, 상기 절연막 및 상기 하부 전극 상에 형성되며, 돌출된 중앙부를 갖는 유전층, 상기 유전층의 돌출된 중앙부 상에 형성된 상부 전극, 상기 상부 전극 상에 형성된 제1 보호막 패턴, 그리고 상기 제1 보호막 패턴 및 상기 유전층 상에 형성된 제2 보호막을 포함한다. 이 때, 상기 유전층의 돌출된 중앙부의 두께와 상기 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이가 상기 제1 보호막 패턴 및 상기 제2 보호막의 두께와 실질적으로 동일하게 형성된다. 상기 제2 보호막은 상기 제1 보호막 패턴의 측벽, 상기 유전층의 돌출된 중앙부의 측벽 및 상기 상부 전극의 측벽을 감싸게 된다. 또한, 상기 하부 전극은 구리 또는 알루미늄을 포함하고, 상기 상부 전극은 티타늄 질화물 또는 탄탈륨 질화물을 포함하며, 상기 유전층은 산화물, 질화물 또는 산화물과 질화물의 복합물을 포함하고, 상기 제1 보호막 패턴 및 상기 제2 보호막은 각기 실리콘 질화물 또는 실리콘 탄화물을 포함한다.
상술한 본 발명의 제2 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 금속-절연체-금속 캐패시터의 제조 방법에 의하면, 기판 상에 형성된 절연막에 매립되는 하부 전극을 형성하고, 상기 절연막 및 상기 하부 전극 상에 유전층을 형성한 후, 상기 유전층 상에 상부 전극층을 형성하고, 상기 상부 전극층 상에 제1 보호막 패턴을 형성한다. 이어서, 상기 제1 보호막 패턴을 마스크로 이용하여 상기 상부 전극층을 식각하여 상기 유전층 상에 상부 전극을 형성한 다음, 상기 제1 보호막 패턴을 마스크로 이용하여 상기 유전층을 부분적으로 식각하여 상기 하부 전극 상에서 돌출된 중앙부를 갖는 유전층을 형성한다. 이 때, 상기 유전층은 상기 유전층의 돌출된 중앙부의 두께와 상기 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이는 상기 제1 보호막 패턴의 두께와 실질적으로 동일하게 식각된다. 다음에, 상기 제1 보호막 패턴의 측벽, 상기 유전층의 돌출된 중앙부의 측벽 및 상기 상부 전극의 측벽을 감싸는 제2 보호막을 상기 제1 보호막 패턴 및 상기 유전층 상에 형성한다.
상술한 본 발명의 제3 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법에 의하면, 기판 상에 제1 절연막을 형성하고, 상기 제1 절연막에 매립되는 하부 배선 및 하부 전극을 형성한 다음, 상기 하부 배선, 상기 하부 전극 및 상기 제1 절연막 상에 유전층을 형성하고, 상기 유전층 상에 도전막을 형성한다. 계속하여, 상기 도전막 상에 제1 보호막을 형성하고, 상기 제1 보호막을 식각하여 상기 도전막 상에 제1 보호막 패턴을 형성한 후, 상기 제1 보호막 패턴을 마스크로 이용하여 상기 도전막을 식각하여 상기 하부 전극 상부의 상기 유전층 상에 상부 전극을 형성한다, 이어서, 상기 제1 보호막 패턴을 마스크로 이용하여 상기 유전층을 부분적으로 식각하여 상기 상부 전극 및 상기 하부 전극 사이에서 돌출된 중앙부를 가지며, 상기 유전층의 돌출된 중앙부의 두께와 상기 제1 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이가 살기 제1 보호막 패턴의 두께와 실질적으로 동일하게 상기 제1 절연막 및 상기 하부 전극 상에 유전층을 형성한다. 다음에, 상기 유전층의 돌출된 중앙부의 두께와 상기 제1 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이와 실질적으로 동일한 두께로 상기 제1 보호막 패턴의 측벽, 상기 유전층의 돌출된 중앙부의 측벽 및 상기 상부 전극의 측벽을 감싸며 상기 유전층 및 상기 제1 보호막 패턴 상에 제2 보호막을 형성한다. 계속하여, 상기 제2 보호막 상에 제2 절연막을 형성한 다음, 상기 제2 절연막을 관통하여 상기 하부 배선에 접촉되는 제1 콘택을 형성하고, 상기 제2 절연막, 상기 제2 보호막 및 상기 제1 보호막 패턴을 관통하여 상기 상부 전극에 접촉되는 제2 콘택을 형성한다. 다음에, 상기 제1 및 제2 콘택 상에 각기 제1 및 제2 상부 배선을 형성한다.
본 발명에 의하면, 제1 보호막 패턴 및 제2 보호막에 의하여 MIM 캐패시터의 상부 전극을 형성하기 위한 식각 공정 시에 플라즈마로 인한 상부 전극 및 유전층의 손실로부터 야기되는 단위 캐패시턴스의 저하를 방지할 수 있는 동시에 상부 전극으로부터의 누설 전류의 발생을 차단하여 캐패시터의 전기적인 특성을 개선할 수 있다. 또한, 제1 보호막 패턴을 마스크로 이용하여 상부 전극을 형성할 수 있으므로 시진 식각 공정 시에 발생하는 금속성 부산물의 발생을 방지할 수 있으며, 제2 보호막에 의하여 상부 전극의 변형을 방지하는 등 MIM 캐패시터가 안정적인 구조를 가지도록 MIM 캐패시터의 구조 안정성을 향상시킬 수 있다. 더욱이, 상부 전극을 형성하는 동안 손실되는 유전층을 제2 보호막에 의하여 보상함으로써, 후속하는 반도체 장치의 제조 공정을 안정적으로 진행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 따른 MIM 캐패시터, 그 제조 방법 및 이를 포함하는 반도체 장치의 제조 방법을 상세하게 설명하지만 본 발명이 하기의 실시예들에 의해 제한되거나 한정되는 것은 아니다.
도 2는 본 발명에 따른 MIM 캐패시터를 포함하는 반도체 장치의 단면도를 도시한 것이다.
도 2를 참조하면, 본 발명에 따른 반도체 장치는 제1 절연막(105) 및 제2 절연막(145)을 개재하여 반도체 기판(100) 상에 형성된 MIM 캐패시터(140)를 포함한다.
상기 반도체 기판(100) 상에 형성된 제1 절연막(105)은 실리콘 산화물 또는 실리콘 질화물로 이루어진다. 이 경우, 반도체 기판(100) 상에는 MOS(Metal Oxide Semiconductor) 트랜지스터를 포함하는 트랜지스터 구조물(도시되지 않음)이 형성되며, 제1 절연막(105)은 상기 트랜지스터 구조물을 덮으면서 반도체 기판 상(100)에 형성된다. 제1 절연막(105)의 상면은 에치 백(etch back) 또는 화학 기계적 연마(CMP) 공정과 같은 평탄화 공정을 통하여 평탄하게 형성된다.
본 발명에 있어서, MIM 캐패시터(140)는 제1 절연막(105)에 매립된 하부 전극인 제2 도전성 패턴(115), 제1 절연막(105) 상에 형성된 유전층(120), 유전층(120)의 일측 상부에 형성된 상부 전극인 제3 도전성 패턴(125), 제3 도전성 패턴(125) 상에 형성된 제1 보호막 패턴(130), 그리고 유전층(120), 제3 도전성 패턴(125) 및 제1 보호막 패턴(130)을 감싸도록 제1 절연막(105) 상에 형성된 제2 보호막(135)을 포함한다.
제1 절연막(105)에는 반도체 장치의 하부 금속 배선 및 MIM 캐패시터(140)의 하부 전극을 위한 제1 및 제2 트렌치(215, 220)(도 3a 참조)가 제공된다. 제1 및 제2 트렌치(215, 220)에는 각기 반도체 장치의 하부 금속 배선인 제1 도전성 패턴(110) 및 MIM 캐패시터(140)의 하부 전극인 제2 도전성 패턴(115)이 위치한다. 제1 및 제2 도전성 패턴(110, 115)은 각기 구리(Cu), 텅스텐(W), 알루미늄(Al), 루테늄(Ru), 백금(Pt), 티타늄, 텅스텐 질화물 또는 티타늄 질화물 등으로 구성된다.
제1 및 제2 도전성 패턴(110, 115)이 형성된 제1 절연막(105) 상에는 산화막 또는 질화막으로 이루어진 유전층(120)이 형성된다. 이 때, 유전층(120)은 산화막 및 질화막의 복합막 구조를 가질 수도 있다. 상기 유전층(120)의 일측인 MIM 캐패시터(140)의 하부 전극인 제2 도전성 패턴(115) 상에 위치하는 부분은 상부로 약간 둘출되는 구조를 가진다.
MIM 캐패시터(140)의 상부 전극인 제3 도전성 패턴(125)은 상기 유전층(120)의 일측 상에 위치한다. 제3 도전성 패턴(125)은 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN)로 이루어지며, 약 200∼1000Å 정도의 두께를 가진다.
제3 도전성 패턴(125) 상에는 실리콘 질화물 또는 실리콘 탄화물로 구성된 제1 보호막 패턴(130)이 위치한다. 제1 보호막 패턴(130)은 약 300∼700Å 정도의 두께를 가진다. 이러한 제1 보호막 패턴(130)은 MIM 캐패시터(140)의 상부 전극인 제3 도전성 패턴(125)을 형성하기 위한 식각 공정에서 제3 도전성 패턴(125)이 식각에 사용되는 플라즈마(plasma)로부터 손상을 입는 것을 방지하는 역할을 한다. 또한, 제1 보호막 패턴(130)은 금속을 포함하는 제3 도전성 패턴(125)의 형성 시에 식각 공정에 따라 제3 도전성 패턴(125)으로부터 금속성 불순물이 발생되는 것을 방지하는 기능도 수행한다.
제2 보호막(135)은 실리콘 질화물 또는 실리콘 탄화물로 이루어지며, 유전막(120)의 일측 상부에 위치하는 제1 보호막 패턴(130)을 덮으면서 유전막(120) 상에 균일한 두께로 형성된다. 이 때, 제2 보호막(135)은 약 200∼700Å 정도의 두께로 형성된다. 본 발명에 있어서, 제1 보호막 패턴(130)은 상부 전극인 제3 도전성 패턴(125)의 상면을 보호하며, 제2 보호막(135)은 제3 도전성 패턴(125)의 측벽과 유전층(120)의 돌출된 부분의 측벽을 보호한다. 이에 따라, 비록 상부 전극인 제3 도전성 패턴(135)이 플라즈마를 이용한 식각 공정으로 인하여 손상을 입더라도 제3 도전성 패턴(130)으로부터 누설 전류가 발생하는 현상을 방지할 수 있다.
하부 전극인 제2 도전성 패턴(115), 유전층(120), 상부 전극인 제3 도전성 패턴(125), 제1 보호막 패턴(130) 및 제1 보호막(135)을 포함하는 MIM 캐패시터(140)가 형성된 반도체 기판(100)의 상부에는 층간 절연막인 제2 절연막(145)이 형성된다. 제2 절연막(145)은 실리콘 질화물 또는 실리콘 산화물로 구성된다.
제2 절연막(145)의 일측에는 제1 콘택(150) 및 제1 상부 배선(155)을 위한 제1 비어홀(280)(도 3f 참조) 및 제3 트렌치(290)(도 3f 참조)가 제공되며, 제2 절연막(145)의 타측에는 제2 콘택(160) 및 제1 상부 배선(165)을 위한 제2 비어홀(285)(도 3f 참조) 및 제4 트렌치(295)(도 3f 참조)가 제공된다. 제1 비어홀(280)은 제2 절연막(145)을 관통하여 제1 절연막(105)의 일측에 매립된 하부 배선인 제1 도전성 패턴(110)을 노출시키도록 형성되며, 제2 비어홀(285)은 제1 절연막(145), 제2 보호막(135) 및 제1 보호막 패턴(130)을 관통하여 MIM 캐패시터(140)의 상부 전극인 제3 도전성 패턴(125)을 노출시키도록 형성된다.
제1 및 제2 비어홀(280, 285)에는 각기 텅스텐, 티타늄, 티타늄 질화물 또는 탄탈륨 질화물로 이루어진 제1 및 제2 콘택(150, 160)이 위치한다. 한편, 제3 및 제4 트렌치(290, 295)에는 각기 구리, 텅스텐, 티타늄, 티타늄 질화물 또는 탄탈륨으로 구성된 제1 및 제2 상부 배선(155, 165)이 형성된다. 이에 따라, 하부 배선인 제1 도전성 패턴(110)은 제1 콘택(150)을 통하여 제1 상부 배선(155)과 전기적으로 연결되며, MIM 캐패시터(140)는 제2 콘택(160)을 통하여 제2 상부 배선(165)과 전기적으로 연결된다. 본 발명에 따르면, MIM 캐패시터(140)의 하부 전극인 제2 도전성 패턴(115)과 상부 전극인 제3 도전성 패턴(125)은 MIM 캐패시터(140) 전용으로만 사용되는 것이 아니라 상기 제2 콘택(160)을 통하여 제2 상부 배선(165)에 연결되기 때문에 MIM 캐패시터(140)를 구성하는 구조물들을 상부 및 하부 금속 배선들을 서로 연결하는 용도로도 사용할 수 있다.
이하, 본 발명에 따른 MIM 캐패시터를 포함하는 반도체 장치의 제조 방법을 설명한다.
도 3a 내지 도 3g는 도 2에 도시한 MIM 캐패시터를 포함하는 반도체 장치의 제조 방법을 설명하기 위한 단면도들을 도시한 것이다.
도 3a를 참조하면, MOM 트랜지스터와 같은 트랜지스터 구조물(도시되지 않음)이 형성된 반도체 기판(200) 상에 상기 트랜지스터 구조물을 덮는 제1 절연막(205)을 형성한다. 제1 절연막(205)은 산화물이나 질화물을 화학 기상 증착 공정 또는 물리 기상 증착 공정을 통하여 반도체 기판(200) 상에 증착함으로써 형성된다. 예를 들면, 제1 절연막(205)은 중온 산화물(MTO), TEOS(tetraethyl orthosilicate), BPSG(boro-phosphor silicate glass) 또는 USG(undoped silicate glass) 등과 같은 실리콘 산화물이나 실리콘 질화물(SiXNY)로 이루어진다.
계속하여, 상기 제1 절연막(205) 상에 스핀 코팅 공정으로 제1 포토레지스트막(도시되지 않음)을 도포한 다음, 도포된 제1 포토레지스트막을 노광 및 현상하여 제1 절연막(205) 상에 제1 포토레지스트 패턴(210)을 형성한다. 이 경우, 제1 포토레지스트 패턴(210)은 후속하여 하부 배선 및 MIM 캐패시터의 하부 전극의 형성될 위치를 고려하여 제1 절연막(205)의 부분들을 선택적으로 노출시킨다.
이어서, 제1 포토레지스트 패턴(210)을 마스크로 이용하여 노출된 제1 절연막(205)을 식각함으로써, 제1 절연막(205)에 소정의 폭과 깊이를 가지는 제1 및 제2 트렌치(215, 220)를 형성한다. 다음에, 제1 포토레지스트 패턴(210)을 애싱(ashing) 공정 및/또는 스트립핑(stripping) 공정을 이용하여 제1 절연막(205)으로부터 제거한다.
도 3b를 참조하면, 제1 절연막(205)에 형성된 제1 및 제2 트렌치(215, 220)를 채우면서 제1 절연막(205) 상에 제1 도전막(도시되지 않음)을 형성한다. 이 때, 제1 도전막은 구리, 텅스텐, 알루미늄, 루테늄, 백금, 티타늄, 텅스텐 질화물 또는 티타늄 질화물 등으로 이루어지며, 화학 기상 증착 공정, 스퍼터링 공정, 또는 전기 도금 공정을 통하여 형성된다. 예를 들면, 제1 도전막이 구리로 구성될 경우, 제1 및 제2 트렌치(215, 220)에 스퍼터(sputter)를 사용하여 장벽 금속층(barrier metal layer)과 구리 시드층(seed layer)을 형성한 다음, 전기 도금 공정을 이용하여 구리 시드층 상에 구리층을 형성한다.
이어서, 에치 백 공정 내지 화학 기계적 연마 공정을 통하여 상기 제1 절연막(205)이 노출될 때까지 제1 도전막을 제거함으로써, 제1 및 제2 트렌치(215, 220)에 각기 매립되는 제1 도전성 패턴 및 제2 도전성 패턴(225, 230)을 형성한다. 이 때, 제1 도전성 패턴(225)은 반도체 장치의 하부 배선으로 기능하며, 제2 도전성 패턴(230)은 MIM 캐패시터의 하부 전극의 역할을 수행한다.
도 3c를 참조하면, 제1 및 제2 도전성 패턴(225, 230)을 포함하는 제1 절연막 상에 화학 기상 증착 공정을 이용하여 실리콘 산화물, 실리콘 질화물 또는 실리콘 산화물과 실리콘 질화물의 복합물로 구성된 유전층(235)을 형성한다. 즉, 유전층(235)은 단일 산화막, 단일 질화막 또는 산화막과 질화막을 포함하는 복합막으로 구성된다. 이 때, 유전층(235)은 MIM 캐패시터에 요구되는 캐패시턴스에 따라 적절한 두께(d11)를 가진다.
이어서, 유전층(235) 상에 화학 기상 증착 공정을 이용하여 티타늄 질화물 또는 탄탈륨 질화물로 구성된 제2 도전막(240)을 형성한다. 제2 도전막(240)은 약 200∼1000Å 정도의 두께로 형성된다. 제2 도전막(240)은 후에 MIM 캐패시터의 상부 전극인 제3 도전성 패턴(255)으로 패터닝된다.
계속하여, 제2 도전막(240) 상에 화학 기상 증착 공정 또는 물리 기상 증착 공정을 이용하여 실리콘 질화물 또는 실리콘 탄화물(SiC)로 이루어진 제1 보호막(245)을 형성한다. 제1 보호막(245)은 비도전성 물질로서 구리의 확산을 억제할 수 있는 물질로 형성하는 것이 바람직하다. 이 경우, 제1 보호막(245)은 약 300∼700Å 정도의 두께(d21)로 형성된다.
본 발명에 있어서, 제1 보호막(245)은 일반적으로 구리를 사용하는 다마신 공정에 적용 가능한 물질로 구성되며, 제1 보호막(245)의 두께(d21)는 상부 전극을 형성하기 위하여 후속하여 진행되는 제2 도전막(240)의 식각 공정 시에 손실되는 양을 고려하여 제2 도전막(240)의 패터닝이 완료된 후에 MIM 캐패시터가 위치하지 않은 부분의 유전층(235)의 두께(d12)와 제3 도전성 패턴(255) 상에 남아 있는 제1 보호막(245)의 두께(d22)가 동일하도록 산정된다. 이러한 점을 고려하여, 제1 보호막(245)은 약 300∼700Å 정도의 두께(d21)로 형성된다. 이와 같은 제1 보호막(245)의 두께(d21)는 MIM 캐패시터를 형성한 다음, 후속하여 진행되는 상부 배선 형성 공정에서 식각 공정 조건을 결정하게 된다. 또한, 제1 보호막 패턴(260)을 형성하고 이를 마스크로 이용하여 상부 전극 인 제3 도전성 패턴(255)을 형성하기 때문에, 종래의 사진 식각 공정 시에 생성되어 제거하기 어려운 금속성 부산물이 발생하는 것을 방지할 수 있다.
도 3d를 참조하면, 제1 보호막(245) 상에 제2 포토레지스트막(도시되지 않음)을 도포하고, 도포된 제2 포토레지스트막을 노광 및 현상하여 제2 포토레지스트 패턴을 형성한다. 이어서, 상기 제2 포토레지스트 패턴을 마스크로 이용하여 제1 보호막(245)을 패터닝하여 제2 도전막(240) 상에 제1 보호막 패턴(260)을 형성한 다음, 상기 제2 포토레지스트 패턴을 제거한다.
계속하여, 제1 보호막 패턴(260)을 마스크로 이용하여 제2 도전막(240)을 식각함으로써, 유전층(235) 상에 MIM 캐패시터의 상부 전극으로 기능하는 제3 도전성 패턴(255)을 형성한다. 이 때, 제3 도전성 패턴(255)은 유전층(235) 가운데 아래에 하부 전극인 제2 도전성 패턴(230)이 위치하는 부분 상에 형성된다. 상기 제2 도전막(240)을 식각하여 MIM 캐패시터의 상부 전극인 제3 도전성 패턴(255)을 형성하는 동안 제1 보호막 패턴(260)과 유전층(235)도 함께 식각된다. 본 발명에 따르면, 전술한 바와 같이, 제3 도전성 패턴(255)을 형성하는 동안 제1 보호막(245) 및 유전층(235)이 식각되는 양도 고려하여 제1 보호막(245)이 적절한 두께(d21)를 가지도록 형성하기 때문에, 제2 도전막(240)의 식각이 완료된 후, 제1 보호막 패턴(260)의 두께(d22)는 식각된 유전층(250)의 두께(d12)와 동일하게 된다.
도 3e를 참조하면, 식각된 유전층(250) 및 제1 보호막 패턴(260) 상에 화학 기상 증착 공정 또는 물리 기상 증착 공정으로 제2 보호막(265)을 형성한다. 제2 보호막(265)은 실리콘 질화물 또는 실리콘 탄화물로 구성되며, 약 200∼700Å 정도의 두께(d3)를 갖도록 형성된다. 이 때, 제2 보호막(265)은 제1 보호막 패턴(260), 제3 도전막 패턴(255) 및 노출된 유전층(250)의 측벽들을 감싸도록 형성된다.
본 발명에 따르면, 제2 보호막(265)은 제3 도전성 패턴(255)을 형성하는 동안 손실되었던 유전층(250)을 보상하여 후속 공정을 안정적으로 진행할 수 있게 한다. 또한, 상부 전극인 제3 도전성 패턴(255)을 형성함에 따라 노출되는 제1 보호막 패턴(260), 제3 도전성 패턴(255) 및 유전층(250)의 측벽들 상에도 제2 보호막(265)이 형성되기 때문에, MIM 캐패시터(270)의 구조적인 안정성을 향상시킬 수 있을 뿐만 아니라 누설 전류가 발생하는 것을 방지할 수 있으므로 MIM 캐패시터(270)의 특성을 향상시킬 수 있다.
도 3f를 참조하면, 상기 MIM 캐패시터(270)를 포함하는 결과물 상에 산화물 또는 질화물을 화학 기상 증착 공정으로 증착하여 제2 절연막(275)을 형성한다. 제2 절연막(275)은 전술한 제1 절연막(205)과 동일한 물질을 사용하여 형성할 수 있지만, 제1 및 제2 절연막(205, 275)이 서로 상이한 물질로 이루어질 수도 있다.
이어서, 제2 절연막(275) 상에 제3 포토레지스트막(도시되지 않음)을 스핀 코팅 공정으로 도포하고, 도포된 제3 포토레지스트막을 노광 및 현상하여 제3 포토레지스트 패턴을 형성한다. 다음에, 상기 제3 포토레지스트 패턴을 마스크로 이용하여 제2 절연막(275)을 식각함으로써, 제2 절연막(275)의 일측에는 하부 배선인 제1 도전성 패턴(225)을 노출시키는 제1 비어홀(280)과 제3 트렌치(290)를 형성한다. 이 경우, 제2 절연막(275)의 타측에는 제2 절연막(275), 제2 보호막(265) 및 제1 보호막 패턴(255)이 함께 식각되어 MIM 캐패시터(270)의 상부 전극인 제3 도전성 패턴(255)을 노출시키는 제2 비어홀(285)과 제4 트렌치(295)가 형성된다. 한편, 제3 및 제4 트렌치(290, 295)는 제2 절연막(275)에 제1 및 제2 비어홀(280, 285)을 먼저 형성한 다음, 제2 절연막(275)을 추가적인 사진 식각 공정으로 식각하여 형성될 수 있다. 또한, 제3 및 제4 트렌치(290, 295)를 먼저 형성한 다음, 제1 및 제2 비어홀(280, 285)을 추가적인 사진 식각 공정을 이용하여 형성할 수도 있다.
도 3g를 참조하면, 제3 포토레지스트 패턴을 제거한 다음, 제1 및 제2 비어홀(280, 285)과 제3 및 제4 트렌치(290, 295)를 매립하면서 제2 절연막((275) 상에 제3 도전막(도시되지 않음)을 형성한다. 제3 도전막은 구리, 텅스텐, 루테늄, 백금, 티타늄, 티타늄 질화물 또는 탄탈륨 질화물 등으로 이루어지며, 화학 기상 증착 공정, 스퍼터링 공정 또는 전기 도금 공정으로 형성된다.
계속하여, 제2 절연막(275)이 노출될 때까지 제2 도전막을 에치 백 공정 또는 화학 기계적 연마 공정으로 제거하여 제1 및 제2 비어홀(280, 285)에 각기 제1 도전성 패턴(225) 및 제3 도전성 패턴(230)에 접촉되는 제1 및 제2 콘택(300, 310)을 형성한다. 이와 동시에, 제3 및 제4 트렌치(290, 295)에 각기 제1 상부 배선 및 제2 상부 배선(305, 310)을 형성한다. 따라서, 하부 배선인 제1 도전성 패턴(225)은 제1 콘택(300)을 통하여 제1 상부 배선(305)에 연결되며, MIM 캐패시터(270)의 상부 전극인 제3 도전성 패턴(255)은 제2 콘택(310)을 통하여 제2 상부 배선(315)에 연결된다. 본 발명에 따른 반도체 장치는 상술한 구성을 가짐으로써, 제2 도전성 패턴(230)과 제3 도전성 패턴(255)을 MI 캐패시터(270) 전용으로만 이용하지 않고 반도체 장치의 상부 배선과 하부 배선을 연결하는 용도로도 사용할 수 있다.
도 4는 종래의 MIM 캐패시터와 본 발명에 따른 MIM 캐패시터의 단위 용량의 분포를 나타내는 그래프를 도시한 것이며, 도 5는 종래의 MIM 캐패시터와 본 발명에 따른 MIM 캐패시터의 전기적 특성의 분포를 나타내는 그래프를 도시한 것이다. 도 4에 있어서, 세로축은 MIM 캐패시터들의 단위 용량의 분포(distribution)를 나타내며, 가로축은 MIM 캐패시터들의 예시적인 단위 용량 값을 나타낸다. 또한, 도 5에 있어서, 세로축은 MIM 캐패시터들의 누설 전류의 분포(distribution)를 나타내며, 가로축은 MIM 캐패시터들의 예시적인 누설 전류 값을 나타낸다.
도 4 및 도 5에 도시한 바와 같이, 제1 및 제2 보호막을 적용하지 않은 종래의 MIM 캐패시터들의 단위 용량의 분포(A)는 예시적인 기준 값(예를 들면, 약 1×10-15F)으로부터 벗어나는 경우와 그 정도가 상대적으로 큰 반면에 본 발명에 따라 제1 및 제2 보호막을 채용한 MIM 캐패시터들의 단위 용량의 분포(B)는 기준 값으로부터 벗어나는 경우와 그 정도가 작은 것을 확인할 수 있다. 또한, 종래의 MIM 캐패시터들의 누설 전류의 분포(A)는 예시적인 기준 값(예를 들면, 약 1×10-12F Ω/㎛2)으로부터 벗어나는 경우와 그 정도가 상대적으로 크지만, 본 발명에 따른 MIM 캐패시터들의 누설 전류의 분포(B)는 기준 값으로부터 벗어나는 경우와 그 정도가 작은 것을 확인할 수 있다. 따라서, 본 발명에 따른 MIM 캐패시터는 종래의 MIM 캐패시터에 비하여 향상된 전기적 특정을 가짐을 알 수 있다.
본 발명에 의하면, 제1 보호막 패턴 및 제2 보호막에 의하여 MIM 캐패시터의 상부 전극을 형성하기 위한 식각 공정 시에 플라즈마로 인한 상부 전극 및 유전층의 손실로부터 야기되는 단위 캐패시턴스의 저하를 방지할 수 있는 동시에 상부 전극으로부터의 누설 전류의 발생을 차단하여 캐패시터의 전기적인 특성을 개선할 수 있다. 또한, 제1 보호막 패턴을 마스크로 이용하여 상부 전극을 형성할 수 있으므로 사진 식각 공정 시에 발생하는 금속성 부산물의 발생을 방지할 수 있으며, 제2 보호막에 의하여 상부 전극의 변형을 방지하는 등 MIM 캐패시터가 안정적인 구조를 가지도록 MIM 캐패시터의 구조 안정성을 향상시킬 수 있다. 더욱이, 상부 전극을 형성하는 동안 손실되는 유전층을 제2 보호막에 의하여 보상함으로써, 후속하는 반도체 장치의 제조 공정을 안정적으로 진행할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 내지 도 1d는 종래의 금속-절연체-금속 캐패시터의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명에 따른 금속-절연체-금속 캐패시터를 포함하는 반도체 장치의 단면도이다.
도 3a 내지 도 3g는 본 발명에 따른 금속-절연체-금속 캐패시터를 포함하는 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4는 종래의 MIM 캐패시터와 본 발명에 따른 MIM 캐패시터의 단위 용량의 분포를 나타내는 그래프이다.
도 5는 종래의 MIM 캐패시터와 본 발명에 따른 MIM 캐패시터의 전기적 특성의 분포를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명〉
100, 200：반도체 기판 105, 205：절연막
110, 225：제1 도전성 패턴 115, 230：제2 도전성 패턴
120, 235：유전층 125, 255：제3 도전성 패턴
130, 260：제1 보호막 패턴 135, 265：제2 보호막
140, 270：MIM 캐패시터 145, 275：제2 절연막
150, 300：제1 콘택 155, 305：제1 상부 배선
160, 310：제2 콘택 165, 315：제2 상부 배선
215：제1 트렌치 220：제2 트렌치
280：제1 비어홀 285：제2 비어홀
290：제3 트렌치 295：제4 트렌치

Claims (19)

  1. 기판 상에 형성된 절연막에 매립된 하부 전극;
    상기 절연막 및 상기 하부 전극 상에 형성되며, 상기 하부 전극 상에서 돌출된 중앙부를 갖는 유전층;
    상기 유전층의 돌출된 중앙부 상에 형성된 상부 전극;
    상기 상부 전극 상에 형성된 제1 보호막 패턴; 및
    상기 제1 보호막 패턴의 측벽, 상기 유전층의 돌출된 중앙부의 측벽 및 상기 상부 전극의 측벽을 감싸며 상기 제1 보호막 패턴 및 상기 유전층 상에 형성된 제2 보호막을 포함하며,
    상기 유전층의 돌출된 중앙부의 두께와 상기 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이가 상기 제1 보호막 패턴의 두께 및 상기 제2 보호막의 두께와 실질적으로 동일한 것을 특징으로 하는 금속-절연체-금속 캐패시터.
  2. 제 1 항에 있어서, 상기 하부 전극은 구리 또는 알루미늄을 포함하며, 상기 상부 전극은 티타늄 질화물 또는 탄탈륨 질화물을 포함하며, 상기 유전층은 산화물, 질화물 또는 산화물과 질화물의 복합물을 포함하는 것을 특징으로 하는 금속-절연체-금속 캐패시터.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 제1 보호막 패턴 및 상기 제2 보호막은 각기 실리콘 질화물 또는 실리콘 탄화물을 포함하는 것을 특징으로 하는 금속-절연체-금속 캐패시터.
  7. 제 1 항에 있어서, 상기 제1 보호막 패턴의 두께 및 상기 제2 보호막의 두께는 각기 300∼700Å인 것을 특징으로 하는 금속-절연체-금속 캐패시터.
  8. 제 1 항에 있어서, 상기 제2 보호막은 상기 제1 보호막 패턴의 측벽으로부터 상기 유전층의 중앙부의 측벽까지 형성되는 것을 특징으로 하는 금속-절연체-금속 캐패시터.
  9. 기판 상에 형성된 절연막에 매립되는 하부 전극을 형성하는 단계;
    상기 절연막 및 상기 하부 전극 상에 유전층을 형성하는 단계;
    상기 유전층 상에 상부 전극층을 형성하는 단계;
    상기 상부 전극층 상에 제1 보호막 패턴을 형성하는 단계;
    상기 제1 보호막 패턴을 마스크로 이용하여 상기 상부 전극층을 식각하여 상기 유전층 상에 상부 전극을 형성하는 단계;
    상기 제1 보호막 패턴을 마스크로 이용하여 상기 유전층을 부분적으로 식각하여 상기 하부 전극 상에서 돌출된 중앙부를 가지며, 상기 유전층의 돌출된 중앙부의 두께와 상기 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이가 상기 제1 보호막 패턴의 두께와 실질적으로 동일하게 상기 절연막 및 상기 하부 전극 상에 유전층을 형성하는 단계; 및
    상기 유전층의 돌출된 중앙부의 두께와 상기 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이와 실질적으로 동일한 두께로 상기 제1 보호막 패턴의 측벽, 상기 유전층의 돌출된 중앙부의 측벽 및 상기 상부 전극의 측벽을 감싸며 상기 제1 보호막 패턴 및 상기 유전층 상에 제2 보호막을 형성하는 단계를 포함하는 금속-절연체-금속 캐패시터의 제조 방법.
  10. 제 9 항에 있어서, 상기 제1 보호막 패턴 및 상기 제2 보호막은 각기 실리콘 질화물 또는 실리콘 탄화물을 사용하여 형성되는 것을 특징으로 하는 금속-절연체-금속 캐패시터의 제조 방법.
  11. 삭제
  12. 삭제
  13. 기판 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막에 매립되는 하부 배선 및 하부 전극을 형성하는 단계;
    상기 하부 배선, 상기 하부 전극 및 상기 제1 절연막 상에 유전층을 형성하는 단계;
    상기 유전층 상에 도전막을 형성하는 단계;
    상기 도전막 상에 제1 보호막을 형성하는 단계;
    상기 제1 보호막을 식각하여 상기 도전막 상에 제1 보호막 패턴을 형성하는 단계;
    상기 제1 보호막 패턴을 마스크로 이용하여 상기 도전막을 식각하여 상기 하부 전극 상부의 상기 유전층 상에 상부 전극을 형성하는 단계;
    상기 제1 보호막 패턴을 마스크로 이용하여 상기 유전층을 부분적으로 식각하여 상기 상부 전극 및 상기 하부 전극 사이에서 돌출된 중앙부를 가지며, 상기 유전층의 돌출된 중앙부의 두께와 상기 제1 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이가 상기 제1 보호막 패턴의 두께와 실질적으로 동일하게 상기 제1 절연막 및 상기 하부 전극 상에 유전층을 형성하는 단계;
    상기 유전층의 돌출된 중앙부의 두께와 상기 제1 절연막 상의 상기 유전층의 나머지 부분의 두께의 차이와 실질적으로 동일한 두께로 상기 제1 보호막 패턴의 측벽, 상기 유전층의 돌출된 중앙부의 측벽 및 상기 상부 전극의 측벽을 감싸며 상기 유전층 및 상기 제1 보호막 패턴 상에 제2 보호막을 형성하는 단계;
    상기 제2 보호막 상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막을 관통하여 상기 하부 배선에 접촉되는 제1 콘택을 형성하는 단계;
    상기 제2 절연막, 상기 제2 보호막 및 상기 제1 보호막 패턴을 관통하여 상기 상부 전극에 접촉되는 제2 콘택을 형성하는 단계; 및
    상기 제1 콘택 및 상기 제2 콘택 상에 각기 제1 상부 배선 및 제2 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 13 항에 있어서, 상기 하부 전극은 구리 또는 알루미늄을 사용하여 형성되고, 상기 상부 전극은 티타늄 질화물 또는 탄탈륨 질화물을 사용하여 형성되며, 상기 유전층은 산화물, 질화물 또는 산화물과 질화물의 복합물을 사용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 13 항에 있어서, 상기 제1 보호막 패턴 및 상기 제2 보호막은 각기 실리콘 질화물 또는 실리콘 탄화물을 사용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 13 항에 있어서, 상기 제1 및 제2 상부 배선은 각기 구리 또는 알루미늄을 사용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-0014675A 2003-03-10 2003-03-10 금속-절연체-금속 캐패시터 및 그 제조 방법 Expired - Fee Related KR100539198B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0014675A KR100539198B1 (ko) 2003-03-10 2003-03-10 금속-절연체-금속 캐패시터 및 그 제조 방법
US10/762,437 US6989313B2 (en) 2003-03-10 2004-01-22 Metal-insulator-metal capacitor and method for manufacturing the same
US11/265,574 US7285813B2 (en) 2003-03-10 2005-11-02 Metal-insulator-metal capacitor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0014675A KR100539198B1 (ko) 2003-03-10 2003-03-10 금속-절연체-금속 캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040079677A KR20040079677A (ko) 2004-09-16
KR100539198B1 true KR100539198B1 (ko) 2005-12-27

Family

ID=32960188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0014675A Expired - Fee Related KR100539198B1 (ko) 2003-03-10 2003-03-10 금속-절연체-금속 캐패시터 및 그 제조 방법

Country Status (2)

Country Link
US (2) US6989313B2 (ko)
KR (1) KR100539198B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210070533A (ko) * 2019-12-05 2021-06-15 고려대학교 산학협력단 비아 형성 방법, 이를 기반으로 하는 반도체 장치의 제조 방법 및 반도체 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229875B2 (en) * 2002-10-17 2007-06-12 Samsung Electronics Co., Ltd. Integrated circuit capacitor structure
KR100549002B1 (ko) * 2004-02-04 2006-02-02 삼성전자주식회사 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법
JP2005260163A (ja) 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法
KR101057694B1 (ko) 2004-12-02 2011-08-19 매그나칩 반도체 유한회사 적층형 엠아이엠 캐패시터
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
KR100669851B1 (ko) * 2005-07-12 2007-01-16 삼성전자주식회사 상변화 메모리 장치의 제조 방법
KR100710202B1 (ko) * 2005-07-14 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 제조방법 및 이를 이용한 이미지센서
US7964470B2 (en) 2006-03-01 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible processing method for metal-insulator-metal capacitor formation
US7728372B2 (en) * 2006-05-10 2010-06-01 International Business Machines Corporation Method and structure for creation of a metal insulator metal capacitor
KR100727711B1 (ko) * 2006-06-15 2007-06-13 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 커패시터 형성 방법
JP5153866B2 (ja) * 2008-04-11 2013-02-27 三菱電機株式会社 電力分配器
US8110414B2 (en) * 2009-04-30 2012-02-07 Texas Instruments Incorporated Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes
JP5708124B2 (ja) 2011-03-25 2015-04-30 三菱電機株式会社 半導体装置
US9178009B2 (en) * 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
JP6356536B2 (ja) * 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9966427B2 (en) * 2016-05-13 2018-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor with an electrode scheme for improved manufacturability and reliability
US11227872B2 (en) 2019-04-25 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. FeRAM MFM structure with selective electrode etch
CN116093068A (zh) * 2021-11-08 2023-05-09 联华电子股份有限公司 单次可编程存储器电容结构及其制作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
US6259128B1 (en) * 1999-04-23 2001-07-10 International Business Machines Corporation Metal-insulator-metal capacitor for copper damascene process and method of forming the same
TW515025B (en) * 1999-05-14 2002-12-21 Taiwan Semiconductor Mfg Manufacturing method of capacitor with low voltage coefficient
US6504202B1 (en) * 2000-02-02 2003-01-07 Lsi Logic Corporation Interconnect-embedded metal-insulator-metal capacitor
TW439176B (en) * 2000-03-17 2001-06-07 United Microelectronics Corp Manufacturing method of capacitors
JP3505465B2 (ja) 2000-03-28 2004-03-08 株式会社東芝 半導体装置及びその製造方法
US6342734B1 (en) * 2000-04-27 2002-01-29 Lsi Logic Corporation Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6885081B2 (en) * 2000-11-13 2005-04-26 Sharp Kabushiki Kaisha Semiconductor capacitor device having reduced voltage dependence
JP3586638B2 (ja) 2000-11-13 2004-11-10 シャープ株式会社 半導体容量装置
KR100387265B1 (ko) 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 커패시터 제조 방법
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
KR100531419B1 (ko) 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
JP4226804B2 (ja) * 2001-06-25 2009-02-18 株式会社東芝 半導体装置及びその製造方法
US6576526B2 (en) * 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
US6566148B2 (en) * 2001-08-13 2003-05-20 Sharp Laboratories Of America, Inc. Method of making a ferroelectric memory transistor
JP2003068987A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US6635498B2 (en) * 2001-12-20 2003-10-21 Texas Instruments Incorporated Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch
US6746914B2 (en) * 2002-05-07 2004-06-08 Chartered Semiconductor Manufacturing Ltd. Metal sandwich structure for MIM capacitor onto dual damascene
US6583491B1 (en) * 2002-05-09 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication having microelectronic capacitor structure fabricated therein
US6734079B2 (en) * 2002-06-13 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication having sidewall passivated microelectronic capacitor structure fabricated therein
US6916722B2 (en) * 2002-12-02 2005-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate high reliable metal capacitor within copper back-end process
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
KR100500444B1 (ko) * 2002-12-26 2005-07-12 삼성전자주식회사 금속전극들을 갖는 커패시터 제조방법
US6876027B2 (en) * 2003-04-10 2005-04-05 Taiwan Semiconductor Manufacturing Company Method of forming a metal-insulator-metal capacitor structure in a copper damascene process sequence
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210070533A (ko) * 2019-12-05 2021-06-15 고려대학교 산학협력단 비아 형성 방법, 이를 기반으로 하는 반도체 장치의 제조 방법 및 반도체 장치
KR102302563B1 (ko) 2019-12-05 2021-09-15 고려대학교 산학협력단 비아 형성 방법, 이를 기반으로 하는 반도체 장치의 제조 방법 및 반도체 장치

Also Published As

Publication number Publication date
KR20040079677A (ko) 2004-09-16
US20040180508A1 (en) 2004-09-16
US7285813B2 (en) 2007-10-23
US6989313B2 (en) 2006-01-24
US20060054995A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
KR100539198B1 (ko) 금속-절연체-금속 캐패시터 및 그 제조 방법
EP1022783B1 (en) Integrated circuit device having dual damascene capacitor
US6649464B2 (en) Method for manufacturing semiconductor device having capacitor and via contact
US6818551B2 (en) Methods of forming contact holes using multiple insulating layers
US7410892B2 (en) Methods of fabricating integrated circuit devices having self-aligned contact structures
US6620701B2 (en) Method of fabricating a metal-insulator-metal (MIM) capacitor
US6727542B2 (en) Semiconductor memory device and method for manufacturing the same
US6777305B2 (en) Method for fabricating semiconductor device
US7439130B2 (en) Semiconductor device with capacitor and method for fabricating the same
US6992346B2 (en) Integrated circuit devices with metal-insulator-metal capacitors
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
US5981334A (en) Method of fabricating DRAM capacitor
KR100572828B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
US7056787B2 (en) Method of manufacturing semiconductor device
US6030866A (en) Method of manufacturing a capacitor
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
US20050153518A1 (en) Method for forming capacitor using etching stopper film in semiconductor memory
US7560332B2 (en) Integrated circuit capacitor structure
US20070281434A1 (en) Capacitor of semiconductor device applying damascene process and method of fabricating the same
KR20000043821A (ko) 반도체 메모리 장치의 제조 방법
KR20010044903A (ko) 셀 영역과 코아/주변 영역간의 단차 방지 방법
KR100576514B1 (ko) 반도체 소자의 엠아이엠 캐패시터 제조방법
KR20040074769A (ko) 금속-절연체-금속 커패시터의 제조 방법
KR20050031214A (ko) 금속-절연체-금속 커패시터 및 그 제조 방법
KR20060056520A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030310

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050428

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051215

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051221

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091214

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201130

Start annual number: 16

End annual number: 16

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231001