KR100525438B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents
박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100525438B1 KR100525438B1 KR10-2002-0021958A KR20020021958A KR100525438B1 KR 100525438 B1 KR100525438 B1 KR 100525438B1 KR 20020021958 A KR20020021958 A KR 20020021958A KR 100525438 B1 KR100525438 B1 KR 100525438B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- layer
- silicon layer
- thin film
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 14
- 238000001994 activation Methods 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910001120 nichrome Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000004913 activation Effects 0.000 abstract description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 다결정 실리콘층의 하부에 발열 도전층을 형성하여 다결정 실리콘층의 활성화 불량을 방지할 수 있는 박막트랜지스터 및 그 제조방법에 관한 것으로, 기판 상에 발열 도전층을 형성하는 공정과, 상기 발열 도전층 상에 버퍼층을 형성하는 공정과, 상기 버퍼층 상에 다결정 실리콘층을 형성하는 공정과, 상기 다결정 실리콘층 상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 상기 다결정 실리콘층에 불순물 이온을 주입하여 불순물 영역을 형성함과 동시에 상기 발열 도전층에 전압을 인가하여 상기 다결정 실리콘층을 활성화하는 공정을 구비한 것이다.
Description
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 특히, 다결정 실리콘층의 하부에 발열 도전층을 형성하여 다결정 실리콘층의 활성화 불량을 방지할 수 있는 박막트랜지스터 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 특징 및 장점과 배치되는 면이 많이 있다. 따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 형성된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판 (TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고 제 2 유리 기판(칼라필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 실(seal)재에 의해 합착되고 상기 두 기판 사이에 액정이 형성된다.
상기와 같은 박막트랜지스터는 반도체 박막의 특성에 따라 비정질(Amorphous) 실리콘 타입과 다결정(Poly) 실리콘 타입으로 크게 나눌 수 있다.
상기 두 경우 모두 공정비용을 줄이고, 수율을 높이기 위해 공정에서의 노광 단계의 수를 줄이려는 노력이 이루어지고 있는데, 비정질 실리콘의 경우 낮은 온도에서 화학 기상 증착법(CVD: Chemical Vapor Deposition)을 이용하여 형성할 수 있으므로, 유리기판을 이용하는 액정표시장치의 특성상 유리한 점이 있다. 그러나 비정질 실리콘의 경우 캐리어의 이동도가 낮기 때문에 빠른 동작 특성을 요하는 구동회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다. 이러한 사실은 액정표시장치의 구동을 위한 IC를 별도로 제작하여 액정패널 주변부에 부착하여 사용해야 한다는 것을 의미하며, 구동모듈을 위한 공정이 증가하여 액정표시장치의 제작비용이 상승하게 된다.
한편, 다결정 실리콘층은 비정질 실리콘에 비해 캐리어의 이동도가 훨씬 크고 따라서 구동 회로용 IC를 제작하기 위해서도 사용할 수 있다. 그러므로, 다결정 실리콘층을 액정표시장치의 박막트랜지스터 형성을 위한 반도체 박막으로 사용할 경우, 일련의 공정을 통해 동일 유리기판에 화소전극을 위한 박막트랜지스터 소자와 구동 회로용 트랜지스터 소자를 함께 형성할 수 있다. 이는 액정표시장치 제작에서 모듈 공정의 비용을 절감하는 효과를 가져오며 동시에 액정표시장치의 소비전력을 낮출 수 있도록 한다.
상기와 같은 액정표시장치 뿐만 아니라 EL 표시장치에서도 박막트랜지스터가 이용되고 있다.
먼저, 액정표시장치에서, 비정질 실리콘 타입의 박막트랜지스터는, 300℃ 정도의 온도에서 제조할 수 있기 때문에 저가의 투광성 유리기판을 사용할 수 있다는 충분히 적용할 수 있는 n 형 TFT 의 이동도가 1cm2/Vs로 작고, 또한 p 형 박막트랜지스터에 대해서는 실용적인 이동도를 얻을 수 없으며, 이 때문에 주변회로에 적용할 수 없으므로 IC 칩을 기판 상에 실장하여 주변회로를 구성하고 있었다.
그러나, 다결정 실리콘층을 사용하는 경우, 기판에 다결정 실리콘층 박막을 형성하기 위해서는 먼저 비정질 실리콘 박막을 저온 CVD 공정을 통해 형성하고, 여기에 레이저 광선을 조사하는 등의 결정화를 위한 부가 공정이 필요하다.
또한 상기와 같은 액정표시장치 뿐만 아니라 EL 표시장치 또는 반도체 메모리 장치에서도 박막트랜지스터가 널리 이용되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 박막 트랜지스터 제조 방법을 설명하면 다음과 같다.
도 1a 내지 1f는 종래 기술에 따른 박막트랜지스터의 공정 단면도이다.
도 1a에 도시된 바와 같이, 세정된 기판(10) 상에 절연물질로써 산화 실리콘을 이용하여 버퍼층(11)을 형성하고, 상기 버퍼층 상에 저온 CVD 증착법을 이용하여 비정질 실리콘층(12)을 증착한다.
도 1b와 같이, 엑시머 레이저를 이용하여 상기 비정질 실리콘층(12)을 다결정 실리콘층(13)으로 결정화시킨다.
도 1c와 같이, 상기 결정화된 다결정 실리콘층(13)을 선택적으로 제거하여 박막트랜지스터의 활성층을 형성한다.
도 1d와 같이, 상기 다결정 실리콘층(13)을 포함한 기판에 게이트 절연막(14)을 형성하고, 상기 게이트 절연막(14)위에 금속층을 증착하고 선택적으로 상기 금속층과 게이트 절연막(14)을 제거하여 게이트 전극(15)을 형성한다.
도 1e와 같이, 상기 게이트 전극(15)을 마스크로 이용하여 상기 다결정 실리콘층(13)에 불순물(예를 들면; 인(Phosphorus)) 이온을 주입하여 불순물 영역(13a)을 형성한다.
이때, 상기 이온 주입법에 의해 도핑되는 불순물 영역(13a)은 상기 이온에 의해 손상을 받기 쉽고 상기 표면 및 벌크(Bulk)층의 다결정 실리콘층(13)이 비정질화 된다. 따라서, 상기 표면 및 벌크층의 안정화 및 결정화를 위해 엑시머 레이저 광 또는 열을 이용하여 활성화해야만 한다.
즉, 도 1f와 같이, 상기 이온 주입에 의해 n+로 도핑된 상기 불순물 영역(13a)의 이온주입 시 손상된 결정 구조를 보상하기 위해 엑시머 레이저를 이용하여 활성화하거나 기판에 열을 가하여 활성화시킨다.
그리고, 도면에는 도시되지 않았지만, 상기 게이트 전극(15)이 형성된 기판(10) 전면에 중간층을 형성하고, 상기 불순물 영역(13a)이 노출되도록 상기 중간층에 콘택홀(contact hole)을 형성하고, 상기 콘택홀을 통해 상기 불순물 영역(13a)에 전기적으로 연결되도록 소오스/드레인 전극을 형성한다.
그러나, 이와 같은 종래 기술의 박막트랜지스터의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 종래 기술의 박막트랜지스터 제조방법에 있어서, 엑시머 레이저광을 이용하여 활성화 공정을 진행할 경우, 상기 게이트 전극이 매우 작은 크기로 형성되고 단차를 갖고 있기 때문에 상기 게이트 전극의 모서리 부분에서 상기 엑시머 레이저광의 회절 현상이 발생하고 이로 인하여 상기 게이트 전극의 양측에서는 엑시머 레이저광의 강도가 약해짐에 따라 상기 게이트 전극 양측의 상기 다결정 실리콘층은 균일하게 활성화되지 않는다.
둘째, 종래 기술의 박막트랜지스터 제조방법은 활성화 공정 시 엑시머 레이저광을 이용할 경우, 상기 다결정 실리콘층에 대하여 일정 크기 이상의 높은 강도와 일정 시간동안 상기 엑시머 레이저광에 노출시켜야 하므로 높은 전력 및 많은 시간을 요하기 때문에 생산성이 떨어진다.
셋째, 종래 기술의 박막트랜지스터 제조방법에 있어서, 고열을 이용하여 활성화할 경우, 기판이 유리로 형성되었기 때문에 기판의 변형 및 쪼그라듦 현상을 방지하기 위해서 온도의 제한을 받게되고, 더불어 공정 시간이 길어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 상기 다결정 실리콘층의 활성화를 이온 주입과 동시에 실시할 수 있도록 하기 위해 기판 상에 발열 도전층을 구비한 박막트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터는, 기판 상에서 형성된 발열 도전층과, 상기 발열 도전층 상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 다결정 실리콘층과, 상기 다결정 실리콘층 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 전극과, 상기 게이트 전극 양측의 상기 다결정 실리콘층에 형성된 불순물 영역을 포함하여 구성됨에 그 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터의 제조 방법은, 기판 상에 발열 도전층을 형성하는 공정과, 상기 발열 도전층 상에 버퍼층을 형성하는 공정과, 상기 버퍼층 상에 비정질 실리콘을 증착하는 공정과, 상기 비정질 실리콘을 다결정 실리콘층으로 결정화하고 패터닝하는 공정과, 상기 다결정 실리콘층을 포함하는 기판 전면에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 상기 다결정 실리콘층에 불순물을 이온주입하고 상기 발열 도전층에 전압을 인가하여 상기 다결정 실리콘층을 활성화하는 공정과, 상기 게이트 전극이 형성된 기판 전면에 중간층을 형성하는 공정과, 상기 불순물 영역에 콘택홀을 형성하고 소오스/드레인 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 박막트랜지스터는 기판 상에 발열 도전층을 형성함으로써 비정질 실리콘을 용이하게 결정화할 수 있고, 불순물 영역 형성 시 불순물 이온 주입과 동시에 활성화할 수 있기 때문에 소자의 안정화뿐만 아니라 제조 공정을 단순화시키고 제조 비용을 절감할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 박막 트랜지스터 및 그 제조 방법을 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 박막트랜지스터의 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 박막트랜지스터는 기판(100)의 온도를 상승시키기 위해 상기 기판(100) 상에서 일정한 저항을 갖는 금속으로 형성된 발열 도전층(101)과, 상기 발열 도전층(101)을 절연하기 위해 상기 발열 도전층(101)상에 형성된 실리콘 산화막 등의 버퍼층(102)과, 상기 버퍼층(102) 상에 형성된 다결정 실리콘층(103)과, 상기 다결정 실리콘층(103) 상에 형성된 게이트 절연막(104) 및 게이트 전극(105)과, 상기 게이트 전극(105) 양측의 다결정 실리콘층(103)에 형성되는 불순물 영역(103a)과, 상기 불순물 영역(103a)에 콘택홀(110)을 갖고 상기 게이트 전극(105)을 포함한 기판(100)에 형성된 중간층(106)과, 상기 중간층(106) 상에서 콘택홀(110)을 통하여 상기 불순물 영역(103a)과 전기적으로 연결되도록 형성된 소오스/드레인 전극(107a,107b)을 구비하여 구성된다.
이와 같은 구성을 갖는 본 발명에 따른 박막트랜지스터 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명 제 1 실시예에 따른 박막트랜지스터의 공정 단면도이다.
도 3a와 같이, 기판(100) 상에 일정한 저항을 갖는 금속을 증착하여 발열 도전층(101)을 형성하고, 상기 발열 도전층(101) 상에 절연 물질로써 산화 실리콘을 이용하여 버퍼층(102)을 형성하며, 상기 버퍼층(102) 상에 저온 증착법을 이용하여 비정질 실리콘층(112)을 증착한다.
여기서, 상기 발열 도전층(101)으로는 일정한 저항을 갖는 ITO(Indium Tin Oxide), 니켈, 크롬, 플라듐 또는 니크롬의 단일 금속과 이들의 합금으로 형성한다.
도 3b와 같이, 상기 비정질 실리콘층(112)을 엑시머 레이저광(113)에 노광시켜 상기 비정질 실리콘층(112)을 다결정 실리콘층(103)으로 결정화시킨다.
이때, 상기 엑시머 레이저광(113)을 이용하여 상기 비정질 실리콘층(112)을 결정화시키기 전에 미리 막 내의 수소를 이탈시키는 열처리 공정을 추가할 수도 있고, 상기 다결정 실리콘층(103)으로 결정화할 시에, 상기 엑시머 레이저광(113)을 조사함과 동시에 상기 발열 도전층(101)에 전압을 인가하여 상기 비정질 실리콘층(112)에 열을 가열함으로써 상기 비정질 실리콘층(112)을 용이하게 다결정 실리콘층(103)으로 결정화시킬 수 있다.
도 3c와 같이, 사진석판술(Photo lithography) 및 식각(etch) 공정으로 상기 다결정 실리콘층(103)을 패터닝하여 박막트랜지스터의 반도체층을 형성한다.
도 3d와 같이, 상기 다결정 실리콘층(103)을 포함하는 기판(100)에 게이트 절연막(104)과 금속층을 증착하고 사진석판술 및 식각 공정으로 패터닝하여 상기 다결정 실리콘층(103)의 중앙에 게이트 전극(105)을 형성한다.
도 3e와 같이, 상기 게이트 전극(105)을 마스크로 이용하여 상기 게이트 전극(105) 양측의 상기 다결정 실리콘층(103)에 불순물 이온을 주입하여 불순물 영역(103a)을 형성함과 동시에 상기 발열 도전층(101)에 전압을 인가함으로써, 줄열을 이용한 가열을 통하여 상기 불순물 영역(103a)을 포함한 상기 다결정 실리콘층을 활성화한다.
이 때, 상기 불순물 이온은 n형 또는 P형의 불순물 이온을 주입하고, n형 불순물 이온으로는 인(Phosphorus)을 이용하며, 상기 발열 도전층(101)에 인가되는 전압을 조절하여 200℃ 이상으로 가열함으로써 상기 이온주입과 동시에 활성화를 이룰 수 있다. 뿐만 아니라, 이와 동시에 엑시머 레이저광을 조사를 병행하면 활성화를 더욱 향상시킬 수 있다.
즉, 상기 이온 주입법에 의해 도핑되는 불순물 영역(103a)을 포함한 다결정 실리콘층(103)은 상기 이온에 의해 비정질화 될 수 있지만, 상기 발열 도전층(101)을 이용하여 200℃ 이상의 온도를 만들어 줌으로써 상기 이온 주입 시 손상된 결정 구조를 쉽게 보상할 수 있어 활성화 불량을 방지할 수 있다.
도 3f와 같이, 상기 게이트 전극(105)이 형성된 기판(100)에 중간층(106)을 형성하고, 상기 불순물 영역(103a)이 노출되도록 콘택홀(110)을 형성하고, 상기 콘택홀(110)을 통해 상기 불순물 영역(103a)과 전기적으로 연결되도록 소오스/드레인 전극(107a,107b)을 형성한다.
한편, 본 발명 제 2 실시예의 박막트랜지스터의 제조 방법은 다음과 같다.
도 4a 내지 4f는 본 발명 제 2 실시예에 따른 CMOS 박막트랜지스터의 공정 단면도이다.
도 4a와 같이, 기판(100) 상에 일정한 저항을 갖는 금속을 증착하여 발열 도전층(101)을 형성하고, 상기 발열 도전층(101) 상에 절연 물질로써 산화 실리콘을 이용하여 버퍼층(102)을 형성하며, 상기 버퍼층(102) 상에 저온 증착법을 이용하여 비정질 실리콘층(112)을 증착한다.
여기서, 상기 발열 도전층(101)으로는 일정한 저항을 갖는 ITO(Indium Tin Oxide), 니켈, 크롬, 플라듐 또는 니크롬의 단일 금속과 이들의 합금으로 형성한다.
도 4b와 같이, 상기 비정질 실리콘층(112)을 엑시머 레이저광(113)에 노광시켜 상기 비정질 실리콘층(112)을 다결정 실리콘층(103)으로 결정화시킨다.
이때, 상기 엑시머 레이저광(113)을 이용하여 상기 비정질 실리콘층(112)을 결정화시키기 전에 미리 막 내의 수소를 이탈시키는 열처리 공정을 추가할 수도 있고, 상기 다결정 실리콘층(103)으로 결정화할 시에, 상기 엑시머 레이저광(113)을 조사함과 동시에 상기 발열 도전층(101)에 전압을 인가하여 상기 비정질 실리콘층(112)에 열을 가열함으로써 상기 비정질 실리콘층(112)을 용이하게 다결정 실리콘층(103)으로 결정화시킬 수 있다.
도 4c와 같이, 사진석판술(Photo lithography) 및 식각(etch) 공정으로 상기 다결정 실리콘층(103)을 패터닝하여 N형 박막트랜지스터 및 P형 박막트랜지스터의 반도체층을 각각 형성한다.
도 4d와 같이, 상기 각 다결정 실리콘층(103)을 포함하는 기판(100)에 게이트 절연막(104)과 금속층을 증착하고 사진석판술 및 식각 공정으로 패터닝하여 상기 각 다결정 실리콘층(103)의 중앙에 게이트 전극(105)을 형성한다.
도 4e와 같이, 전면에 제 1 감광막(108)을 증착하고 P형 박막트랜지스터 형성 영역에만 남도록 노광 및 현상하고, 상기 게이트 전극(105)을 마스크로 이용하여 상기 게이트 전극(105) 양측의 상기 다결정 실리콘층(103)에 N형 불순물 이온(인, Phosphorus)을 주입하여 N형 불순물 영역(103a)을 형성함과 동시에 상기 발열 도전층(101)에 전압을 인가함으로써, 줄열을 이용한 가열을 통하여 상기 불순물 영역(103a)을 포함한 상기 다결정 실리콘층을 활성화한다.
이 때, 상기 발열 도전층(101)에 인가되는 전압을 조절하여 200℃ 이상으로 가열함으로써 상기 이온주입과 동시에 활성화를 이룰 수 있다. 뿐만 아니라, 이와 동시에 엑시머 레이저광을 조사를 병행하면 활성화를 더욱 향상시킬 수 있다.
도 4f와 같이, 상기 제 1 감광막(108)을 제거하고, 전면에 제 2 감광막(108)을 증착하고 N형 박막트랜지스터 형성 영역에만 남도록 노광 및 현상한 후, 상기 게이트 전극(105)을 마스크로 이용하여 상기 게이트 전극(105) 양측의 상기 다결정 실리콘층(103)에 P형 불순물 이온(보론, Boron)을 주입하여 P형 불순물 영역(103b)을 형성함과 동시에 상기 발열 도전층(101)에 전압을 인가함으로써, 줄열을 이용한 가열을 통하여 상기 불순물 영역(103b)을 포함한 상기 다결정 실리콘층을 활성화한다.
도 4g와 같이, 상기 게이트 전극(105)이 형성된 기판(100)에 중간층(106)을 형성하고, 상기 각 불순물 영역(103a, 103b)이 노출되도록 콘택홀(110)을 형성하고, 상기 콘택홀(110)을 통해 상기 각 불순물 영역(103a, 103b)과 전기적으로 연결되도록 각각 소오스/드레인 전극(107a,107b)을 형성한다.
이상에서 설명한 바와 같은 본 발명의 박막트랜지스터 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.
즉, 반도체층 하측에 발열 도전층을 형성하고 상기 발열 도전층에 전압을 인가하여 반도체층을 가열하므로 비정질 실리콘을 다결정 실리콘으로 용이하게 결정화 할 수 있을 뿐만 아니라, 상기 다결정 실리콘층에 불순물 영역 형성 시 활성화를 용이하게 할 수 있다.
따라서, 박막트랜지스터 제조 공정을 단축할 수 있을 뿐만 아니라, 제조 비용을 절감할 수 있다.
도 1a 내지 1f는 종래의 박막트랜지스터 공정 단면도.
도 2는 본 발명에 따른 박막트랜지스터의 단면도.
도 3a 내지 3f는 본 발명 제 1 실시예에 따른 박막트랜지스터의 공정 단면도
도 4a 내지 4g는 본 발명 제 2 실시예에 따른 박막트랜지스터의 공정 단면도
도면의 주요부분에 대한 부호의 설명
100 : 기판 101 : 발열 도전층
102 : 버퍼층 103 : 다결정 실리콘층
103a,103b : 불순물 영역 104 : 게이트 절연막
105 : 게이트 전극 106 : 중간층
107a : 소오스 전극 107b : 드레인 전극
108 : 제 1 및 제 2 감광막 110 : 콘택홀
112 : 비정질 실리콘 113 : 엑시머 레이저광
114,115 : 불순물 이온
Claims (8)
- 기판 상에서 형성된 발열 도전층과,상기 발열 도전층 상에 형성된 버퍼층과,상기 버퍼층 상에 형성된 다결정 실리콘층과,상기 다결정 실리콘층 상에 형성된 게이트 절연막과,상기 게이트 절연막 상에 형성된 게이트 전극과,상기 게이트 전극 양측의 상기 다결정 실리콘층에 형성된 불순물 영역과,상기 불순물 영역 상에 콘택 홀을 갖고 기판의 전면에 형성된 중간층과,상기 콘택 홀을 통해 상기 불순물 영역에 연결되도록 형성된 소오스/드레인 전극을 포함하여 이루어지며,상기 불순물 영역은 상기 게이트 전극 양측의 상기 다결정 실리콘층에 불순물 이온을 주입함과 동시에 상기 발열 도전층에 전압을 인가하여 상기 다결정 실리콘층을 활성화하는 공정을 통해 형성되는 것은 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 발열 도전층은 ITO, 니켈, 크롬, 플라듐, 니크롬 및 이들의 합금 중에 적어도 하나로 형성됨을 특징으로 하는 박막트랜지스터.
- 기판 상에 발열 도전층을 형성하는 공정과,상기 발열 도전층 상에 버퍼층을 형성하는 공정과,상기 버퍼층 상에 다결정 실리콘층을 형성하는 공정과,상기 다결정 실리콘층 상에 게이트 전극을 형성하는 공정과,상기 게이트 전극 양측의 상기 다결정 실리콘층에 불순물 이온을 주입하여 불순물 영역을 형성함과 동시에 상기 발열 도전층에 전압을 인가하여 상기 다결정 실리콘층을 활성화하는 공정과,상기 불순물 영역에 소오스/드레인 전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 3 항에 있어서,상기 다결정 실리콘층을 형성하는 공정은,상기 버퍼층 상에 비정질 실리콘을 증착하는 공정과,상기 비정질 실리콘에 레이저를 조사하여 다결정 실리콘층으로 결정화하는 공정과,상기 다결정 실리콘을 패터닝하는 공정을 포함하여 이루어짐을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 4 항에 있어서,상기 결정화 공정 시, 상기 발열 도전층에 전압을 인가하여 상기 비정질 실리콘층을 가열하는 공정을 더 추가함을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 3 항에 있어서,상기 발열 도전층은 ITO, 니켈, 크롬, 플라듐, 니크롬 및 이들의 합금 중에 적어도 하나로 형성함을 특징으로 하는 박막트랜지스터.
- 제 3 항에 있어서,상기 활성화 공정 시, 상기 발열 도전층에 전압을 인가하여 상기 다결정 실리콘을 200도 이상으로 가열함을 특징으로 하는 박막트랜지스터 제조방법.
- 제 3 항에 있어서,상기 활성화 공정 시, 레이저를 상기 다결정 실리콘에 조사하는 공정을 더 추가함을 특징으로 하는 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0021958A KR100525438B1 (ko) | 2002-04-22 | 2002-04-22 | 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0021958A KR100525438B1 (ko) | 2002-04-22 | 2002-04-22 | 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030083786A KR20030083786A (ko) | 2003-11-01 |
| KR100525438B1 true KR100525438B1 (ko) | 2005-11-02 |
Family
ID=32379948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0021958A Expired - Fee Related KR100525438B1 (ko) | 2002-04-22 | 2002-04-22 | 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100525438B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593267B1 (ko) * | 2004-03-24 | 2006-07-13 | 네오폴리((주)) | 결정질 실리콘 박막트랜지스터의 제조 방법 |
| KR100718960B1 (ko) * | 2005-07-14 | 2007-05-16 | 엘지전자 주식회사 | 유기 박막 트랜지스터 및 이의 제조방법 |
| KR100763912B1 (ko) * | 2006-04-17 | 2007-10-05 | 삼성전자주식회사 | 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291034A (ja) * | 1993-03-31 | 1994-10-18 | Sony Corp | 薄膜の熱処理方法 |
| KR19990026441A (ko) * | 1997-09-24 | 1999-04-15 | 윤종용 | 비정질 실리콘을 폴리실리콘으로 결정화하는 방법 |
| JPH11261073A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 半導体素子および、その加熱方法 |
| KR20000018565A (ko) * | 1998-09-03 | 2000-04-06 | 최덕균 | 비정질 실리콘 박막을 결정화하는 방법과이를 이용한 다결정실리콘 박막트랜지스터 제조방법 |
| KR20000031708A (ko) * | 1998-11-09 | 2000-06-05 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용한 액정표시장치 제조방법 |
| KR20000041015A (ko) * | 1998-12-21 | 2000-07-15 | 구본준 | 실리콘 박막을 결정화하는 방법 |
| KR20010067335A (ko) * | 1999-10-19 | 2001-07-12 | 다카노 야스아키 | 반도체 장치의 제조 방법 |
-
2002
- 2002-04-22 KR KR10-2002-0021958A patent/KR100525438B1/ko not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291034A (ja) * | 1993-03-31 | 1994-10-18 | Sony Corp | 薄膜の熱処理方法 |
| KR19990026441A (ko) * | 1997-09-24 | 1999-04-15 | 윤종용 | 비정질 실리콘을 폴리실리콘으로 결정화하는 방법 |
| JPH11261073A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 半導体素子および、その加熱方法 |
| KR20000018565A (ko) * | 1998-09-03 | 2000-04-06 | 최덕균 | 비정질 실리콘 박막을 결정화하는 방법과이를 이용한 다결정실리콘 박막트랜지스터 제조방법 |
| KR20000031708A (ko) * | 1998-11-09 | 2000-06-05 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용한 액정표시장치 제조방법 |
| KR20000041015A (ko) * | 1998-12-21 | 2000-07-15 | 구본준 | 실리콘 박막을 결정화하는 방법 |
| KR20010067335A (ko) * | 1999-10-19 | 2001-07-12 | 다카노 야스아키 | 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030083786A (ko) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999271B2 (ja) | 表示装置 | |
| US6939750B2 (en) | Thin film transistor device and method of manufacturing the same | |
| US8049830B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20000028785A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법 | |
| EP3485513B1 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| US6956237B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| US6876406B2 (en) | Structure for preventing disconnection in liquid crystal display device and manufacturing method thereof | |
| CN1637474B (zh) | 液晶显示器件及其制造方法 | |
| KR20020071660A (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| KR100525438B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US20070051954A1 (en) | TFT array substrate of TFT LCD having large storage capcitor and method for manufacturing same | |
| KR20040032401A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR20120053770A (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| KR100556347B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| KR20040045113A (ko) | 액정표시장치 및 그 제조 방법 | |
| JP3000177B2 (ja) | 表示装置 | |
| KR19980072230A (ko) | 박막트랜지스터 제조방법 | |
| KR20040051006A (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한박막트랜지스터의 형성방법 | |
| KR0163901B1 (ko) | 이온 샤워 도핑방법 및 그 구조 | |
| JP4064298B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020422 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041122 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20050531 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20041122 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20050630 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20050531 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20050905 Appeal identifier: 2005101004287 Request date: 20050630 |
|
| PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20050630 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20050630 Patent event code: PB09011R01I Comment text: Amendment to Specification, etc. Patent event date: 20050121 Patent event code: PB09011R02I |
|
| B701 | Decision to grant | ||
| PB0701 | Decision of registration after re-examination before a trial |
Patent event date: 20050905 Comment text: Decision to Grant Registration Patent event code: PB07012S01D Patent event date: 20050809 Comment text: Transfer of Trial File for Re-examination before a Trial Patent event code: PB07011S01I |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20051025 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20051026 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20081001 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090922 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100929 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110915 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120928 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130930 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140918 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150930 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180917 Start annual number: 14 End annual number: 14 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20210805 |