[go: up one dir, main page]

KR100525300B1 - 소자분리막 형성 방법 - Google Patents

소자분리막 형성 방법 Download PDF

Info

Publication number
KR100525300B1
KR100525300B1 KR10-2003-0095629A KR20030095629A KR100525300B1 KR 100525300 B1 KR100525300 B1 KR 100525300B1 KR 20030095629 A KR20030095629 A KR 20030095629A KR 100525300 B1 KR100525300 B1 KR 100525300B1
Authority
KR
South Korea
Prior art keywords
substrate
etching
insulating film
hard mask
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0095629A
Other languages
English (en)
Other versions
KR20050064273A (ko
Inventor
임데레사
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0095629A priority Critical patent/KR100525300B1/ko
Priority to US11/021,803 priority patent/US6974756B2/en
Publication of KR20050064273A publication Critical patent/KR20050064273A/ko
Application granted granted Critical
Publication of KR100525300B1 publication Critical patent/KR100525300B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자분리막을 형성할 때 사용되는 하드 마스크의 상부에 잔존하는 절연막이 하드 마스크의 제거를 방해하는 문제를 해결하기 위해 잔존할 수 있는 절연막을 먼저 식각하여 제거하는 소자분리막 형성에 관한 것이다.
발명의 소자분리막 형성 방법은 하드 마스크 및 절연막이 형성된 기판을 평탄화하는 단계; 상기 기판의 가장자리 부분의 절연막을 단일 습식 식각 장치를 이용하여 선택적으로 식각하는 단계; 및 상기 기판의 중심부에서 메인 식각을 실시하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 소자분리막 형성 방법은 평탄화 공정 이후에 단일 습식 식각 장치를 이용하여 기판의 가장자리 부분의 절연막을 선택적으로 식각함으로써 상기 절연막으로 인해 하드 마스크를 식각할 때, 하드 마스크가 식각되지 않는 문제점을 방지하는 효과가 있다.

Description

소자분리막 형성 방법{Method for forming shallow trench isolation}
본 발명은 소자분리막 형성 방법에 관한 것으로, 보다 자세하게는 평탄화 공정 이후에 기판의 가장자리 부분에 잔존하는 절연막을 제거하고, 절연막 하부의 하드 마스크를 제거하는 평탄화 방법에 관한 것이다.
반도체 장치가 점차 고집적화 및 고밀도화됨에 따라 반도체 장치에 사용되는 트랜지스터의 크기(size) 또한 스케일 다운(scale down)이 가속화되고 있는 실정이다. 이러한 스케일 다운된 반도체 장치의 트랜지스터는 채널 길이가 줄어들고 펀치쓰루(Punch through)와 같은 개별 단자끼리의 단락(short)이 심각한 문제로 대두되고 있다.
최근, 반도체 제조의 소자분리 공정에서는 이러한 문제를 해결하기 위하여 종래의 국부적 산화에 의한 소자분리막 형성방법(LOCOS) 및 선택적 폴리실리콘 산화에 의한 소자분리막 형성방법(SEPOX: Selective Polysilicon Oxidation)에서 문제되었던 버즈 비크(Bird'sbeak)와 소자분리막간의 펀치쓰루를 해결하기 위하여 얕은 트렌치를 사용한 소자분리막 형성방법(Shallow Trench Isolation, 이하 STI)이 도입되었다.
도 1a 내지 도 1e를 통해 STI를 이용한 소자분리 기술을 간략하게 설명하면 다음과 같다.
도 1a를 참조하면, 반도체 기판(11)이 제공되고, 상기 반도체 기판(11) 상부에 패드산화막(12) 및 패드질화막(13)을 순차적으로 형성한다. 이어서, 전체 구조 상부에 포토레지스트(photoresist)를 도포하고, 포토마스크(photo mask)를 이용한 노광공정을 진행하여 상기 포토레지스트를 소정 형태로 식각하여 포토레지스트 패턴(Pattern)을 형성한다. 그런 다음, 상기 포토레지스트 패턴을 마스크로 이용한 식각공정을 진행하여 STI가 형성될 부분의 패드질화막(13)을 식각한 후, 상기 포토레지스트 패턴은 스트립공정에 의해 제거된다. 연속해서, 상기 패드질화막(13)을 트렌치 마스크로 이용한 식각공정을 진행하여 패드산화막(12)을 식각한 후, 상기 반도체 기판(11)을 원하는 깊이까지 식각하여 트렌치(14)가 형성된다.
도 1b를 참조하면, 상기 트렌치(14)는 상기 식각공정에 의해 식각된 에지(edge) 부위가 뾰족하게 각이 생기게 됨에 따라 이후 게이트전극에 가해진 전압이 집중되게 된다. 이를 완화시키기 위해 상기 트렌치(14)를 고온에서 열처리공정을 진행하여 상기 트렌치(14)의 내부면에 열산화막(15)을 200Å의 두께로 형성시켜 그 부분을 완만하게 형성한다.
도 1c 및 도 1d를 참조하면, 상기 트렌치(14)를 매립하도록 산화막(16)을 형성한 후, 전체 구조 상부에 CMP 공정을 이용한 평탄화 공정을 진행하여 상부 표면을 평탄화시키고, 잔재하는 패드질화막(13) 및 패드산화막(12)을 제거하여 단위 소자격리가 가능하도록 소자분리막(16a)이 형성된다.
그러나, 상기와 같은 종래의 STI 형성 방법에 의해서는 도 2a에서 보는 바와 같이 STI 형성시 가장자리 쪽의 STI의 CD(Critical Dimension, 이하 CD) 및 깊이가 작아지는 식각 특성이 있다. 또한, STI의 트렌치 충진시 절연막의 두께가 기판의 중심(21)보다 가장자리(22) 부위가 더 평탄함에 따라, 도 2b에서 보는 바와 같이 평탄화 공정시의 식각율이 낮아져서 하드 마스크 위에 절연막(23)이 남는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 단일 습식 식각 장치를 사용하여 기판 가장자리의 절연막을 습식 식각함으로써 하드 마스크가 식각되지 않는 문제점을 해결할 수 있도록 하는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 하드하드 마스크 및 절연막이 형성된 기판을 평탄화하는 단계; 상기 기판의 가장자리 부분의 절연막을 단일 습식 식각 장치를 이용하여 선택적으로 식각하는 단계; 및 상기 기판의 중심부에서 메인 식각을 실시하는 단계를 포함하여 이루어진 소자분리막 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
기판상에 STI를 형성하기 위해 하드 마스크를 형성하고, 상기 하드 마스크를 이용하여 기판을 식각하여 트렌치를 형성한 후 절연막을 상기 트렌치에 충진함으로써 STI를 형성한다. 이 때 상기 하드 마스크는 일반적으로 질화막을 사용하고, STI의 트렌치를 충진하는 절연막은 산화막을 이용한다.
상기 STI의 트렌치를 충진한 후 평탄화 공정시, 식각 특성과 패턴의 밀도에 따라 기판 가장자리 부위의 식각율(Remove Rate)이 떨어져 하드 마스크 상부에 절연막이 남는 경우가 발생하는데, 이 잔여 절연막은 하드 마스크 제거 공정인 습식 식각시 하드 마스크의 식각을 방해한다.
하드 마스크 식각시에 잔존하는 절연막을 제거하기 위해 보통 불산(HF) 처리는 해 주는데, 이때 가장 자리 부위만 균일하게 과도 식각(Over Etch) 시킴으로써, 평탄화 공정 후의 가장자리 부위에 잔존하는 절연막을 제거한다.
도 3a 내지 도 3b는 본 발명에 의한 STI 형성 방법 중에서 잔여 절연막을 제거하는 방법에 관한 것이다.
먼저, 도 3a는 기판의 가장자리 부위를 습식 식각하는 단계이다. 도에서 보는 바와 같이 평탄화가 이루어진 기판을 단일 습식 식각 장치에 로딩하여 기판을 고속으로 회전(31)시키면서 상기 기판의 가장자리 부분(32)을 단일 습식 식각 장치를 이용하여 식각 용액을 분사(33a)하여 절연막을 선택적으로 식각함으로써 균일하게 과도 식각한다. 상기 절연막은 일반적으로 산화막을 사용하므로 식각 용액은 불산이 바람직하다.
다음, 도 3b는 상기 기판의 중심부에서 메인 식각을 실시하는 단계이다. 도에서 보는 바와 같이 가장자리 부위의 절연막을 과도 식각으로 식각한 후, 메인 공정으로 중심부(34)에서 식각 용액을 분사(33b)하여 고속으로 회전하는 기판을 식각한다. 따라서 가장자리가 균일하게 과도 식각되어 평탄화 공정 후의 잔여 산화막이 제거 되어 진다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 소자분리막 형성 방법은 기판의 가장자리를 단일 습식 식각 장치를 이용하여 잔여하는 절연막을 식각함으로써 절연막의 하부에 위치한 하드 마스크가 식각되지 않는 것을 방지하는 효과가 있다.
도 1a 내지 도 1d은 종래기술에 의한 STI 형성 방법의 단면도.
도 2a 내지 도 2b는 종래기술에 의한 문제점을 나타내는 단면도.
도 3a 내지 도 3b는 본 발명에 의한 STI 형성시 산화막을 제거하는 방법을 나타내는 구성도.

Claims (4)

  1. 소자분리막 형성 방법에 있어서,
    하드 마스크 및 절연막이 형성된 기판을 평탄화하는 단계;
    상기 기판의 가장자리 부분의 절연막을 단일 습식 식각 장치를 이용하여 선택적으로 식각하는 단계; 및
    상기 기판의 중심부에서 메인 식각을 실시하는 단계
    를 포함하여 이루어짐을 특징으로 하는 소자분리막 형성 방법.
  2. 제 1항에 있어서,
    상기 절연막은 산화막임을 특징으로 하는 소자분리막 형성 방법.
  3. 제 1항에 있어서,
    상기 절연막이 형성된 기판은 STI가 형성된 기판임을 특징으로 하는 소자분리막 형성 방법.
  4. 제 1항에 있어서,
    상기 절연막을 선택적으로 식각하는 단계는 불산을 이용하여 기판의 가장자리 부위를 과도 식각하는 것을 특징으로 하는 소자분리막 형성 방법.
KR10-2003-0095629A 2003-12-23 2003-12-23 소자분리막 형성 방법 Expired - Fee Related KR100525300B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0095629A KR100525300B1 (ko) 2003-12-23 2003-12-23 소자분리막 형성 방법
US11/021,803 US6974756B2 (en) 2003-12-23 2004-12-23 Methods of forming shallow trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0095629A KR100525300B1 (ko) 2003-12-23 2003-12-23 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050064273A KR20050064273A (ko) 2005-06-29
KR100525300B1 true KR100525300B1 (ko) 2005-11-02

Family

ID=34675976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0095629A Expired - Fee Related KR100525300B1 (ko) 2003-12-23 2003-12-23 소자분리막 형성 방법

Country Status (2)

Country Link
US (1) US6974756B2 (ko)
KR (1) KR100525300B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8691690B2 (en) 2010-09-13 2014-04-08 International Business Machines Corporation Contact formation method incorporating preventative etch step reducing interlayer dielectric material flake defects
CN103199052A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 浅沟槽隔离结构的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930010987B1 (ko) * 1990-12-22 1993-11-18 삼성전자 주식회사 반도체 장치의 소자분리방법
KR960011861B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체장치의 소자 분리 방법
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
US5783097A (en) * 1997-06-09 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Process to avoid dielectric damage at the flat edge of the water
DE19805525C2 (de) * 1998-02-11 2002-06-13 Sez Semiconduct Equip Zubehoer Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen
US6100162A (en) * 1999-05-14 2000-08-08 Micron Technology, Inc. Method of forming a circuitry isolation region within a semiconductive wafer
US6764920B1 (en) * 2002-04-19 2004-07-20 Advanced Micro Devices, Inc. Method for reducing shallow trench isolation edge thinning on tunnel oxides using partial nitride strip and small bird's beak formation for high performance flash memory devices
US6777336B2 (en) * 2002-04-29 2004-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation structure
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling

Also Published As

Publication number Publication date
KR20050064273A (ko) 2005-06-29
US20050136614A1 (en) 2005-06-23
US6974756B2 (en) 2005-12-13

Similar Documents

Publication Publication Date Title
US6107140A (en) Method of patterning gate electrode conductor with ultra-thin gate oxide
KR100674896B1 (ko) 반도체 집적회로의 트렌치 소자 분리 방법
JP2000323564A (ja) 半導体装置の製造方法
KR100525300B1 (ko) 소자분리막 형성 방법
KR100845103B1 (ko) 반도체소자의 제조방법
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
KR19990086523A (ko) 반도체 소자 제조방법
KR100934050B1 (ko) 반도체 소자의 제조방법 및 구조
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100566305B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
JP3053009B2 (ja) 半導体装置の製造方法
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR100713327B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR20010110007A (ko) 반도체소자의 트렌치 소자분리 방법
KR100750047B1 (ko) 반도체 장치의 소자분리막의 형성 방법
KR100261867B1 (ko) 모스 트랜지스터의 게이트 전극 및 그 형성 방법
KR100575080B1 (ko) 소자 분리막 형성 방법
KR100520177B1 (ko) 반도체소자의 소자분리막 형성방법
KR20100011491A (ko) 반도체 소자의 제조 방법
KR19990013335A (ko) 반도체 소자와 반도체 소자 제조 방법
KR20020003031A (ko) 반도체소자의 소자분리막 형성 방법
KR20030002724A (ko) 반도체 소자의 소자분리막 제조 방법
KR20030077303A (ko) 반도체 소자의 소자분리막 형성방법
KR20030075351A (ko) 반도체 장치의 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031223

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20050307

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050725

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051025

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051026

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080930

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090925

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100915

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20110920

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20130909