KR100521313B1 - 반도체메모리장치의불량셀테스트방법 - Google Patents

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 불량 데이터들이 저장된 셀들을 테스트하는 방법에 관한 것으로서, 적어도 두 개 이상의 워드 라인들을 포함하는 n개의 메모리 블록들을 구비하고, 전기적으로 프로그램 동작이 가능한 반도체 메모리 장치의 불량 데이터 테스트 방법에 있어서, 상기 각 메모리 블록 내의 x번째 워드 라인들에 프로그램 전압을 동시에 인가하고, 그 외의 워드 라인들에는 패스 전압을 인가하는 것을 특징으로 한다. 이와 같은 방법에 의해서, 프로그램 동작시 불량 데이터들을 보다 빠른 시간 안에 테스트할 수 있음과 동시에 테스트의 신뢰성을 향상시킬 수 있다.

Description

반도체 메모리 장치의 불량셀 테스트 방법{disturbance cell testing method of semiconductor memory device}

본 발명은 낸드셀 구조를 갖는 플래시 메모리 장치에 관한 것으로서, 더 구체적으로는 프로그램 모드시 불량셀을 테스트하는 방법에 관한 것이다.

반도체 메모리 장치는 프로그램 모드(program mode), 소거 모드(erase mode), 독출 모드(read mode)로 동작이 이루어지고, 프로그램의 경우에는 워드 라인 방향으로 배열된 복수 개의 셀들을 포함하는 페이지(page)를 기본 단위로 동작이 수행된다. 이는 부분적인 페이지의 프로그램(partial page program)이 가능하고, 바이트 기입(byte write)을 기본 개념으로 1바이트(1 byte)에서 256 바이트까지의 한 페이지를 여러 부분으로 나누어 하는 프로그램도 가능하다. 상기와 같이 바이트를 나누어 프로그램 한다고 할 때, 프로그램되는 워드 라인에 인가되는 전압(Vpgm)과 프로그램되지 않는 워드 라인에 인가되는 전압(Vpass)에 의해 스트레스(stress)를 받아 원치 않는 셀의 상태가 뒤바뀌는 경우가 발생되는데, 이를 간섭(interference)에 의한 데이터 불량(data disturbance)라고 한다. 일반적으로 반도체 제조 업체에서는 데이터북(data book)에 연속적으로 부분 페이지 프로그램을 수행하여도 간섭에 의한 셀들의 불량이 발생하지 않는 반복 프로그램 동작 횟수를 지정해 놓고 있으며, 이를 프로그램 수(NOP; number of program)라 한다.

도 1은 셀들을 순차적으로 프로그램 하는 경우를 보여주는 메모리 셀 어레이의 도면이다.

도 2는 모든 셀들을 한 번에 프로그램 하는 경우를 보여주는 메모리 셀 어레이의 도면이다.

상기와 같이 NOP에 의한 셀의 데이터 불량을 스크린 하기 위해서 이에 대한 테스트를 실시해야 한다. 도 1을 참조하면, 한 개의 페이지를 기본으로 하여 순차적으로 테스트를 진행할 경우에는 선택된 메모리 블록내 프로그램 되는 워드 라인에만 프로그램 전압(Vpgm)을 인가하고, 나머지 워드 라인들에는 패스 전압(Vpass)을 인가한다. 그로 인해 정확한 스크린이 가능하여 테스트 correlation이 잘되는 이점이 있으나, 이는 하나의 워드 라인에 대해서만 가능하고, 이들을 순차적으로 동작시켜야 하기 때문에 테스트 시간이 많이 소요되는 문제점이 발생하게 된다.

도 2를 참조하면, 각각의 페이지들에 대해 상기와 같이 테스트를 실행할 경우 많은 시간이 걸리는 것을 개선하기 위하여 워드 라인들에 순차적으로 프로그램 전압을 인가할 것이 아니라 한 번에 모든 셀들을 프로그램 하는 칩 프로그램 모드(chip program mode)를 사용하며, 비트 라인에 VCC레벨의 전압을 인가한다. 그로 인해 프로그램 차단 상태가 되고, 모든 워드 라인들에는 프로그램 전압(Vpgm)을 인가하여 간섭에 의해 발생되는 불량 데이터들을 스크린하는 테스트 모드로 사용하게 되었다. 상기와 같이 한 번에 테스트를 하면 테스트 시간이 줄어 테스트 효율이 향상된다.

그러나, 상술한 바와 같은 프로그램 모드에서는 모든 셀들을 한 번에 프로그램 하기 때문에 모든 워드 라인들에 동일한 프로그램 전압이 인가된다. 그러므로 워드 라인들 사이에는 전압 차가 없어 불량셀 스크린 효과가 떨어지는 문제점이 발생하게 된다.

따라서, 본 발명의 목적은 테스트 시간을 줄이면서, 불량 데이터들을 정확하게 스크린 하기 위함이다.

(구성)

상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 적어도 두 개 이상의 워드 라인들을 포함하는 n개(여기서, n은 양의 정수)의 메모리 블록들을 구비하고, 전기적으로 프로그램 동작이 가능한 반도체 메모리 장치의 불량 데이터 테스트 방법에 있어서, 상기 각 메모리 블록 내의 x번째 워드 라인들에 프로그램 전압을 동시에 인가하고, 그 외의 워드 라인들에는 패스 전압을 인가하는 것을 특징으로 한다.

바람직한 실시예에 있어서, 각 메모리 블록 내의 동일한 위치에 배열되는 워드 라인들은 프로그램 전압을 동시에 인가받는 것을 특징으로 한다.

바람직한 실시에에 있어서, 각 메모리 블록 내의 선택된 워드 라인들에 프로그램 전압이 인가될 때, 비선택된 나머지 워드 라인들에는 패스 전압이 인가되는 것을 특징으로 하는 불량 데이터 테스트 방법.

(실시예)

이하 본 발명의 바람직한 실시예에 따른 참고 도면 도 3에 의거하여 설명한다.

도 3을 참조하면, 각 메모리 블록 내의 x번째 워드 라인들을 동시에 선택하여 이들에 프로그램 전압을 인가하고, 각 블록의 상기 워드 라인들을 제외한 프로그램되지 않는 나머지 워드 라인들에는 패스 전압을 인가하여 프로그램을 진행하도록 함으로써 테스트를 더욱 빨리 진행시키고, 테스트 효과도 향상된다. 각 메모리 블록들 내의 워드 라인이 프로그램되고 나면 다음 워드 라인들이 동시에 선택되어 프로그램되며 하나의 메모리 블록에서 보면 이는 한 개의 워드 라인이 순차적으로 선택되어 프로그램되는 종래 기술과 동일함을 알 수 있다.

도 3은 프로그램 모드시 전압인가를 보여주는 메모리 셀 어레이의 도면이다.

메모리 셀 어레이는 n개의 메모리 블록들을 포함하고 있으며, 상기 메모리 블록들은 페이지를 기본 단위로 하여 m개의 워드 라인들을 포함한다. 상기 각 메모리 블록은 스트링 선택 라인에 게이트가 연결되는 선택 트랜지스터들, 접지 선택 라인에 게이트가 연결되는 선택 트랜지스터들, 그리고 상기 선택 트랜지스터들 사이에 직렬로 배열된 셀 트랜지스터들을 포함한다. 본 발명은 한 블록 내의 한 워드 라인에만 프로그램 전압을 인가하고, 나머지 워드 라인들에는 패스 전압을 인가하는 제 1 방법과 모든 셀들의 워드 라인에 프로그램 전압을 인가하는 제 2 방법을 혼합한 것이다. 즉, N개의 메모리 블록 내에 선택된 I번째 워드 라인들에는 모두 동일하게 프로그램 전압(Vpgm)을 인가하고, 나머지 비선택된 워드 라인들에는 패스 전압(Vpass)을 인가한다.

상기 제 1 방법은 선택된 블록 내에 한 워드 라인만을 선택하여 이에 프로그램 전압을 인가하고, 나머지 비선택된 워드 라인들에는 패스 전압을 인가한다. 반면에 비선택된 블록 내의 모든 워드 라인들은 플로팅(floating)시킨다. 그리고 프로그램될 셀에 접속되는 비트 라인에는 0V의 전압을 인가하고, 프로그램 되지 않는 셀에 접속되는 비트 라인에는 VCC를 인가하여 프로그램 방지(inhibited)상태로 만든다. 또, 상기 비트 라인들을 서로 연속적으로 전압 레벨을 바꾸어 가며 프로그램을 진행하여 간섭에 의한 특성을 검증하는데 이는 한 페이지(또는 워드 라인)씩 순차적으로 프로그램을 진행하기 때문에 오랜 테스트 시간이 소비되지만 불량 데이터들을 정확하게 스크린할 수 있다.

그리고 제 2 방법은 모든 비트 라인에 VCC의 전압을 인가하고, 프로그램이 방지된 상태에서 스트레스를 인가하는 방법으로서, 상기 제 1 방법에서와 같이 선택된 워드 라인에 프로그램 전압이 인가되고 비선택된 워드 라인에 패스 전압이 인가되는 경우와는 달리 전체 워드 라인에 프로그램 전압을 인가한다. 일괄적인 프로그램 전압 인가로 인해 불량 데이터를 테스트하게 되면 한 번에 프로그램을 수행하므로 테스트 시간은 줄일 수 있지만 셀 들의 불량 데이터가 정확하게 스크린되지 않고, 과도하게 fail을 만들어 내는 오버 스크린(over screen)이나 스크린 효과가 떨어지는 언더 스크린(under screen) 비율이 증가하는 문제들이 발생하게 된다. 셈플 사이즈가 44개인 경우 실제 테스트한 결과를 보면 정확하게 스크린 되는 경우는 40.9%, 필요 이상으로 데이터 오류를 만들어 내는 오버 스크린의 경우는 52.3%, 스크린의 효과가 떨어지는 언더 스크린의 경우에는 6.8%로 나타났다. 상기와 같이 불량 데이터들에 대한 스크린이 정확하게 이루어지지 않음으로써 반도체 소자의 성능은 저하된다.

도 3은 상기 제 1 방법에 의한 정확한 스크린과 제 2 방법에 의한 높은 테스트 효율을 다 얻기 위한 것으로서, 제 1 방법에서와 같이, 한 블록 내의 한 페이지에만 프로그램 전압을 그대로 유지하고, 대신 종전에 비선택된 메모리 블록들의 워드 라인들이 플로팅(floating)되던 것과는 달리 상기 블록과 동일한 곳에 배열되는 페이지에 프로그램 전압을 인가한다. 즉, 제 1 메모리 블록(BLK0)내의 W/L0에 프로그램 전압을 인가하고 동시에 그 외에의 메모리 블록들{BLK1∼BLK(n-1)}내의 W/L0들에도 프로그램 전압을 인가하여 프로그램 동작을 수행하도록 한다. 상기 메모리 블록들이 N개라면, 선택된 한 메모리 블록 내의 하나의 워드 라인만이 프로그램되는 제 1 방법에 비해 테스트 시간이 1/N으로 줄어들고, 모든 셀들에 대해 프로그램 동작이 수행되는 제 2 방법에 비해서 보다 정확하게 불량셀을 스크린할 수 있다. 그리고 하나의 메모리 블록만을 보면 제 1 방법과 조건이 동일하므로 테스트의 신뢰성도 확보할 수 있고 테스트의 시간이 줄어 전체 테스트 효율이 증가하게 된다.

그리고 상기와 같은 방법에 의해 선택되는 모든 워드 라인들에 프로그램 전압을 인가함으로써, 더욱 프로그램 수행 시간이 증가하는 것을 특징으로 하는 반도체 메모리 장치들에 있어서, 상기 트랜지스터들에 의해 구동되는 셀들은 모두 선택되는 것을 특징으로 한다. 그리고 상기 셀 트랜지스터들에 연결되는 비트 라인들은 교대로 전원전압과 접지 전압을 인가받고, 전원전압이 인가될 때는 이에 대응되는 셀들의 프로그램 동작은 중단된다.

그러므로 테스트 시에는 비트 라인에 전원전압을 인가하여 프로그램 방지 상태를 만들고, 연속적으로 비트 라인의 전압 레벨을 바꾸어 가며 프로그램을 함으로써 간섭에 의한 셀들의 데이터 불량을 테스트한다. 도 3을 참조하면, 홀수 번째 비트 라인에는 전원전압을 인가하고, 짝수 번째 비트 라인에는 접지 전압이 인가되는데 이때 전원전압이 인가되는 비트 라인들은 프로그램되지 않는 셀들이 연결되어 있고, 접지 전압이 인가되는 비트 라인에는 프로그램되는 셀들이 연결되어 있다. 상기 셀들의 워드 라인에 인가되는 전압은 선택된 워드 라인과 비선택된 워드 라인에 인가되는 전압 레벨은 각기 다르다.

본 발명은 프로그램 동작시 불량 데이터가 저장된 셀들을 테스트하는 시간도 줄일 수 있고, 보다 정확하게 불량 데이터들을 스크린 함으로써 테스트의 신뢰성이 향상되는 효과가 있다.

도 1은 종래 기술에 따른 프로그램 모드를 위한 프로그램 전압인가를 보여주는 도면;

도 2는 종래 기술에 따른 프로그램 모드를 위한 프로그램 전압인가를 보여주는 도면;

도 3은 본 발명의 실시예에 따른 프로그램 모드를 위한 프로그램 전압인가를 보여주는 도면;

*도면의 주요부분에 대한 부호 설명

BL(n-1) : 메모리 블록

Claims (1)

1. 복수 개의 워드 라인들을 포함하는 N개(여기서, N은 양의 정수)의 메모리 블록들을 구비한 전기적으로 프로그램 동작이 가능한 플래시 메모리 장치의 불량 데이터 테스트 방법에 있어서:

   상기 메모리 블록들 각각의 x번째 워드 라인들을 선택하는 단계와; 그리고

   상기 선택된 x번째 워드 라인들에 동시에 프로그램 전압을 인가하고 상기 메모리 블록들 각각의 비선택된 워드 라인들에 동시에 패스 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 방법.

Images